JPH01242973A - Inspecting method for open short circuit of circuit board pattern - Google Patents
Inspecting method for open short circuit of circuit board patternInfo
- Publication number
- JPH01242973A JPH01242973A JP63071362A JP7136288A JPH01242973A JP H01242973 A JPH01242973 A JP H01242973A JP 63071362 A JP63071362 A JP 63071362A JP 7136288 A JP7136288 A JP 7136288A JP H01242973 A JPH01242973 A JP H01242973A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- value
- short
- input
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000007689 inspection Methods 0.000 claims description 7
- 239000000523 sample Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、回路基板パターンのオープン・ショート検査
方法に関し、特に入出力ピンに関係するパターンのオー
プン・ショート検査方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for inspecting open/short circuit board patterns, and particularly to a method for inspecting open/short circuits for patterns related to input/output pins.
［従来の技術］
従来、回路基板パターンのオープン・ショート検査のう
ち、オープンについては、検査対象とこれにつながる入
出力ピン間での導通チエツクで、またショートについて
は、検査対象パッドと他ネットのパッド全てとのショー
トチエツクにより行われていた。[Prior art] Conventionally, in the open/short inspection of circuit board patterns, open circuits are checked by checking continuity between the test target and the connected input/output pins, and shorts are checked by checking the connection between the test target pad and other nets. This was done by short checking with all pads.
［発明が解決しようとするＨ題］
上述した従来の回路基板パターンのオープン・ショート
検査方法は、入出力ピンに関係したパターンの検査でも
、オープンチエツク、ショートチエツクは、それぞれ別
々に実施するものとなっており、さらにショートチエツ
クに関しては、検査対象パッドと他ネットのパッドとの
総チエツクとなり、検査時間が大きくなり、また各パッ
ドに対するブローピング回数が多いので、パッドに傷を
付けるという欠点がある。[Problem H to be solved by the invention] In the conventional circuit board pattern open/short inspection method described above, even when inspecting patterns related to input/output pins, open checks and short checks are performed separately. Moreover, regarding the short check, it is a total check of the pad to be inspected and the pads of other nets, which increases the inspection time, and also has the disadvantage of damaging the pads because the number of blottings for each pad is large. .
［課題を解決するための手段］
本発明の回路基板のパターンのオープン・ショート検査
方法は、回路基板の入出力ピンに特定の抵抗値を持った
抵抗を接続し、また電源ピンに特定の抵抗値を持った抵
抗を接続し、萌記ピンに接続されなかった方のこれらの
抵抗の端子をすへて接続した後、基準電源パッドと対象
パッドの間の抵抗値を測定し、この値を判定基準値と比
較することにより入出力ピンに関係するパターンのオー
プンおよびショートを検出する。[Means for Solving the Problem] The open/short inspection method for circuit board patterns of the present invention connects a resistor with a specific resistance value to the input/output pin of the circuit board, and connects a specific resistor to the power supply pin. After connecting the resistors with the same value and connecting the terminals of these resistors that were not connected to the Moeki pin, measure the resistance value between the reference power pad and the target pad, and use this value as Opens and shorts in patterns related to input/output pins are detected by comparing with the determination reference value.
［作用］
測定した抵抗値が基準判定値以上であればオープンエラ
ー、以下であればショートエラーと判定できる。なお、
この基準判定値は対象パッドの種類（信号入出力パッド
、信号バッド、電源パッド）によって異なる。[Operation] If the measured resistance value is greater than or equal to the reference judgment value, it can be determined that there is an open error, and if it is less than that, it can be determined that it is a short error. In addition,
This reference judgment value differs depending on the type of target pad (signal input/output pad, signal pad, power pad).
［実施例］
次に、本発明の実施例について図面を参照して説明する
。[Example] Next, an example of the present invention will be described with reference to the drawings.
第１図は本発明の回路基板パターンのオープン・ショー
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。FIG. 1 is an explanatory diagram of an embodiment of the circuit board pattern open/short inspection method of the present invention, and FIG. 2 is a perspective view of FIG. 1.
被検査回路基板１の上面には信号入出力パッド７、信号
パッド８、電源パッド（ＶＥＥ）９、電源パッド（ＶＲ
Ｆ）１０および′ｉｔ源パット（ＧＮＤ）１１が設けら
れており、下面には信号バッド８を除くｎｊ記パッドに
それぞれ対応する入出力ピン１２が設けられている。On the top surface of the circuit board 1 to be tested are a signal input/output pad 7, a signal pad 8, a power pad (VEE) 9, a power pad (VR
F) 10 and 'it source pad (GND) 11 are provided, and input/output pins 12 corresponding to the nj pads excluding the signal pad 8 are provided on the bottom surface.
抵抗付入出力ピンショート治具２には、信号入出力バッ
ド７に対応する抵抗値Ｒ，の信号ピン用抵抗３と、電源
パッド９．１０．１１に対応する抵抗値Ｒ７の電源ピン
用抵抗４が設けられており、これらの抵抗３．４の一方
の各端子は、被検査回路基板１を抵抗付入出力ピンショ
ート治具２に取付けることにより入出力ピン１２に一斉
に接続されるように配列されており、他方の端子は抵抗
付入出力ピンショート治具２内ですべてショートされて
いる。The input/output pin shorting jig 2 with a resistor includes a signal pin resistor 3 with a resistance value R corresponding to the signal input/output pad 7, and a power pin resistor 3 with a resistance value R7 corresponding to the power supply pad 9, 10, and 11. 4, and one terminal of these resistors 3.4 is connected to the input/output pins 12 all at once by attaching the circuit board 1 to be tested to the input/output pin shorting jig 2 with a resistor. The other terminals are all short-circuited in the input/output pin shorting jig 2 with a resistor.
次に、本実施例における回路基板のオープン・ショート
検査方法について説明する。Next, a method for inspecting open/short circuit boards in this embodiment will be explained.
まず、プローバー５を基準となる電源パッド１１にプロ
ーブし、プローバー６を検査対象となるパッドにプロー
ブし、その間の抵抗値を測定する。次に、得られた抵抗
値を判定基準値と比較する。First, the prober 5 is probed to the reference power supply pad 11, the prober 6 is probed to the pad to be tested, and the resistance value therebetween is measured. Next, the obtained resistance value is compared with a determination reference value.
信号入出力バッド７に対する判定基準は、実測抵抗値＞
Ｒ，十Ｒ２＋αならオープンエラー、
実測抵抗値＜Ｒ，＋Ｒ２ならショートエラー（なお、α
は回路基板１におけるパターンの許容導体抵抗値）。The criterion for signal input/output pad 7 is that the measured resistance value>
If R, 10R2 + α, it is an open error, and if the measured resistance value < R, +R2, it is a short error (in addition, α
is the allowable conductor resistance value of the pattern on the circuit board 1).
信号バッド８に対する判定基準は、
実測抵抗値〈β ならショートエラー、（なお、βは回
路基板１におけるショート判定基準値）。The judgment criteria for signal bad 8 are: If the measured resistance value <β, it is a short error (β is the short judgment reference value in circuit board 1).
他の電源パッドに対する判定基準は、
実測抵抗値＞Ｒ２＋Ｒ２ならオープンエラー実測抵抗値
＜Ｒ２＋Ｒ２なら基準電源ネットとのショートエラーと
なる。The judgment criteria for other power supply pads are: If the measured resistance value>R2+R2, it will be an open error. If the measured resistance value<R2+R2, it will be a short error with the reference power supply net.
なお、信号ピン１２と電源ピンに接続する抵抗値を区別
しているのは、ショートエラー解析にあたって、ショー
ト相手が信号か電源かの判断を容易にするためであり、
Ｒ２に比しＲ，が充分に大きい場合が効果的である。The reason why the resistance values connected to the signal pin 12 and the power supply pin are differentiated is to make it easier to determine whether the short circuit is a signal or a power supply during short error analysis.
It is effective when R is sufficiently larger than R2.
［発明の効果］
以上説明したように本発明は、入出力ピンの信号ピンに
特定値の抵抗を、また、電源ピンに特定値の抵抗を接続
し、両抵抗をショートさせた後基準電源パッドと検査対
象のパッド間の抵抗値を測定し、これを判定基準値と比
較することにより、入出力ピンに関係するパターンのオ
ープン・ショートの検査を同時に、短時間に、そしてパ
ッドに傷をつけないで行なうことができる効果がある。[Effects of the Invention] As explained above, the present invention connects a resistor of a specific value to the signal pin of the input/output pin, and a resistor of a specific value to the power supply pin, shorts both resistors, and then connects the reference power supply pad. By measuring the resistance value between the pad and the pad being tested and comparing it with the judgment reference value, it is possible to simultaneously test for opens and shorts in patterns related to input/output pins, in a short time, and without damaging the pad. There are some effects that can be done without
第１図は本発明の回路基板パターンのオープン・ショー
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。
１ 、、、、、、被検査回路基板、
２ 、、、、、、抵抗付入出力ピンショート治具、３
、、、、、、信号ピン用抵抗、
４ 、、、、、、電源ピン用抵抗、
５．６．、プローバー、
７ 、、、、、、信号入出力パッド、
８ 、、、、、、信号パッド。
９ 、、、、、、電源パッド（ＶＥＲ）、１０ 、、、
、電源パッド（ＶＲＦ）、ｉ ｔ 、、、、電源パッド
（ＧＮＤ）、１２、、、、入出力ピン。FIG. 1 is an explanatory diagram of an embodiment of the circuit board pattern open/short inspection method of the present invention, and FIG. 2 is a perspective view of FIG. 1. 1. Circuit board to be inspected, 2. Input/output pin shorting jig with resistor, 3.
, , , , Resistor for signal pin 4 , , , Resistor for power pin 5.6. ,Prober, 7.,,,,,Signal input/output pad, 8.,,,,Signal pad. 9 , , , , Power pad (VER) , 10 , , ,
, power pad (VRF), it , , power pad (GND), 12, , input/output pin.
Claims (1)
を接続し、また電源ピンに特定の抵抗値を持った抵抗を
接続し、前記ピンに接続されなかった方のこれらの抵抗
の端子をすべて接続した後、基準電源パッドと対象パッ
ドの間の抵抗値を測定し、この値を判定基準値と比較す
ることにより入出力ピンに関係するパターンのオープン
およびショートを検出する、回路基板パターンのオープ
ン・ショート検査方法。1. Connect a resistor with a specific resistance value to the input/output pin of the circuit board, connect a resistor with a specific resistance value to the power supply pin, and connect the terminals of these resistors that are not connected to the aforementioned pins. After all connections are made, the resistance value between the reference power supply pad and the target pad is measured, and this value is compared with the judgment reference value to detect opens and shorts in the traces related to the input/output pins. Open/short inspection method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071362A JPH01242973A (en) | 1988-03-24 | 1988-03-24 | Inspecting method for open short circuit of circuit board pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071362A JPH01242973A (en) | 1988-03-24 | 1988-03-24 | Inspecting method for open short circuit of circuit board pattern |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01242973A true JPH01242973A (en) | 1989-09-27 |
Family
ID=13458312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63071362A Pending JPH01242973A (en) | 1988-03-24 | 1988-03-24 | Inspecting method for open short circuit of circuit board pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01242973A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106908713A (en) * | 2017-02-23 | 2017-06-30 | 深圳崇达多层线路板有限公司 | A kind of decision method of wiring board internal layer circuit short circuit reason |
-
1988
- 1988-03-24 JP JP63071362A patent/JPH01242973A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106908713A (en) * | 2017-02-23 | 2017-06-30 | 深圳崇达多层线路板有限公司 | A kind of decision method of wiring board internal layer circuit short circuit reason |
| CN106908713B (en) * | 2017-02-23 | 2019-10-22 | 深圳崇达多层线路板有限公司 | A kind of determination method of wiring board internal layer circuit short circuit reason |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH01242973A (en) | Inspecting method for open short circuit of circuit board pattern | |
| JPH04221780A (en) | Detecting method for detective contact of pin for measurement in circuit board inspecting device | |
| JPH07104026A (en) | Soldering failure detecting method for mounting part | |
| JP2730504B2 (en) | Test probe pin contact failure judgment method and in-circuit tester | |
| JP2952641B2 (en) | Test apparatus and test method for integrated circuit device | |
| KR100355716B1 (en) | Test method of low resistor for in-circuit tester | |
| JPH01156681A (en) | Circuit board inspecting method | |
| JP2591453B2 (en) | Burn-in board inspection apparatus and burn-in board inspection method | |
| JPH0242368A (en) | Wiring inspection system | |
| JP2575640Y2 (en) | Semiconductor device inspection equipment | |
| JPH04355378A (en) | Confirmation of contact probe | |
| JP4490005B2 (en) | Printed circuit board test method and test apparatus | |
| JPH0581867B2 (en) | ||
| JP2717115B2 (en) | Inspection method of IC mounting board | |
| JPS60111973A (en) | Circuit board connection discriminating apparatus | |
| JPH0326973A (en) | Method for inspecting integrated circuit inspecting apparatus | |
| JPH0548866B2 (en) | ||
| JPH01302183A (en) | Ic tester | |
| JPH0269683A (en) | Method for inspecting circuit board | |
| JPH0567188B2 (en) | ||
| JPH06130108A (en) | Testing of printed circuit board | |
| JPS6057947A (en) | Measuring apparatus for semiconductor | |
| JPS61180153A (en) | Device and method for testing printed circuit board |