JPH01241848A - Ic装置 - Google Patents
Ic装置Info
- Publication number
- JPH01241848A JPH01241848A JP63070059A JP7005988A JPH01241848A JP H01241848 A JPH01241848 A JP H01241848A JP 63070059 A JP63070059 A JP 63070059A JP 7005988 A JP7005988 A JP 7005988A JP H01241848 A JPH01241848 A JP H01241848A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- noise
- ferrite
- magnetic material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000696 magnetic material Substances 0.000 claims abstract description 12
- 229910000859 α-Fe Inorganic materials 0.000 abstract description 13
- 230000005855 radiation Effects 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 4
- 238000007789 sealing Methods 0.000 abstract 1
- 239000011324 bead Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 235000012771 pancakes Nutrition 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路(以下Integrated cl
r −ault −I C−という。)チップに対する
電磁妨害ノイズを低減させるために磁性材料により形成
するようにして電磁妨害対策を施したIC装置に関する
ものである。
r −ault −I C−という。)チップに対する
電磁妨害ノイズを低減させるために磁性材料により形成
するようにして電磁妨害対策を施したIC装置に関する
ものである。
従来の技術
一般に、半導体等の材料を中心に用いて、アナログ、デ
ィジタル又は両者を混成した各揮電気回路を集積化して
構成したIC装置が多用されている。このIC装置は、
基板(ウェハ)上に各種回路を形成した後、ICチップ
に細かく切断して構成している。IC装置の機能そのも
のは、この121\ 。
ィジタル又は両者を混成した各揮電気回路を集積化して
構成したIC装置が多用されている。このIC装置は、
基板(ウェハ)上に各種回路を形成した後、ICチップ
に細かく切断して構成している。IC装置の機能そのも
のは、この121\ 。
Cチップにより達成し得るが、実用上の便宜からこのI
Cチップをプラスチック、セラミック等のパッケージに
より包込むことによって実装してIC装置としている。
Cチップをプラスチック、セラミック等のパッケージに
より包込むことによって実装してIC装置としている。
このIC装置は、やはりその用途9機能に応じて、幾つ
かの種類に分けられる。
かの種類に分けられる。
例えば、パッケージの両側にリードが2列に並んで設け
られている所謂D I P (dual−In−11n
apackage)や、パッケージの片側にリードが1
列だけ設けられている所謂S I P (single
−In −目ne package)等種々のものが実
用化されている。
られている所謂D I P (dual−In−11n
apackage)や、パッケージの片側にリードが1
列だけ設けられている所謂S I P (single
−In −目ne package)等種々のものが実
用化されている。
現在、上記ICチップやリードを実装しておくパッケー
ジは、プラスチック或はセラミック等の材料により形成
されている。ところで、通常のプラスチック、セラミッ
ク等には電磁機器より発生するノイズ等の電磁妨害波を
防止する作用はない。
ジは、プラスチック或はセラミック等の材料により形成
されている。ところで、通常のプラスチック、セラミッ
ク等には電磁機器より発生するノイズ等の電磁妨害波を
防止する作用はない。
この電磁妨害波は、上記ICのリードピンより輻射され
る伝導ノイズや上記10チツプより輻射されるノイズ等
よりなっている。この輻射という概念はIcリードピン
又はチップを中心にして1点から回りに向かって、ノイ
ズ等が放射されることをいう。そこで、ICチップ又は
リード等から放射される前記電磁妨害波は、フェライト
ビーズ等を用いて、その輻射・放射等を防止・除去して
いる。
る伝導ノイズや上記10チツプより輻射されるノイズ等
よりなっている。この輻射という概念はIcリードピン
又はチップを中心にして1点から回りに向かって、ノイ
ズ等が放射されることをいう。そこで、ICチップ又は
リード等から放射される前記電磁妨害波は、フェライト
ビーズ等を用いて、その輻射・放射等を防止・除去して
いる。
第6図は従来の電磁妨害波の防止対策の一例を示す等価
回路図であり、同図において、1はIC装置、2は、I
C装置1を構成するICチップ、3は、IC装置1内に
設けられ、ICチップ2とリードとの間に設けられたフ
ェライトビーズである。このフェライトビーズ3により
高周波ノイズに対するインピーダンスを持たせ、リード
ピンから放射される電磁妨害波を防止している。
回路図であり、同図において、1はIC装置、2は、I
C装置1を構成するICチップ、3は、IC装置1内に
設けられ、ICチップ2とリードとの間に設けられたフ
ェライトビーズである。このフェライトビーズ3により
高周波ノイズに対するインピーダンスを持たせ、リード
ピンから放射される電磁妨害波を防止している。
また、上記フェライトビーズを用いる以外にも第7図に
示すようにICチップ2とIC装置1の出力端子等の間
に、CR回路より成る低域通過フィルタ(LPF)5を
介挿し伝導ノイズを減衰させる方法もある。
示すようにICチップ2とIC装置1の出力端子等の間
に、CR回路より成る低域通過フィルタ(LPF)5を
介挿し伝導ノイズを減衰させる方法もある。
さらに、上述した電磁妨害波の輻射に基づく輻射ノイズ
に対しては第8図に示すように、IC全体を板金等によ
りシールドすることで輻射ノイズを減衰させている。第
8図においてICチップ(図示せず)を実装したIC装
置1の上部側より、板金等により成るシールドケース6
をかぶせて、このシールドケース6を接地している。尚
、符号7はIC装置1のパンケージの両側より突出する
リードピンであり、符号8はシールドケース6の下端に
複数設けられた固定用の爪である。
に対しては第8図に示すように、IC全体を板金等によ
りシールドすることで輻射ノイズを減衰させている。第
8図においてICチップ(図示せず)を実装したIC装
置1の上部側より、板金等により成るシールドケース6
をかぶせて、このシールドケース6を接地している。尚
、符号7はIC装置1のパンケージの両側より突出する
リードピンであり、符号8はシールドケース6の下端に
複数設けられた固定用の爪である。
発明が解決しようとする課題
しかしながら、従来のIC装置によれば、ICチップに
リードピンを接続し、通常のプラスチックまたはセラミ
ックからなるパッケージ内にこれらICチップを実装し
ただけでは電磁妨害波の抑制又は除去は行ない得ないと
いう問題があった。
リードピンを接続し、通常のプラスチックまたはセラミ
ックからなるパッケージ内にこれらICチップを実装し
ただけでは電磁妨害波の抑制又は除去は行ない得ないと
いう問題があった。
また、ICチップの各ピンから放出される伝導ノイズを
抑えるためには、ICチップからの信号線にフェライト
ビーズ等を取り付けたりCR回路等より成るLPFを設
けたりしなければならず、さらにICパッケージからの
輻射ノイズを抑えるためには、ICC10ケージ全体を
シールドしなけ5 /・ 7 ればならず、ICパッケージ以外の対策部品が必要とな
るという問題もあった。
抑えるためには、ICチップからの信号線にフェライト
ビーズ等を取り付けたりCR回路等より成るLPFを設
けたりしなければならず、さらにICパッケージからの
輻射ノイズを抑えるためには、ICC10ケージ全体を
シールドしなけ5 /・ 7 ればならず、ICパッケージ以外の対策部品が必要とな
るという問題もあった。
本発明は、このような従来の問題を解決するものであり
、ICチップの回路に変更を加えないでICチップ自身
またはリードピンから発生する電磁妨害波を低減させる
ことを目的とするものである。
、ICチップの回路に変更を加えないでICチップ自身
またはリードピンから発生する電磁妨害波を低減させる
ことを目的とするものである。
課題を解決するための手段
本発明は、上記目的を達成するために、ICパッケージ
そのものをフェライト等の磁性材料により構成し、この
磁性ICパッケージ内にICチップを実装するようにし
たものである。
そのものをフェライト等の磁性材料により構成し、この
磁性ICパッケージ内にICチップを実装するようにし
たものである。
作 用
本発明は上記のように構成することにより、磁性材料よ
り成るICパッケージが伝導ノイズに対してはインダク
タンス成分として作用し、輻射ノイズに対してはパッケ
ージそのものがシールド材として作用することになる。
り成るICパッケージが伝導ノイズに対してはインダク
タンス成分として作用し、輻射ノイズに対してはパッケ
ージそのものがシールド材として作用することになる。
従って、伝導ノイズ及び輻射ノイズ共に減衰させること
ができ、電磁妨害波の低減または除去を行なうことがで
きる。
ができ、電磁妨害波の低減または除去を行なうことがで
きる。
61\ 7
実施例
以下、第1図乃至第5図を用いて、本発明の実施例につ
いて説明する。第1図は、本発明の一実施例を示す分解
斜視図であり、同図において、IC装置10は、上パッ
ケージ部21と下パッケージ部22との間にICチップ
12を挾んで接着等により一体化している。このICチ
ップ12の電極はボンディング用ワイヤ14を介してリ
ードピン13に接続されている。
いて説明する。第1図は、本発明の一実施例を示す分解
斜視図であり、同図において、IC装置10は、上パッ
ケージ部21と下パッケージ部22との間にICチップ
12を挾んで接着等により一体化している。このICチ
ップ12の電極はボンディング用ワイヤ14を介してリ
ードピン13に接続されている。
第2図において、前記上パッケージ部21の下面21a
側には前記ICチップ12等を収納し得る凹部23とこ
の凹部23より前記リードピン13の幅及び数に対応し
て形成された平行する複数の溝部24・・とが形成され
ている。下パッケージ部22の上面22aの周縁部は前
記ICチップ12等に対応して接着剤塗布面22aと成
っている。上パッケージ部21の下面21aの周縁部と
下パッケージ部22の上面22a(周縁部)とは、互い
に、密着可能な接合面となっており、これら上パッケー
ジ部21.下パッケージ部22より成7へ、ノ るパッケージ部20は、例えばフェライト等より成る磁
性材料により形成されている。
側には前記ICチップ12等を収納し得る凹部23とこ
の凹部23より前記リードピン13の幅及び数に対応し
て形成された平行する複数の溝部24・・とが形成され
ている。下パッケージ部22の上面22aの周縁部は前
記ICチップ12等に対応して接着剤塗布面22aと成
っている。上パッケージ部21の下面21aの周縁部と
下パッケージ部22の上面22a(周縁部)とは、互い
に、密着可能な接合面となっており、これら上パッケー
ジ部21.下パッケージ部22より成7へ、ノ るパッケージ部20は、例えばフェライト等より成る磁
性材料により形成されている。
上記構成に基づ<ICパッケージの組み立て動作につい
て説明する。ICチップ12は、その電極と、先端側を
カットされる前のリードピン13とをワイヤ14により
ボンディングされる。このICチップ12等を図示しな
い接着剤を上面22aに塗布した下パッケージ部22上
に載置し、凹部23にも接着剤を塗布した上パ・ノケー
ジ部21を被せて上下より押さえ付けることによりIC
装置1oが一体化して完成される。この時、上下パンケ
ージ部21.22の接合面21a、22aは、予め平坦
に加工されているので、互いに面接触するようになって
いる。このようにして接合されたIC装置10は、所定
の工程によりリードピン13を下側に折り曲げた後、同
じ長さとなるようにカットさせることにより、第3図に
示すような完成されたIcパッケージ1oとなる。この
時、Icチップ11のリードピン13 は第4図に示す
ように、フェライトより成るパッケージ部2゜で囲まれ
ることになる。
て説明する。ICチップ12は、その電極と、先端側を
カットされる前のリードピン13とをワイヤ14により
ボンディングされる。このICチップ12等を図示しな
い接着剤を上面22aに塗布した下パッケージ部22上
に載置し、凹部23にも接着剤を塗布した上パ・ノケー
ジ部21を被せて上下より押さえ付けることによりIC
装置1oが一体化して完成される。この時、上下パンケ
ージ部21.22の接合面21a、22aは、予め平坦
に加工されているので、互いに面接触するようになって
いる。このようにして接合されたIC装置10は、所定
の工程によりリードピン13を下側に折り曲げた後、同
じ長さとなるようにカットさせることにより、第3図に
示すような完成されたIcパッケージ1oとなる。この
時、Icチップ11のリードピン13 は第4図に示す
ように、フェライトより成るパッケージ部2゜で囲まれ
ることになる。
次に、第5図を用いてこの実施例の電気的作用を説明す
る。上記のように、ICチップ12のリードピン13は
フェライトで囲まれているため、高周波信号及び伝導ノ
イズに対しては、インダクタとして作用することとなる
。またICチップ11のIC12は磁性体により全体を
包囲されているので輻射ノイズをシールドすることとな
る。
る。上記のように、ICチップ12のリードピン13は
フェライトで囲まれているため、高周波信号及び伝導ノ
イズに対しては、インダクタとして作用することとなる
。またICチップ11のIC12は磁性体により全体を
包囲されているので輻射ノイズをシールドすることとな
る。
このように、ICパンケージをフェライトにより構成す
ることにより、伝導ノイズ、輻射ノイズの何れをも実装
されたICパッケージ自身により除去または抑制するこ
とができる。
ることにより、伝導ノイズ、輻射ノイズの何れをも実装
されたICパッケージ自身により除去または抑制するこ
とができる。
発明の効果
本発明は上記実施例より明らかなように、下記に示す効
果を有する。
果を有する。
ICパッケージを磁性材料で作ることにより、ICリー
ド及びチップが磁性材料で囲われる。そのため、 (1)ICのリード部を伝わる伝導ノイズに対し、イン
ダクタとして作用しノイズを減衰させること9−・−/
゛ ができる。
ド及びチップが磁性材料で囲われる。そのため、 (1)ICのリード部を伝わる伝導ノイズに対し、イン
ダクタとして作用しノイズを減衰させること9−・−/
゛ ができる。
(2)Icチップからの輻射ノイズはシールド作用によ
り減衰させることができる。
り減衰させることができる。
このように、Icチップの回路変更無しにICパッケー
ジの材質を磁性材料とすることで、電磁妨害波を低減す
ることができる。
ジの材質を磁性材料とすることで、電磁妨害波を低減す
ることができる。
第1図は本発明に係る電磁妨害対策用1c装置の一実施
例を示す分解斜視図、第2図は、第1図のパンケージ部
を示す一部展開斜視図、第3図は、第1図のIc装置の
完成体を示す斜視図、第4図は、同じくパッケージ部に
よるシールド状態を示す平面図、第5図はこの発明の電
気的作用を説明する等価回路図、第6図はフェライトビ
ーズを用いた従来のIc装置を示す等価回路図、第7図
は、CR回路を用いた従来のIC装置を示す等価回路図
、第8図は、シールドケースを用いた従来のIC装置を
示す斜視図である。 10−=・I C装置、12−・−I Cチップ、13
・・・・・リードピン、2o ・・・磁性パッケージ部
、101\−ノ 21・・・・・上パッケージ部、22・・・・・下パッ
ケージ部、21a、22b・・・・・・接合面。 代理人の氏名 弁理士 中 尾 敏 男 はか1名C)
Q l 、j O/ dQ℃ 1−11−1づ還−L−I塘勝
例を示す分解斜視図、第2図は、第1図のパンケージ部
を示す一部展開斜視図、第3図は、第1図のIc装置の
完成体を示す斜視図、第4図は、同じくパッケージ部に
よるシールド状態を示す平面図、第5図はこの発明の電
気的作用を説明する等価回路図、第6図はフェライトビ
ーズを用いた従来のIc装置を示す等価回路図、第7図
は、CR回路を用いた従来のIC装置を示す等価回路図
、第8図は、シールドケースを用いた従来のIC装置を
示す斜視図である。 10−=・I C装置、12−・−I Cチップ、13
・・・・・リードピン、2o ・・・磁性パッケージ部
、101\−ノ 21・・・・・上パッケージ部、22・・・・・下パッ
ケージ部、21a、22b・・・・・・接合面。 代理人の氏名 弁理士 中 尾 敏 男 はか1名C)
Q l 、j O/ dQ℃ 1−11−1づ還−L−I塘勝
Claims (1)
- 磁性材料で形成されたパッケージによりICチップを
密封したことを特徴とするIC装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63070059A JPH01241848A (ja) | 1988-03-24 | 1988-03-24 | Ic装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63070059A JPH01241848A (ja) | 1988-03-24 | 1988-03-24 | Ic装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01241848A true JPH01241848A (ja) | 1989-09-26 |
Family
ID=13420597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63070059A Pending JPH01241848A (ja) | 1988-03-24 | 1988-03-24 | Ic装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01241848A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03253062A (ja) * | 1990-03-01 | 1991-11-12 | Mitsubishi Electric Corp | 集積回路装置 |
JPH0521448U (ja) * | 1991-08-27 | 1993-03-19 | 日本電気株式会社 | パツケージ |
FR2684804A1 (fr) * | 1991-12-06 | 1993-06-11 | Thomson Csf | Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande. |
JPH062790U (ja) * | 1992-06-03 | 1994-01-14 | 株式会社日本アレフ | 検出素子 |
JPH0611396U (ja) * | 1992-07-15 | 1994-02-10 | 北川工業株式会社 | Icシールドカバー |
KR100327926B1 (ko) * | 1993-03-24 | 2002-06-20 | 블레이어 에프.모리슨 | 집적회로패키징 |
-
1988
- 1988-03-24 JP JP63070059A patent/JPH01241848A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03253062A (ja) * | 1990-03-01 | 1991-11-12 | Mitsubishi Electric Corp | 集積回路装置 |
JPH0521448U (ja) * | 1991-08-27 | 1993-03-19 | 日本電気株式会社 | パツケージ |
FR2684804A1 (fr) * | 1991-12-06 | 1993-06-11 | Thomson Csf | Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande. |
US5313693A (en) * | 1991-12-06 | 1994-05-24 | Thomson-Csf | Device for the mounting of very wide-band microwave integrated circuits |
JPH062790U (ja) * | 1992-06-03 | 1994-01-14 | 株式会社日本アレフ | 検出素子 |
JPH0611396U (ja) * | 1992-07-15 | 1994-02-10 | 北川工業株式会社 | Icシールドカバー |
KR100327926B1 (ko) * | 1993-03-24 | 2002-06-20 | 블레이어 에프.모리슨 | 집적회로패키징 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5225709A (en) | Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein | |
JPH0480950A (ja) | 半導体集積回路装置 | |
US5949305A (en) | Saw filter encapsulated in a ceramic package with capacitance incorporated therein | |
JPH01241848A (ja) | Ic装置 | |
US6046501A (en) | RF-driven semiconductor device | |
US5523641A (en) | Surface acoustic wave device | |
KR100431182B1 (ko) | 표면 탄성파 필터 칩 패키지 및 그 제조방법 | |
JPH0214554A (ja) | シールド付icパッケージおよび製造方法 | |
JPH01115145A (ja) | 樹脂封止形集積回路 | |
JP2970952B2 (ja) | 半導体装置およびその製造方法 | |
JPH1174669A (ja) | 無線周波シールド電子回路基板 | |
JPS63105509A (ja) | 電子部品装置 | |
JP2004023074A (ja) | 回路基板装置及びその製造方法 | |
JPH04146695A (ja) | パッケージの放射ノイズ低減方法およびicパッケージ | |
JPH04263508A (ja) | ケース内蔵型圧電部品 | |
JPH06252327A (ja) | 半導体パッケージとその実装方法 | |
JPH0621319A (ja) | 半導体装置用リードフレーム | |
JPS6221248A (ja) | 高速icパツケ−ジ | |
JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
JPS6020615A (ja) | 弾性表面波回路ブロツク | |
JPS633441A (ja) | 集積回路用パツケ−ジ | |
JPH0277191A (ja) | パッケージ | |
JPH0364071A (ja) | 集積回路装置 | |
JPS63228647A (ja) | マイクロ波集積回路装置 | |
JPH04206854A (ja) | 半導体装置 |