JPH01236728A - クロック信号切換装置 - Google Patents

クロック信号切換装置

Info

Publication number
JPH01236728A
JPH01236728A JP63063940A JP6394088A JPH01236728A JP H01236728 A JPH01236728 A JP H01236728A JP 63063940 A JP63063940 A JP 63063940A JP 6394088 A JP6394088 A JP 6394088A JP H01236728 A JPH01236728 A JP H01236728A
Authority
JP
Japan
Prior art keywords
clock signal
output
flip
flop
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63063940A
Other languages
English (en)
Inventor
Akira Nishimura
彰 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP63063940A priority Critical patent/JPH01236728A/ja
Publication of JPH01236728A publication Critical patent/JPH01236728A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はクロック信号切換装置に関し、詳細には、レー
ザープリンタやデイスプレィ装置に適用され、これらの
機器がホスト装置からデータ(例えば、画像データ)と
ともにクロック信号をもらって、そのクロック信号に基
づいてデータ処理する場合に、ホスト装置からのクロッ
ク信号が無くなったときに、自己のクロック信号に切り
換えるクロック信号切換装置に関する。
(従来の技術) レーザープリンタ、スキャナおよびCRTデイスプレィ
装置等の画像データを処理する装置(以下、画像処理装
置という)では、コンピュータやワードプロセッサ等の
ホスト装置から画像データとともにクロック信号をもら
って画像処理している。
このような画像処理装置では、ホスト装置からクロック
信号が入力されないと、装置が停止するおそれがある。
例えば、レーザープリンタでは、第3図に示すように、
走査ラインと走査ラインの間に制御用の時間があり、こ
の制御用の時間には画像データの入力が無くなるととも
に、クロック信号も入力されなくなることがある。また
、第4図に示すように、レーザープリンタ1とホスト・
装置2とを接続するコネクタ3が外れた場合にもホスト
装置2にはクロック信号が入力されなくなる。
このような場合に、画像処理装置であるレーザープリン
タ1の作動が停止しないようにするため、従来よりクロ
ック信号切換装置によりレーザープリンタ1に内蔵して
いる発振器からの内部クロック信号に切り換えてレーザ
ープリンタ1の作動を確保している。
クロック信号切換装置としては、従来、第5に示すよう
なものが使用されている。すなわち、クロック信号切換
装置4はアンド回路5.6、オア回路7およびインバー
タ回路8を備えており、アンド回路5にホスト装置2か
ら入力される基本クロック信号Skとアンド回路6に入
力される内部クロック信号Scとを切換信号Suにより
択−的切り換えて出力クロック信号SOとして出力して
いる。
しかしながら、この従来のクロック信号切換装置4は、
基本クロック信号Skと内部クロック信号Scとを単純
に切り換えているので、第6図はその各信号の波形を示
すように、出力クロック信号Soにグリッチgが発生し
、出力クロック信号Soを利用した画像処理装置の動作
に支障をきたす。
そこで、従来、第7図に示すように、クロック切換装置
9を、インバータ回路10.11.12、アンド回路1
3.14.15.16、フリップフロップ17.18お
よびオア回路19で構成し、出力クロック信号SOにグ
リッチが発生するのを防止している。すなわち、基本ク
ロック信号Skで切り換えられるフリップフロップ17
の作動を内部クロック信号Scで切り換えられるフリッ
プフロップ18のζ出力に基づいて制御し、”′フリッ
プフロップ18の作動をフリップフロップ17のζ出力
に基づいて制御している・そして、これらフリップフロ
ップ17のQ出力を基本クロック信号Skの入力される
アンド回路15に入力して基本クロック信号Skの出力
を制御し、フリップフロップ18のQ出力を内部クロッ
ク信号Scの入力されるアンド回路16に入力して内部
クロック信号Scの出力を制御している。
したがって、第8図に各信号の波形を示すように、出力
クロック信号Soにグリッチを発生させることなく、切
換信号shにより基本クロック信号Skと内部クロック
信号Scとに択一的に切り換えることができる。
(発明が解決しようとする課題) しかしながら、このような従来のクロック信号切換装置
にあっては、双方のクロック信号が互いに双方のクロッ
ク信号の出力を制御するフリップフロップの作動信号と
して利用されており、さらにこれらのフリップフロップ
の切り換えにクロック信号とは別の切換信号により行う
構成となっていたため、一方のクロック信号が途中で無
くなったときには出力クロック信号が全く出力されなく
なるおそれがあった。
また、クロック信号の切換え、に、必ず、クロック信号
とは別の切換信号を必要としていた。
(発明の目的) そこで、本発明は、一のクロック信号の有無を、他方の
クロック信号に基づいて検出し、一のクロック信号が無
くなると、他方のクロック信号に切り喚え、一のクロッ
ク信号が入力されると、他方のクロック信号の出力を停
止させた後、一のクロック信号に切り換えることにより
、出力クロック信号にグリッチを発生させることなく、
かつ、切換信号を用いることなく、一のクロック信号が
無くなった場合に、他のクロック信号に切り換えて出力
し、クロック信号切換装置の適用される画像処理装置等
を安定して作動させることを目的としている。
(発明の構成) 本発明は上記目的を達成するため、一のクロック信号の
有無を他のクロック信号に基づいて検出するクロック検
出手段と、他のクロック信号に基づいて作動し、クロッ
ク検出手段が一のクロック信号を検出しているとき他の
クロック信号の出力を停止するとともに、一のクロック
信号を検出しないとき他のクロック信号を出力させる信
号切換手段と、他のクロック信号に基づいて作動し、一
のクロック信号が一旦無くなった後、再度入力されたと
き、信号切換手段により他のクロック信号の出力が停止
された後、一のクロック信号を出力させるタイミング調
整手段と、を備え、一のクロック信号と他のクロック信
号とを択一的に切り換えて出力することを特徴とするも
のである。
以下、本発明の実施例に基づいて具体的に説明する。
第1.2図(土木発明の一実施例に示す図である。
第1図において、21はレーザープリンタ、スキャナ、
CRTデイスプレィ等に適用されるクロック信号切換装
置であり、クロック信号切換装置21はインバータ22
.23、フリップフロップ24.25.26、ナンド回
路27、アンド回路28.29、オア回路30、発振器
31、カウンタ32およびデコーダ33を備えている。
レーザープリンタ21には図外のホスト装置、例えばコ
ンピュータ等から基本クロック信号(一のクロック信号
’)CKAが入力されており、基本クロック信号CKA
は直接アンド回路28に入力されるとともに、インバー
タ22を介してフリップフロップ24およびフリップフ
ロップ26のT入力に入力される。発振器31はクロッ
ク信号CKAの4倍周期のクロック信号CKBをカウン
タ32およびデコーダ33に出力し、8進カウンタであ
るデコーダ33は、クロック信号CKAの2倍周期のク
ロック信号CKC,クロック信号CKAと同じ周期の内
部クロック信号(他のクロック信号)CKD、およびク
ロック信号CKAの1/2周期のクロック信号CKEを
作成する。クロック信号CKCl内部クロック信号CK
Dおよびクロック信号CKEはカウンタ32でデコード
され、クロック信号CKBの8パルス毎にローとなるパ
ルスP1と、パルスP、よりクロック信号CKBの1パ
ルス分遅延されたパルスP2とが作成される。また、ク
ロック信号CKDはアンド回路29に入力され、アンド
回路29にはさらにフリップフロップ25のQ出力が入
力される。パルスP、はインバータ23を介してナンド
回路27およびフリップフロップ25のT入力に入力さ
れ、パルスP2はフリップフロップ24のセット入力に
入力される。フリップフロップ24はパルスP2の立ち
下がりでそのQ出力がハイとなり、クロック信号CKA
の立ち下がりでローとなる。
すなわち、フリップフロップ24はパルスP2によりセ
ットされ、クロック信号CKAの入力の有無を検出する
クロック検出手段を構成している。そしてパルスP2は
クロック信号CKDと関連した信号であり、フリップフ
ロップ24はクロック信号CKDに基づいた信号(パル
スP2)によりクロック信号CKAの入力の有無を検出
している。フリップフロップ24のQ出力はナンド回路
27およびフリップフロップ25のD入力に入力されて
おり、フリップフロップ25はD入力(フリップフロッ
プ24のQ出力)がハイのときパルスP1の反転信号が
入力されると、その立ち上がりでQ出力がハイに切り換
わる。このフリップフロップ25のQ出力は、前述のよ
うにアンド回路29に入力されており、アンド回路29
の他方の端子に入力されている基本クロック信号CKD
の出力を制御している。すなわち、フリップフロップ2
5はフリップフロップ24のQ出力(クロック検出手段
の検出結果)をパルスP1に従って、すなわち、クロッ
ク信号CKDに基づいて検出し、クロック信号CKAが
入力されていないとき、アンド回路29を開いてクロッ
ク信号CKDを出力する。このアンド回路29のゲート
が開かれるのは、クロック信号CKDに基づくパルスP
、により、フリップフロップ25のQ出力がハイとなっ
たときであるので、グリッチの発生が防止される。フリ
ップフロップ25のQ出力はフリップフロップ26のD
入力に入力されており、フリップフロップ26のS入力
にはナンド回路27の出力が入力されている。
したがって、ナンド回路27はフリップフロップ25の
Q出力がローに切り換ったときインバータ23、ナンド
回路27を介して入力されるパルスP、に基づいてその
Q出力をローに切り換え、アンド回路28のゲートを閉
じる。その結果、クロック信号CKAが入力されても、
フリップフロップ2Gのd出力がハイになるまでクロッ
ク信号CKAはアンド回路28から出力されず、グリッ
チの発生が防止される。クロック信号CKAの人力が一
旦無くなってから再度入力され、フリップフロップ24
のQ出力がハイになると、パルスP、に基づいてフリッ
プフロップ25のQ出力がローとなって、その後クロッ
ク信号CKAが入力さたとき、フリップフロップ26は
そのQ出力をハイとしてアンド回路28を開く。したが
って、その後、入力されるクロック信号CKAがアンド
回路28を通ってオア回路30に入力され、オア回路3
0から出力クロック信号CKOとして出力される。
したがって、インバータ23、ナンド回路27、フリッ
プフロップ25およびアンド回路28.29はパルスP
1 (他のクロック信号であるクロック信号CKDに関
連した信号)に基づいて作動し、フリップフロップ24
(クロック検出手段)がクロック信号CKA (一のク
ロック信号)を検出しているとき、クロック信号CKD
 (他のクロック信号)の出力を停止するとともに、ク
ロック信号CKAを検出しないとき、フリップフロップ
25を介してクロック信号CKDを出力させる信号切換
手段34を構成し、インバータ23、ナンド回路27、
フリップフロップ26およびアンド回路28.29はパ
ルスP1に基づいて作動し、クロック信号CKAの入力
が無くなった後、再度入力されたとき、フリップフロッ
プ25によりクロック信号CKDの出力が停止されてか
ら、アンド回路28を開いてクロック信号CKOをクロ
ック信号CKAに切り換えて出力するタイミング調整手
段35を構成している。
次に、作用を第2図に示すタイミングチャートに基づい
て説明する。
ホスト装置からクロック信号CKAが入力さているとき
には、パルスP2でセットされたフリップフロップ24
のQ出力がクロック信号CKAによりローに切り換わり
、パルスP、がフリップフロ・7プ25に入力されるタ
イミングにおいてフリップフロップ25のD入力はロー
となっている。したがって、フリップフロップ25のQ
出力はローを維持し、アンド回路29はゲートを閉じつ
づけてアンド回路29に入力されるクロック信号CKD
の出力を停止する。一方、フリップフロップ25のQ出
力がハイであり、パルスP、の入力されるタイミングに
おいてフリップフロップ24のQ出力がローであるため
、ナンド回路27が閉じている。したがって、フリップ
フロップ26はクロック信号CKAが入力されていると
きはそのQ出力をハイに維持し、アンド回路28のゲー
トを開きつづけてクロック信号CKAをオア回路30を
介して出力クロック信号CKOとして出力する。
ホスト装置からのクロック信号CKAの人力が無くなる
と、クロック信号CKAの入力が無くなったことをパル
スP2でセットされたフリップフロップ24がクロック
信号CKAでローに切り換えられないことにより検出し
、フリップフロップ24はそのQ出力をハイ状態に維持
し続ける。したがって、 フリップフロップ25はパル
スP、の人力タイミンにおいてそのD入力がハイとなっ
ており、フリップフロップ25のQ出力がハイとなって
アンド回路29のゲートを開く。これと同時に、フリッ
プフロップ24のQ出力がハイとなってナンド回路27
のゲートを開き、パルスP1がフリップフロップ26の
S入力に入力され、フリップフロップ26のQ出力はロ
ーに切り換わる。したがって、アンド回路28のゲート
が閉じられ、出力クロック信号CKOはクロック信号C
KAからクロック信号CKDに切り換えられる。
その後、クロック信号CKAが再び入力されると、フリ
ップフロップ24のQ出力が再びローに切り換わり、フ
リップフロップ25のQ出力がパルスP、によりローに
切り換わるとともに、フリップフロップ26の買出力が
ハイに切り換わる。したがって、クロック信号CKOは
クロック信号CKDからクロック信号CKAに切り換え
られる。
このように、クロック信号CKAの入力の有無をクロッ
ク信号CKDに関連したパルスP2に基づいて検出し、
アンド回路28とアンド回路29のゲートを開閉して、
出力クロック信号CKOをクロック信号CKAとクロッ
ク信号CKDとに択一的に切り換えることができる。し
たがって、切換信号を別に必要とせず、レーザープリン
タ21の構成を簡素化することができる。また、アンド
回路28とアンド回路29のゲートの開閉をクロック信
号CKDに関連するパルスP1により行っているので、
出力クロック信号CKOの切り換え時にグリッチが発生
することを防止することができ、レーデ−プリンタ21
を適用した機器に誤動作を生しさせることなく、安定し
た動作を行なわせることができる。
(効果) 本発明によれば、出力クロック信号にグリッチを発生さ
せるεとなく、かつ、切換信号を用いる ゛ことなく、
一のクロック信号が無くなったときに、他のクロック信
号に切り換えて出力することができ、クロック信号切換
装置の利用される画像処理装置等を安定して作動させる
ことができる。
【図面の簡単な説明】
第1.2図は本発明のクロック信号切換装置の一実施例
を示す図であり、第1図はその回路構成図、第2図はそ
の各部の信号のタイミングチャートである。 第3.4図はそれぞれ画像処理装置に外部から入力され
るタイミング信号が無くなる状態を示すその説明図であ
る。 第5.6図は従来のクロック信号切換装置の一例を示す
図であり、第5図はその回路図、第6図はその信号のタ
イミングチャートである。 第7.8図は従来のクロック信号切換装置の他の例を示
す図であり、第7図はその回路図、第8図はその信号の
タイミングチャートである。 21・・・・・・クロック信号切換装置22.23・・
・・・・インバータ、 24・・・・・・フリップフロップ(クロック検出手段
)、25.26・・・・・・フリップフロップ、27・
・・・・・ナンド回路、 28.29・・・・・・アンド回路、 30・・・・・・オア回路、 31・・・・・・発振器、 32・・・・・・カウンタ、 33・・・・・・デコーダ、 34・・・・・・信号切換手段、 35・・・・・・タイミング調整手段。

Claims (1)

    【特許請求の範囲】
  1. 一のクロック信号の有無を他のクロック信号に基づいて
    検出するクロック検出手段と、他のクロック信号に基づ
    いて作動し、クロック検出手段が一のクロック信号を検
    出しているとき他のクロック信号の出力を停止するとと
    もに、一のクロック信号を検出しないとき他のクロック
    信号を出力させる信号切換手段と、他のクロック信号に
    基づいて作動し、一のクロック信号が一旦無くなった後
    、再度入力されたとき、信号切換手段により他のクロッ
    ク信号の出力が停止された後、一のクロック信号を出力
    させるタイミング調整手段と、を備え、一のクロック信
    号と他のクロック信号とを択一的に切り換えて出力する
    ことを特徴とするクロック信号切換装置。
JP63063940A 1988-03-16 1988-03-16 クロック信号切換装置 Pending JPH01236728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63063940A JPH01236728A (ja) 1988-03-16 1988-03-16 クロック信号切換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63063940A JPH01236728A (ja) 1988-03-16 1988-03-16 クロック信号切換装置

Publications (1)

Publication Number Publication Date
JPH01236728A true JPH01236728A (ja) 1989-09-21

Family

ID=13243848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063940A Pending JPH01236728A (ja) 1988-03-16 1988-03-16 クロック信号切換装置

Country Status (1)

Country Link
JP (1) JPH01236728A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055182A (ja) * 2007-08-24 2009-03-12 Hitachi Kokusai Electric Inc 基準信号切換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009055182A (ja) * 2007-08-24 2009-03-12 Hitachi Kokusai Electric Inc 基準信号切換回路

Similar Documents

Publication Publication Date Title
US6016066A (en) Method and apparatus for glitch protection for input buffers in a source-synchronous environment
JP2739964B2 (ja) クロック切替回路
US5825224A (en) Edge-triggered dual-rail dynamic flip-flop with self-shut-off mechanism
US5418825A (en) Time-domain boundary bridge method and apparatus
US7395450B2 (en) Synchronous/asynchronous interface circuit and electronic device
US4409671A (en) Data processor having single clock pin
JPH01236728A (ja) クロック信号切換装置
CA1214567A (en) Circuit for duplex synchronization of asynchronous signals
JP2561750B2 (ja) パルス発生回路
US4928290A (en) Circuit for stable synchronization of asynchronous data
US6301188B1 (en) Method and apparatus for registering free flow information
US6202185B1 (en) Methods and apparatus for facilitating scan testing of circuitry
US5636165A (en) Apparatus for and method of facilitating proper data transfer between two or more digital memory elements
US6041418A (en) Race free and technology independent flag generating circuitry associated with two asynchronous clocks
JP2000076860A (ja) 半導体メモリ装置における出力制御信号発生方法と出力バッファ制御回路、及びその半導体メモリ装置
JPH0636054A (ja) ワンチップマイクロコンピュータ
JPH04306013A (ja) ラッチ回路装置
JPS61269515A (ja) 半導体集積回路装置
US5598552A (en) Error free data transfers
US5349620A (en) Timer access control apparatus
JPS63830B2 (ja)
JP2814629B2 (ja) 走査回路
JPH05291932A (ja) 電子回路
JPH01116815A (ja) クロック切換え回路
JPH04195347A (ja) ラッチ回路