JPH01229542A - Lanを用いたデータ伝送装置 - Google Patents
Lanを用いたデータ伝送装置Info
- Publication number
- JPH01229542A JPH01229542A JP63056682A JP5668288A JPH01229542A JP H01229542 A JPH01229542 A JP H01229542A JP 63056682 A JP63056682 A JP 63056682A JP 5668288 A JP5668288 A JP 5668288A JP H01229542 A JPH01229542 A JP H01229542A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- data
- coupling device
- lan
- shared memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims description 24
- 230000008878 coupling Effects 0.000 claims abstract description 48
- 238000010168 coupling process Methods 0.000 claims abstract description 48
- 238000005859 coupling reaction Methods 0.000 claims abstract description 48
- 230000015654 memory Effects 0.000 claims abstract description 32
- 230000006386 memory function Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 description 15
- 230000004043 responsiveness Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 241000347881 Kadua laxiflora Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A、産業上の利用分野
この発明はLANを用いたデータ伝送装置に関するしの
である。
である。
B1発明の概要
この発明は、複数のプロセッサをLANで結合した構成
のシステムにおいて、LAN上に各プロセッサに対応し
て仮想共有メモリ機能を有する結合装置を設けたことに
より、 データ送信側のプロセッサと複数のデータ受信側のプロ
セッサとで同期をとることなくデータの送受信が行える
ためデータ伝送に関する手続きが簡略化され一データ伝
送に関する各プロセッサの負荷が低減しデータ伝送の応
答性が向上するとともにLANに接続されるプロセッサ
の障害による影響が少なく、かつ接続されるプロセッサ
の追加、変更も容易にできるようにしたものである。
のシステムにおいて、LAN上に各プロセッサに対応し
て仮想共有メモリ機能を有する結合装置を設けたことに
より、 データ送信側のプロセッサと複数のデータ受信側のプロ
セッサとで同期をとることなくデータの送受信が行える
ためデータ伝送に関する手続きが簡略化され一データ伝
送に関する各プロセッサの負荷が低減しデータ伝送の応
答性が向上するとともにLANに接続されるプロセッサ
の障害による影響が少なく、かつ接続されるプロセッサ
の追加、変更も容易にできるようにしたものである。
C従来の技術
LANを用いであるプロセッサからのデータを他の複数
のプロセッサに伝送する方式としては従来以下の2通り
の方法があった。
のプロセッサに伝送する方式としては従来以下の2通り
の方法があった。
(1)マルチキャスト・・・(l:1伝送)xN(2)
ブロードキャスト・・・1:N伝送これらの方式のうち
マルチキャストは送信側のプロセッサが受信先を順次指
定してデータ送信することを繰り返すことにより伝送す
る方式であり、ブロードキャストは受信相手を指定せず
にデータを送信するため各受信側がそれぞれ受信したデ
ータを取捨選択することにより伝送する方式である。
ブロードキャスト・・・1:N伝送これらの方式のうち
マルチキャストは送信側のプロセッサが受信先を順次指
定してデータ送信することを繰り返すことにより伝送す
る方式であり、ブロードキャストは受信相手を指定せず
にデータを送信するため各受信側がそれぞれ受信したデ
ータを取捨選択することにより伝送する方式である。
D1発明が解決しようとする課題
ここで、複数のプロセッサをLANで結合した構成でリ
アルタイムコントロールシステムを構築する場合、シス
テム全体の応答性を確保するためには高速大量のデータ
伝送が必要となる。特にあるプロセッサからのデータを
他の複数のプロセッサに周期的に伝送する場合には、マ
ルチキャスト方式では受信先を順次指定してデータ送信
を繰り返すことにより伝送する方式のため、どれかのプ
ロセッサとの間に伝送障害が発生すると再送処理などに
より、伝送−遂時間が延びてデータ伝送周期時間以上に
必要となる場合が発生し、システムとして正しいデータ
処理が保障できなくなる可能性がある。また、ブロード
キャスト方式では受信側が不要なデータも含めて強制的
に受信するため、必要なデータの取捨選択などの処理が
必要となる。
アルタイムコントロールシステムを構築する場合、シス
テム全体の応答性を確保するためには高速大量のデータ
伝送が必要となる。特にあるプロセッサからのデータを
他の複数のプロセッサに周期的に伝送する場合には、マ
ルチキャスト方式では受信先を順次指定してデータ送信
を繰り返すことにより伝送する方式のため、どれかのプ
ロセッサとの間に伝送障害が発生すると再送処理などに
より、伝送−遂時間が延びてデータ伝送周期時間以上に
必要となる場合が発生し、システムとして正しいデータ
処理が保障できなくなる可能性がある。また、ブロード
キャスト方式では受信側が不要なデータも含めて強制的
に受信するため、必要なデータの取捨選択などの処理が
必要となる。
また、画伝送方式とも送信側のプロセッサと受信側のプ
ロセッサが同期して(同じタイミングで)動作すること
になるため、伝送に関する処理負荷が増大し、システム
の応答性を低下させるという問題がある。
ロセッサが同期して(同じタイミングで)動作すること
になるため、伝送に関する処理負荷が増大し、システム
の応答性を低下させるという問題がある。
この発明ではl:l伝送方式を採用するが、LAN上に
各プロセッサ用の結合装置を設けてここにそれぞれ仮想
共有メモリ機能をもたせることにより、データ送信側、
受信側のプロセッサとも処理周期又は処理速度に合わせ
てデータ送信、データ受信が行えるようにし、またデー
タ送信側は結合装置内の仮想共有メモリに書き込むだけ
で他のプロセッサからの受信要求に対する処理は結合装
置に行わせるため各プロセッサの応答性の低下を防止で
き、かつデータ伝送周期の遅延も防止できる。
各プロセッサ用の結合装置を設けてここにそれぞれ仮想
共有メモリ機能をもたせることにより、データ送信側、
受信側のプロセッサとも処理周期又は処理速度に合わせ
てデータ送信、データ受信が行えるようにし、またデー
タ送信側は結合装置内の仮想共有メモリに書き込むだけ
で他のプロセッサからの受信要求に対する処理は結合装
置に行わせるため各プロセッサの応答性の低下を防止で
き、かつデータ伝送周期の遅延も防止できる。
また、送信側の処理と受信側の処理を非周期に行うため
データ伝送に関する手続きが簡略化され、LANに接続
されるプロセッサの障害による影響、接続されるプロセ
ッサの追加、変更も容易に行うことができる。
データ伝送に関する手続きが簡略化され、LANに接続
されるプロセッサの障害による影響、接続されるプロセ
ッサの追加、変更も容易に行うことができる。
61課題を解決するための手段
複数のプロセッサをLANで結合した構成であるプロセ
ッサからのデータを他の複数のプロセッサに伝送するこ
とにより処理を行うシステムにおいて、第1.第2.・
・・第Vプロセッサに対応してLAN上に第1.第2・
・・第V結合装置を設け、第V結合装置の仮想共有メモ
リに第Vプロセッサのデータを記憶させると共に、第V
プロセッサから第J結合装置経由で要求させるデータの
転送を第jプロセッサが関与什ず第i結合装置の仮想共
有メモリから第j結合装置を経由して第jプロセッサに
転送するようにしたものである。
ッサからのデータを他の複数のプロセッサに伝送するこ
とにより処理を行うシステムにおいて、第1.第2.・
・・第Vプロセッサに対応してLAN上に第1.第2・
・・第V結合装置を設け、第V結合装置の仮想共有メモ
リに第Vプロセッサのデータを記憶させると共に、第V
プロセッサから第J結合装置経由で要求させるデータの
転送を第jプロセッサが関与什ず第i結合装置の仮想共
有メモリから第j結合装置を経由して第jプロセッサに
転送するようにしたものである。
F9作用
第1結合装置の仮想共有メモリに、第1プロセツサから
送信するデータを記憶させる。この仮想共有メモリに記
憶されたデータは、LANを介して第2プロセツサから
の要求により、第2結合装置を経由して第2プロセツサ
に送信される。第3プロセツサも同様にして第1結合装
置の仮想共有メモリに記憶されたデータを受は取ること
が出来る。これにより第1プロセツサは、第1結合装置
内の仮想共有メモリにデータを送信するだけで良く、受
信側のプロセッサを指定する必要がない。
送信するデータを記憶させる。この仮想共有メモリに記
憶されたデータは、LANを介して第2プロセツサから
の要求により、第2結合装置を経由して第2プロセツサ
に送信される。第3プロセツサも同様にして第1結合装
置の仮想共有メモリに記憶されたデータを受は取ること
が出来る。これにより第1プロセツサは、第1結合装置
内の仮想共有メモリにデータを送信するだけで良く、受
信側のプロセッサを指定する必要がない。
又、受信側のプロセッサは必要時に仮想共有メモリの特
定アドレスを指定してデータを受信することが出来る。
定アドレスを指定してデータを受信することが出来る。
G、実施例
以下、この発明の一実施例を図面に基づいて説明する。
第1図においてプロセッサ11,12.13・・・はシ
ステムを構成する各プロセッサであり、プロセッサ11
はCPU11a、メモリIlb、人出力装置11c、結
合装置用IF’lldで構成され、第1結合装置2Iと
は結合装置用IF11dで結合している。21,22.
・・・、は詳細を後述する第1.第2.・・・結合装置
で、この第1.第2・・・結合装置21.22.・・・
、はLAN30により構成される。
ステムを構成する各プロセッサであり、プロセッサ11
はCPU11a、メモリIlb、人出力装置11c、結
合装置用IF’lldで構成され、第1結合装置2Iと
は結合装置用IF11dで結合している。21,22.
・・・、は詳細を後述する第1.第2.・・・結合装置
で、この第1.第2・・・結合装置21.22.・・・
、はLAN30により構成される。
第1.第2・・・結合装置21,22.・・・、には、
データを記憶できる仮想共有メモリ(図示省略)が設け
られている。
データを記憶できる仮想共有メモリ(図示省略)が設け
られている。
他の複数のプロセッサ11に送信するためのデータは入
出力IF11cを介してメモリllbに記憶され、他の
プロセッサに必要なデータがメモリllbよりIFll
dを介して第1結合装置21の仮想共有メモリに記憶さ
れる。プロセッサ12がプロセッサ11からのデータを
必要とする時にプロセッサIIは第2結合装置22にデ
ータ要求を行うと、第2結合装置22から第1結合装置
21に要求が伝わり、第1結合装置21の仮想共有メモ
リ内の要求されたデータが第2結合装置22を介してプ
ロセッサI2へ送られる。
出力IF11cを介してメモリllbに記憶され、他の
プロセッサに必要なデータがメモリllbよりIFll
dを介して第1結合装置21の仮想共有メモリに記憶さ
れる。プロセッサ12がプロセッサ11からのデータを
必要とする時にプロセッサIIは第2結合装置22にデ
ータ要求を行うと、第2結合装置22から第1結合装置
21に要求が伝わり、第1結合装置21の仮想共有メモ
リ内の要求されたデータが第2結合装置22を介してプ
ロセッサI2へ送られる。
第2図において第1.第2結合装置21.22・・・は
各プロセッサに対応した結合装置であり、結21e、L
AN結合部21f1及びプロトコル制御部21bと結合
する仮想共有メモリ21cとで構成される。
各プロセッサに対応した結合装置であり、結21e、L
AN結合部21f1及びプロトコル制御部21bと結合
する仮想共有メモリ21cとで構成される。
プロセッサ11,12.・・・の入出力11c、12c
・・・にはPIlo、CRT装置、プリンタ、他の伝送
装置遠方監視制御装置等(図示省略)の各機器が接続さ
れる。
・・・にはPIlo、CRT装置、プリンタ、他の伝送
装置遠方監視制御装置等(図示省略)の各機器が接続さ
れる。
次に上記実施例の動作を述べる。
他の複数のプロセッサに送信するためのデータは、人出
力IF11cからメモリIlbに記憶される。このデー
タのうち他のプロセッサ12.13・・・に必要なデー
タは定められたタイミングでIFlldを介して第1結
合装置21のプロセッサ結合部21a、プロトコル制御
部21bから仮想共有メモリ21cに記憶される。プロ
セッサ12゜13・・・はプロセッサIIの収集したデ
ータを必要とするタイミングで第2.第3・・・結合装
置22゜23を介して、第1結合装置21のプロトコル
制御部21bに仮想共有メモリ21cのアドレス範囲を
指定する。プロトコル制御部21bは指定されたアドレ
ス範囲を仮想共有メモリ21cにより取り出し、通信制
御部21d、回線制御部21e。
力IF11cからメモリIlbに記憶される。このデー
タのうち他のプロセッサ12.13・・・に必要なデー
タは定められたタイミングでIFlldを介して第1結
合装置21のプロセッサ結合部21a、プロトコル制御
部21bから仮想共有メモリ21cに記憶される。プロ
セッサ12゜13・・・はプロセッサIIの収集したデ
ータを必要とするタイミングで第2.第3・・・結合装
置22゜23を介して、第1結合装置21のプロトコル
制御部21bに仮想共有メモリ21cのアドレス範囲を
指定する。プロトコル制御部21bは指定されたアドレ
ス範囲を仮想共有メモリ21cにより取り出し、通信制
御部21d、回線制御部21e。
LAN結合部21fから第2.第3・・・結合装置22
.23・・・、プロセッサ12.13・・・のIFI2
d、13d・・・を介してメモリ12b、13b、・・
・送するデータに適用することにより、他のプロセッサ
がプロセッサ11の周期に同期することなく、必要な別
の周期でデータを受信することが出来るので、l:l伝
送方式における問題点を解決することができる。又デー
タの不要なプロセッサ11は何もしない。
.23・・・、プロセッサ12.13・・・のIFI2
d、13d・・・を介してメモリ12b、13b、・・
・送するデータに適用することにより、他のプロセッサ
がプロセッサ11の周期に同期することなく、必要な別
の周期でデータを受信することが出来るので、l:l伝
送方式における問題点を解決することができる。又デー
タの不要なプロセッサ11は何もしない。
従って、上記の方式を採用することにより、早く処理す
る必要のあるデータをプロセッサ間で同期をとってl:
l伝送方式で伝達する手段と、結合装置内に仮想共有メ
モリを設け、送信側と受信側で同期をとらないで必要時
に伝送する手段の2種類の伝送方式を使い分けることが
でき、システム全体の応答性を良くすることができる。
る必要のあるデータをプロセッサ間で同期をとってl:
l伝送方式で伝達する手段と、結合装置内に仮想共有メ
モリを設け、送信側と受信側で同期をとらないで必要時
に伝送する手段の2種類の伝送方式を使い分けることが
でき、システム全体の応答性を良くすることができる。
上記の実施例では、第1.第2.第3.第4結合装置を
用いたLANについて述べたが第3図に示す様に多くの
結合装置を設けてシステムを構成することが出来る。
用いたLANについて述べたが第3図に示す様に多くの
結合装置を設けてシステムを構成することが出来る。
またLANについてはループ状LAN、バス状LAN等
の種類があるが、LANの形式にかかわりなく本方式は
適用することができる。
の種類があるが、LANの形式にかかわりなく本方式は
適用することができる。
なお、第3図において31a、32a、33aはCRT
装置、31b、32bは漢字プリンタ装置、31c、3
1d、32c、32d、33c。
装置、31b、32bは漢字プリンタ装置、31c、3
1d、32c、32d、33c。
34cは機能プロセッサ、31e、32e、33e、3
4fはデータ中継装置、33b、34bはCCL装置、
33d、34dはシステム装置、34aは監視パネル装
置、34eは系統盤装置である。
4fはデータ中継装置、33b、34bはCCL装置、
33d、34dはシステム装置、34aは監視パネル装
置、34eは系統盤装置である。
H0発明の効果
以上述べたようにこの発明によれば、LAN上に仮想共
有メモリを有するデータ結合装置を設けて、他のプロセ
ッサに必要なデータはこの仮想共有メモリからデータを
読み出すようにしたので、マルチプロセッサシステムの
各プロセッサが他のプロセッサと伝送時に同期をとる必
要がなくなり、結果的に処理速度が向上する。
有メモリを有するデータ結合装置を設けて、他のプロセ
ッサに必要なデータはこの仮想共有メモリからデータを
読み出すようにしたので、マルチプロセッサシステムの
各プロセッサが他のプロセッサと伝送時に同期をとる必
要がなくなり、結果的に処理速度が向上する。
また採来的に機能やデータを追加する場合には、各プロ
セッサの改造量が少なくてすむ等、変更の容易性がある
。
セッサの改造量が少なくてすむ等、変更の容易性がある
。
第1図はこの発明の一実施例を示す構成説明図、第2図
は第1図の実施例の要部を示す構成説明図、第3図はL
AN構成のシステム構成図である。 11、+2.13.14・・・プロセッサ、21゜22
.23.24−・第1〜第4結合装置、21a・・プロ
セッサ結合部、21b・・・プロトコル制御部、21c
・・仮想共有メモリ、21d・・・通信制御部、21d
・・回線制御部、21f・・・LAN結合部。
は第1図の実施例の要部を示す構成説明図、第3図はL
AN構成のシステム構成図である。 11、+2.13.14・・・プロセッサ、21゜22
.23.24−・第1〜第4結合装置、21a・・プロ
セッサ結合部、21b・・・プロトコル制御部、21c
・・仮想共有メモリ、21d・・・通信制御部、21d
・・回線制御部、21f・・・LAN結合部。
Claims (1)
- 複数のプロセッサをLANで結合した構成のシステムに
おいて、LAN上に各プロセッサ用の結合装置を設けて
ここにそれぞれ仮想共有メモリ機能をもたせ、第iプロ
セッサからのデータを第iプロセッサ用結合装置内の仮
想共有メモリに周期的に書き込む動作と、第jプロセッ
サが第iプロセッサ用結合装置に依頼して第iプロセッ
サ用結合装置内の仮想共有メモリからデータを周期的又
は必要に応じて取り込む動作を非同期に行うことにより
、あるプロセッサからのデータを他の複数のプロセッサ
に転送することを特徴としたLANを用いたデータ伝送
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63056682A JPH01229542A (ja) | 1988-03-10 | 1988-03-10 | Lanを用いたデータ伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63056682A JPH01229542A (ja) | 1988-03-10 | 1988-03-10 | Lanを用いたデータ伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01229542A true JPH01229542A (ja) | 1989-09-13 |
Family
ID=13034202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63056682A Pending JPH01229542A (ja) | 1988-03-10 | 1988-03-10 | Lanを用いたデータ伝送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01229542A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5706430A (en) * | 1993-12-22 | 1998-01-06 | Hitachi, Ltd. | Method and system for sequentially broadcasting data according to pre-assigned time slots with and without the reception of a synchronization packet |
US6038608A (en) * | 1996-11-25 | 2000-03-14 | Nec Corporation | Virtual LAN system |
JP2010522402A (ja) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | マルチプロセッサシステムのための命令通信技術 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6187451A (ja) * | 1984-01-03 | 1986-05-02 | テキサス インスツルメンツ インコーポレイテツド | ディジタルデータ通信システム |
-
1988
- 1988-03-10 JP JP63056682A patent/JPH01229542A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6187451A (ja) * | 1984-01-03 | 1986-05-02 | テキサス インスツルメンツ インコーポレイテツド | ディジタルデータ通信システム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5706430A (en) * | 1993-12-22 | 1998-01-06 | Hitachi, Ltd. | Method and system for sequentially broadcasting data according to pre-assigned time slots with and without the reception of a synchronization packet |
US6038608A (en) * | 1996-11-25 | 2000-03-14 | Nec Corporation | Virtual LAN system |
JP2010522402A (ja) * | 2007-03-23 | 2010-07-01 | クゥアルコム・インコーポレイテッド | マルチプロセッサシステムのための命令通信技術 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0736827A (ja) | 複数のデータ処理装置間に情報を転送する方法および装置 | |
JPH02109153A (ja) | プロセッサ間データ伝送方式 | |
US5634007A (en) | Independent computer storage addressing in input/output transfers | |
JPH01229542A (ja) | Lanを用いたデータ伝送装置 | |
JPH0337221B2 (ja) | ||
US20020089940A1 (en) | Duplexing apparatus and method in large scale system | |
US6366590B2 (en) | Unified interface between an IEEE 1394-1995 serial bus transaction layer and corresponding applications | |
KR100278303B1 (ko) | 다중접속 클라이언트와 단일접속 서버간의 통신방법 | |
JP2767990B2 (ja) | マイクロプロセッサの制御方法 | |
JPH0730576A (ja) | 伝送システム | |
JPS6068763A (ja) | 画情報制御装置 | |
JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
JPH0158900B2 (ja) | ||
JPH0644763B2 (ja) | デ−タ転送方式 | |
JPH0586582B2 (ja) | ||
JP2600017B2 (ja) | 仮想計算機間の通信回線共有方式 | |
JPH0721018Y2 (ja) | 車両制御システムにおける通信装置 | |
JP3399776B2 (ja) | コンピュータおよびコンピュータにおける周辺デバイス制御データの転送方法 | |
JPS6210756A (ja) | 複数プロセツサ間の通信方式 | |
JPS6041346A (ja) | 端末装置 | |
JP2000293454A (ja) | データ通信装置、データ通信方法、および記録媒体 | |
JPS5975354A (ja) | プロセッサ装置 | |
JPH0415739A (ja) | 計算機システムに於ける遠隔データ入出力制御装置 | |
JPS6074836A (ja) | デ−タ転送方式 | |
JPH0758735A (ja) | シリアル伝送装置 |