JPH01228006A - Clock signal supplying device for microcomputer system - Google Patents
Clock signal supplying device for microcomputer systemInfo
- Publication number
- JPH01228006A JPH01228006A JP63052653A JP5265388A JPH01228006A JP H01228006 A JPH01228006 A JP H01228006A JP 63052653 A JP63052653 A JP 63052653A JP 5265388 A JP5265388 A JP 5265388A JP H01228006 A JPH01228006 A JP H01228006A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- clock
- signal
- microcomputer system
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims description 5
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
- Dram (AREA)
Abstract
Description
【発明の詳細な説明】
（概要）
マイクロコンピュータシステムのクロック信号供給装置
に係り、特にマイクロコンピュータシステムの各機能ブ
ロックに所定のタイミングのクロック信号を供給するこ
とができるマイクロコンピュータシステムのクロック信
号供給装置に関し、
構成が単純で、マイクロプロセッサに入力するクロック
信号の周波数を可変とすることができると共にバックア
ップ用の電源を効率的に使用することができるようにす
ることを目的とし、マイクロコンピュータシステムのク
ロック信号供給装置を、一定周波数の信号を発生するー
の発振器と、この発振器の発振信号に基づいてマイクロ
コンピュータシステムの各機能ブロックに所定のクロッ
ク信号を発生する複数のクロック信号発生手段とから構
成する。Detailed Description of the Invention (Summary) This relates to a clock signal supply device for a microcomputer system, and in particular, a clock signal supply device for a microcomputer system that can supply a clock signal at a predetermined timing to each functional block of the microcomputer system. The purpose of this system is to have a simple configuration, to be able to vary the frequency of the clock signal input to the microprocessor, and to be able to use the backup power source efficiently. The signal supply device is composed of an oscillator that generates a signal of a constant frequency, and a plurality of clock signal generation means that generates a predetermined clock signal to each functional block of the microcomputer system based on the oscillation signal of the oscillator. .
（産業上の利用分野）
本発明はマイクロコンピュータシステムのクロック信号
供給装置に係り、特にマイクロコンピュータシステムの
各機能ブロックに所定のタイミングのクロックパルスを
供給することができるマイクロコンピュータシステムの
クロック信号供給装置に関するものである。(Industrial Application Field) The present invention relates to a clock signal supply device for a microcomputer system, and particularly to a clock signal supply device for a microcomputer system that can supply clock pulses at predetermined timing to each functional block of the microcomputer system. It is related to.
（従来の技術）
一般に、第３図に示すようにマイクロプロセッサ５、シ
リアル回線制御部６及びダイナミックＲＡＭ７のバック
アップ機能８等の機能ブロックをバス９て結合したマイ
クロコンピュータシステムｌＯにおいて、これらの各機
能ブロックの作動の基本となるクロック信号は、各機能
ブロック毎に発振器１１，１２．１３を設けて夫々の必
要な周波数のクロック信号を得るようにしている。(Prior Art) Generally, as shown in FIG. 3, in a microcomputer system 10 in which functional blocks such as a microprocessor 5, a serial line control unit 6, and a backup function 8 of a dynamic RAM 7 are connected via a bus 9, each of these functions is Oscillators 11, 12, and 13 are provided for each functional block to obtain a clock signal having a required frequency for each functional block.
ここで第３図において、１４はダイナミックＲＡＭバッ
クアップ用のりフレシュタイミング生成部、１５はマイ
クロプロセッサ５駆動用のクロックジェネレータ、１６
はシリアル回線制御部６用のクロックジェネレータを示
している。Here, in FIG. 3, 14 is a dynamic RAM backup glue fresh timing generator, 15 is a clock generator for driving the microprocessor 5, and 16 is a clock generator for driving the microprocessor 5.
indicates a clock generator for the serial line control section 6.
この例においては各機能ブロック毎に発振器１１．１２
．１３とクロックジェネレータ１５゜１６又はバックア
ップ用リフレッシュタイミング生成部１４とを設けて、
各機能ブロックに最適な周波数のクロック信号を発生す
るようにしている。In this example, oscillators 11 and 12 are provided for each functional block.
．． 13 and a clock generator 15, 16 or a backup refresh timing generation section 14,
A clock signal with the optimum frequency is generated for each functional block.
例えばマイクロプロセッサ５には高周波数、例えば通常
の場合は２ Ｍ Ｈｚのクロック信号を採用し、この周
波数はソフトウェア開発ツールにより可変なものとして
いる、またシリアル回線制御部６には回線への情報伝送
速度により規格で定められた周波数のクロック信号を、
また、ダイナミックＲＡＭ７のバックアップ用のリフレ
ッシュタイミングは、バックアップ用のバッテリーが最
も長持ちするように発振周波数を選択するようにしてい
る。For example, the microprocessor 5 uses a high frequency clock signal, for example, 2 MHz in normal cases, and this frequency is variable using a software development tool, and the serial line controller 6 uses a clock signal for transmitting information to the line. A clock signal with a frequency specified by the standard depending on the speed,
Further, the refresh timing for backup of the dynamic RAM 7 is such that the oscillation frequency is selected so that the backup battery lasts the longest.
ところで上述したマイクロコンピュータシステムのクロ
ック信号供給装置においては各機能ブロックに対応して
発振器を設けるようにしているから部品点数が増加して
コストが嵩むという問題がある。これに対応して、例え
ば第４図に示すように、−台の発振器２１からの信号に
基づいて一台のクロックジェネレータ２０から各機能ブ
ロックのクロック信号を供給することも考えられるが、
このような方法ではマイクロプロセッサに供給するクロ
ック信号の周波数を可変とすることが難しかったり、ダ
イナミックＲＡＭのバックアップ時にバックアップに不
必要な部分にまでバックアップ用の電力を供給しなけれ
ばならず、バックアップ用の電源の効率的な使用を行な
うことができないという問題がある。However, in the above-described clock signal supply device for a microcomputer system, since an oscillator is provided corresponding to each functional block, there is a problem that the number of parts increases and the cost increases. Correspondingly, it is conceivable to supply clock signals for each functional block from one clock generator 20 based on signals from - oscillators 21, as shown in FIG. 4, for example.
With this method, it is difficult to vary the frequency of the clock signal supplied to the microprocessor, and when backing up dynamic RAM, backup power must be supplied even to parts that are not needed for backup. There is a problem in that the power source cannot be used efficiently.
そこで本発明は構成が単純で、マイクロプロセッサに入
力するクロック信号の周波数を可変とすることができる
と共にバックアップ用の電源を効率的に使用することが
できるマイクロコンピュータシステムのクロック信号の
供給装置を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, the present invention provides a clock signal supply device for a microcomputer system that has a simple configuration, can vary the frequency of a clock signal input to a microprocessor, and can efficiently use a backup power source. The purpose is to
（課題を解決するための手段）
本発明において上記の課題を解決するための手段は、第
１図に示すように、マイクロコンピュータシステムのク
ロック信号供給装置を一定周波数の信号を発生するーの
発振器１と、この発振器１の発振信号に基づいてマイク
ロコンピュータシステム２の各機能ブロック２−１〜２
−ｎに所定のクロック信号を発生する複数のクロック信
号発生手段３−□〜３−１とから構成したことである。(Means for Solving the Problems) Means for solving the above problems in the present invention are as shown in FIG. 1, as shown in FIG. 1, and each functional block 2-1 to 2 of the microcomputer system 2 based on the oscillation signal of the oscillator 1.
3-n to 3-1.
（作用）
本発明によれば、発振器は１台となり構造は単純となっ
てコストが嵩むことはなくなる。クロック信号発生手段
が各機能ブロックに合致したクロック信号を発生するか
ら、ダイナミツＲＡＭのバックアップ時にはこのバック
アップに直接関係する個所のみ電力を供給すれば足りる
から、バックアップ用の電源を効率良く使用することが
できる。(Function) According to the present invention, there is only one oscillator, the structure is simple, and the cost does not increase. Since the clock signal generation means generates a clock signal that matches each functional block, when backing up the Dynamitsu RAM, it is sufficient to supply power only to the parts directly related to this backup, so the backup power source can be used efficiently. can.
（実施例）
以下本発明に係るマイクロコンピュータシステムのクロ
ック信号供給装置の実施例を図面に基づいて説明する。(Embodiment) Hereinafter, an embodiment of a clock signal supply device for a microcomputer system according to the present invention will be described based on the drawings.
第２図は本発明に係るマイクロコンピュータシステムの
クロック信号供給装置の実施例を示すものである。本実
施例においてクロツり信号供給装置は第２図に示すよう
な構成を有する。同図において２０は周波数１５．９７
４４ＭＨｚの信号を発信する発振器としての水晶発振器
、２１はクロックトライバ、２２はバックアップ用リフ
レッシュタイミング信号を発生するバックアップ用リフ
レッシュ信号生成部、２３は主電源の停電時には上記の
バックアップ用リフレッシュ信号を、また主電源使用時
には通常のタイミング信号を選択して出力するセレクタ
、２４はダイナミックＲＡＭを示している。そしてこれ
らの機能ブロック（−点鎖線で囲い符号２５で示した）
のみにバックアップ用電力を供給するようにしている。FIG. 2 shows an embodiment of a clock signal supply device for a microcomputer system according to the present invention. In this embodiment, the cross signal supply device has a configuration as shown in FIG. In the same figure, 20 is the frequency 15.97
A crystal oscillator as an oscillator that emits a 44 MHz signal; 21 is a clock driver; 22 is a backup refresh signal generation unit that generates a backup refresh timing signal; Further, a selector 24 which selects and outputs a normal timing signal when the main power source is used indicates a dynamic RAM. and these functional blocks (indicated by the dot-dashed line and the enclosing code 25)
Backup power is supplied only to the
また、同図において２６はシリアル回線制御部２７に上
記の水晶発振器２０の信号を２６分の１分周して回線制
御用クロック信号（６１４，４ＫＨ２）を発生する制御
用クロックジェネレータ、更に２８はマイクロプロセッ
サ２９及びシステムに上記の水晶発振器２０からの信号
を８分の１に分周してシステムクロック信号（１，９９
６８ＭＨｚ 弁２ＭＨｚ）を発生するシステムクロック
ジェネレータ、３０は上述したシステムクロックジェネ
レータ２８からのシステムクロック信号からダイナミッ
クＲＡＭ制御タイミング信号を発生するダイナミックＲ
ＡＭ制御信号生成部、３１はシステムクロックジェネレ
ータ２８に任意の周波数の外部信号を供給するための外
部信号供給端子を示している。Further, in the figure, 26 is a control clock generator that divides the signal of the crystal oscillator 20 by 1/26 to generate a line control clock signal (614, 4KH2) for the serial line control unit 27, and 28 is a The microprocessor 29 and the system receive a system clock signal (1,99
A system clock generator 30 generates a dynamic RAM control timing signal from the system clock signal from the system clock generator 28 described above.
The AM control signal generation section 31 indicates an external signal supply terminal for supplying an external signal of an arbitrary frequency to the system clock generator 28.
このようなマイクロコンピュータシステムのクロック信
号供給装置において、主電源を使用している通常時にお
いて、水晶発振器２０には主電源から電源が供給され信
号が発せられる。これにより回線制御用クロックジェネ
レータ２６及びシステムクロクジエネレータ２８は夫々
回線制御用クロック信号及びシステムクロック信号を発
生する。またダイナミックＲＡＭ制御タイミング信号生
成部３０からダイナミックＲＡＭ制御用のタイミング信
号が発せられる。In such a clock signal supply device for a microcomputer system, during normal operation when the main power supply is used, the crystal oscillator 20 is supplied with power from the main power supply and generates a signal. As a result, the line control clock generator 26 and the system clock generator 28 generate a line control clock signal and a system clock signal, respectively. Further, the dynamic RAM control timing signal generation section 30 generates a timing signal for dynamic RAM control.
この場合においてはセレクタ２３は、このダイナミック
ＲＡＭ制御タイミング信号を選択してダイナミックＲＡ
Ｍはこの信号によって制御される。In this case, the selector 23 selects this dynamic RAM control timing signal to control the dynamic RAM control timing signal.
M is controlled by this signal.
このように主電源を使用している状態において、ソフト
ウェア開発ツールを使用するに際して、使用するソフト
ウェア開発ツールの仕様に合わせたクロックサイクルで
マイクロプロセッサ２９を駆動するためシステムクロッ
クジェネレータ３１に所望の周波数の外部信号を外部入
力端子３１から入力することができる。When using a software development tool while using the main power supply in this way, the system clock generator 31 is required to have a desired frequency to drive the microprocessor 29 at a clock cycle that matches the specifications of the software development tool being used. External signals can be input from the external input terminal 31.
また、主電源が停電状態となったとき、上述したバッテ
リ電源が供給される部分（第３図において一点鎖線で囲
い符号２５を付した）のみ、即ち水晶発振器２０、クロ
ックトライバ２１、バックアップ用リフレッシュタイミ
ング生成部２２、セレクタ２３及びダイナミックＲＡＭ
２４にはバックアップ用の電力が供給されるから、水晶
発振器２０からの信号に基づいてバックアップ用リフレ
ッシュタイミング生成部２２はバックアップ用リフレッ
シュタイミング信号を出力する。このリフレッシュタイ
ミング信号のタイミングは使用するバッテリの消費電力
が最小となるようにすることが好ましい。また、上記の
セレクタ２３はこのバックアップ用リフレッシュタイミ
ング信号を選択してダイナミックＲＡＭ２４に出力する
から、ダイナミックＲＡＭ２４は停電時においてもリフ
レッシュを実行することができ、格納しているプログラ
ム及びデータを確保することができる。またバックアッ
プ用のバッテリーの電力はダイナミックＲＡＭのリフレ
ッシュに不必要な個所には供給されないから、バックア
ップ用のバッテリーを効率良く使用することができる。In addition, when the main power supply is in a power outage state, only the parts to which the battery power is supplied as described above (indicated by a dot-and-dashed line and the enclosing code 25 in FIG. 3), that is, the crystal oscillator 20, the clock driver 21, the backup Refresh timing generator 22, selector 23 and dynamic RAM
Since backup power is supplied to the crystal oscillator 24, the backup refresh timing generation section 22 outputs a backup refresh timing signal based on the signal from the crystal oscillator 20. It is preferable that the timing of this refresh timing signal is set so that the power consumption of the battery used is minimized. Furthermore, since the selector 23 mentioned above selects this backup refresh timing signal and outputs it to the dynamic RAM 24, the dynamic RAM 24 can be refreshed even in the event of a power outage, and the stored programs and data can be secured. Can be done. Further, since the power of the backup battery is not supplied to areas unnecessary for refreshing the dynamic RAM, the backup battery can be used efficiently.
従って、本実施例に係るマイクロコンピュータシステム
のクロック信号供給装置によれば、水晶発振器を一台と
してその構成を単純なものとしたからコスト上昇を防止
することができるほか、マイクロプロセッサに任意の周
波数の外部信号を入力することができるから、プログラ
ム作成ツールを使用するに際してそのプログラム作成ツ
ールの仕様に合わせたクロックタイミングでマイクロプ
ロセッサを駆動することができる。また本実施例によれ
ば、バックアップ用リフレッシュタイミング生成部にお
いて生成されるリフレッシュタイミング信号のタイミン
グをバックアップ用電力の消費率が最小となるようにす
ることができ、またダイナミックＲＡＭのリフレッシュ
に関係ない部分への電力の供給は行なわれないからバッ
クアップ用電源を効率良く使用することができる。Therefore, according to the clock signal supply device for a microcomputer system according to the present embodiment, since the configuration is simplified by using only one crystal oscillator, it is possible to prevent an increase in cost, and also it is possible to prevent an increase in cost by using a single crystal oscillator. Since external signals can be input, when using a programming tool, the microprocessor can be driven at a clock timing that matches the specifications of the programming tool. Further, according to the present embodiment, the timing of the refresh timing signal generated in the backup refresh timing generation section can be set such that the consumption rate of backup power is minimized, and the portions of the dynamic RAM not related to refresh can be adjusted to minimize the consumption rate of backup power. Since power is not supplied to the main unit, the backup power source can be used efficiently.
（発明の効果）
以上説明したように、本発明によれば、マイクロコンピ
ュータシステムのクロック供給装置を一定周波数の信号
を発生するーの発振器と、この発振器の発振信号に基づ
いてマイクロコンピュータシステムの各機能ブロックに
所定のクロック信号を発生する複数のクロック信号発生
手段とから構成するようにしたから、構成を単純なもの
とすることができ、コストの上昇を防止することができ
るほか、バックアップシステムの省電力化を図ることが
でき、またマイクロプロセッサに任意の周波数のクロッ
ク信号を入力することができるようになり、クロックマ
ージンテストを実行しやすくなるほか使用するソフトウ
ェア開発ツールに合わせたクロックタイミングでマイク
ロプロセッサを駆動でき、どのようなソフトウェア開発
ツールでも使用することができるという効果を奏する。(Effects of the Invention) As explained above, according to the present invention, the clock supply device of a microcomputer system includes an oscillator that generates a signal of a constant frequency, and an oscillation signal of the oscillator that generates a clock supply device for a microcomputer system. Since each functional block is configured with a plurality of clock signal generation means that generate a predetermined clock signal, the configuration can be simplified, and an increase in cost can be prevented, and the backup system can be In addition to reducing power consumption, it also becomes possible to input a clock signal of any frequency to the microprocessor, making it easier to perform clock margin tests. It has the advantage that it can drive a processor and can be used with any software development tool.
第１図は本発明の原理図、第２図本発明に係るマイクロ
コンピュータシステムのクロック信号供給装置の実施例
を示すブロック図、第３図及び第４図は従来のクロック
信号供給装置を示すブロック図である。
１・・・発振器
２・・・マイクロコンピュータシステム２−１〜２−ｏ
・・・機能ブロックFIG. 1 is a principle diagram of the present invention, FIG. 2 is a block diagram showing an embodiment of a clock signal supply device for a microcomputer system according to the present invention, and FIGS. 3 and 4 are block diagrams showing a conventional clock signal supply device. It is a diagram. 1... Oscillator 2... Microcomputer system 2-1 to 2-o
...Function block
Claims (1)
ュータシステム（２）の各機能ブロック（２＿−＿１）
〜（２＿−＿ｎ）に所定のクロック信号を発生する複数
のクロック信号発生手段（３＿−＿１）〜（３＿−＿ｍ
）とからなることを特徴とするマイクロコンピュータシ
ステムのクロック信号供給装置。[Claims] An oscillator (1) that generates a signal with a constant frequency, and each functional block (2_-_1) of a microcomputer system (2) based on the oscillation signal of this oscillator (1).
A plurality of clock signal generating means (3_-_1) to (3_-_m) that generate predetermined clock signals at ~(2_-_n)
) A clock signal supply device for a microcomputer system.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052653A JPH083772B2 (en) | 1988-03-08 | 1988-03-08 | Clock signal supply device for microcomputer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63052653A JPH083772B2 (en) | 1988-03-08 | 1988-03-08 | Clock signal supply device for microcomputer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01228006A true JPH01228006A (en) | 1989-09-12 |
| JPH083772B2 JPH083772B2 (en) | 1996-01-17 |
Family
ID=12920816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63052653A Expired - Fee Related JPH083772B2 (en) | 1988-03-08 | 1988-03-08 | Clock signal supply device for microcomputer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083772B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| JP2020514925A (en) * | 2017-03-24 | 2020-05-21 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | mobile computer |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55960A (en) * | 1978-06-20 | 1980-01-07 | Fujitsu Ltd | Clock distributor |
| JPS5680759A (en) * | 1979-12-06 | 1981-07-02 | Casio Comput Co Ltd | Control system for plural central processors |
-
1988
- 1988-03-08 JP JP63052653A patent/JPH083772B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55960A (en) * | 1978-06-20 | 1980-01-07 | Fujitsu Ltd | Clock distributor |
| JPS5680759A (en) * | 1979-12-06 | 1981-07-02 | Casio Comput Co Ltd | Control system for plural central processors |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6535985B1 (en) | 1990-03-23 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6782483B2 (en) | 1990-03-23 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6792552B2 (en) | 1990-03-23 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6795929B2 (en) | 1990-03-23 | 2004-09-21 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6804791B2 (en) | 1990-03-23 | 2004-10-12 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6839855B2 (en) | 1990-03-23 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6882389B2 (en) | 1990-03-23 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6909483B2 (en) | 1990-03-23 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Transflective LCD device with different transmission parts each having a particular transmittance |
| US6941481B2 (en) | 1990-03-23 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952248B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6952787B2 (en) | 1990-03-23 | 2005-10-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6971037B2 (en) | 1990-03-23 | 2005-11-29 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US6990595B2 (en) | 1990-03-23 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7006181B2 (en) | 1990-03-23 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7024572B2 (en) | 1990-03-23 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7062667B2 (en) | 1990-03-23 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7073084B2 (en) | 1990-03-23 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7080272B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7079108B2 (en) | 1990-03-23 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7120809B2 (en) | 1990-03-23 | 2006-10-10 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7213162B2 (en) | 1990-03-23 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7432921B2 (en) | 1990-03-23 | 2008-10-07 | Matsushita Electric Industrial Co., Ltd. | Data processing apparatus |
| US7464281B2 (en) | 1990-03-23 | 2008-12-09 | Panasonic Corporation | Data processing apparatus |
| US7548235B2 (en) | 1990-03-23 | 2009-06-16 | Panasonic Corporation | Data processing apparatus |
| US7821489B2 (en) | 1990-03-23 | 2010-10-26 | Panasonic Corporation | Data processing apparatus |
| JP2020514925A (en) * | 2017-03-24 | 2020-05-21 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | mobile computer |
| US11429133B2 (en) | 2017-03-24 | 2022-08-30 | Huawei Technologies Co., Ltd. | Mobile terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH083772B2 (en) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183041A (en) | Transcutaneous electric nerve stimulator | |
| JP2825103B2 (en) | Implantable heart device | |
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JP2003216113A (en) | Display driving device | |
| JPH01228006A (en) | Clock signal supplying device for microcomputer system | |
| US5574895A (en) | Multi-memory function programmable counter and timer | |
| JPH04287458A (en) | Transmission rate control system for serial interface | |
| WO1998021638A9 (en) | Multi-memory function programmable counter and timer | |
| JPH08272478A (en) | Clock controller | |
| JPH05303444A (en) | Clock signal feeder | |
| JPH07200106A (en) | Power source control circuit | |
| JPS6333806B2 (en) | ||
| JPH076155A (en) | Single chip microcomputer | |
| JPH0342744Y2 (en) | ||
| JPH11143574A (en) | Clock generation circuit and clock generation method | |
| JPH09146896A (en) | Multi-cpu controller | |
| JPH01129316A (en) | Reset device | |
| JPH0520767B2 (en) | ||
| JP2993318B2 (en) | Timed switching watchdog timer circuit | |
| SU646326A2 (en) | System for information exchange between control computer and peripheral device | |
| JPH03194793A (en) | Power failure protection system for dynamic ram | |
| JPS61150020A (en) | Portable input and output device | |
| JPH0628015B2 (en) | Clock switching circuit | |
| JP2827891B2 (en) | Step motor drive |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |