JPH01217935A - 半導体装置の製造方法および装置 - Google Patents
半導体装置の製造方法および装置Info
- Publication number
- JPH01217935A JPH01217935A JP63042073A JP4207388A JPH01217935A JP H01217935 A JPH01217935 A JP H01217935A JP 63042073 A JP63042073 A JP 63042073A JP 4207388 A JP4207388 A JP 4207388A JP H01217935 A JPH01217935 A JP H01217935A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wafer
- balls
- bonding
- hydrogen flame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 230000004907 flux Effects 0.000 abstract description 2
- 238000009736 wetting Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 19
- 239000010408 film Substances 0.000 description 13
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000007664 blowing Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法および装置に関し、半
田バンプの製造技術に適用して有効な技術に関するもの
である。
田バンプの製造技術に適用して有効な技術に関するもの
である。
半導体装置の高密度実装に好適な方式とされている、い
わゆるフリップチップは、アルミニウム(Al)などか
らなる電極パッド上に形成された半田バンプ(Bump
、突起電極)を介して基板などに半導体ペレットをフェ
イスダウンポンディングするものである。
わゆるフリップチップは、アルミニウム(Al)などか
らなる電極パッド上に形成された半田バンプ(Bump
、突起電極)を介して基板などに半導体ペレットをフェ
イスダウンポンディングするものである。
上記半田バンプを電極パッド上に形成する技術について
は、IBM社発行、「18Mジャーナル・オブ・リサー
チ・アンド・ディベロップメント。
は、IBM社発行、「18Mジャーナル・オブ・リサー
チ・アンド・ディベロップメント。
13巻、 Na 3 (IBM Journal of
Re5earch andDeveIopment、
Vol、13. NO,3) J P 239〜P
250に記載がある。
Re5earch andDeveIopment、
Vol、13. NO,3) J P 239〜P
250に記載がある。
その概要は、半導体ウェハ(以下、ウェハという)のA
l電極パッドの表面にクロム(Cr)/銅(Cu)/金
(Au)などの金属層からなる半田下地膜(B L M
; Bump Lim1tt、ing Metall
urgy)を蒸着形成した後、この半田下地膜の表面に
スズ(Sn)/鉛(Pb)合金などからなる半田を選択
的に蒸着し、次いで、リフロー炉内でウェットバックを
行って半球状の半田バンプを形成する、というものであ
る。
l電極パッドの表面にクロム(Cr)/銅(Cu)/金
(Au)などの金属層からなる半田下地膜(B L M
; Bump Lim1tt、ing Metall
urgy)を蒸着形成した後、この半田下地膜の表面に
スズ(Sn)/鉛(Pb)合金などからなる半田を選択
的に蒸着し、次いで、リフロー炉内でウェットバックを
行って半球状の半田バンプを形成する、というものであ
る。
しかしながら、へβ電極バンド上に半田を選択的に蒸着
する従来の半田バンブ形成法は、半田蒸着膜の堆積に多
くの時間を要するためにスルーブツトが低下してしまう
、という欠点がある。
する従来の半田バンブ形成法は、半田蒸着膜の堆積に多
くの時間を要するためにスルーブツトが低下してしまう
、という欠点がある。
特に、近年は、へβ電極パッドのピッチの微細化に伴っ
て半田蒸着膜の厚膜化が要求されているため、上記した
半田蒸着膜堆積工程の長時間化に起因するスルーブツト
の低下が一層深刻な問題となっている。
て半田蒸着膜の厚膜化が要求されているため、上記した
半田蒸着膜堆積工程の長時間化に起因するスルーブツト
の低下が一層深刻な問題となっている。
また、上記蒸着法の欠点として、メタル又はフォトレジ
ストからなる選択蒸着用のマスクが必要なこと、蒸着装
置が極めて高価であること等のため、これによってフリ
ップチップの製造コストが上昇してしまうことが指摘さ
れている。
ストからなる選択蒸着用のマスクが必要なこと、蒸着装
置が極めて高価であること等のため、これによってフリ
ップチップの製造コストが上昇してしまうことが指摘さ
れている。
従来法の上記した問題点を解消する手段として、例えば
、「昭和62年電子情報通信学会創立70周年記念総合
全国大会論文集J (1987年3月、論文番号46
0)には、ウェハを溶融半田に浸漬して超音波を印加す
ることにより、AIl電極バッド上に直接、バンブ用の
半田を被着さ七る技術が記載されている。
、「昭和62年電子情報通信学会創立70周年記念総合
全国大会論文集J (1987年3月、論文番号46
0)には、ウェハを溶融半田に浸漬して超音波を印加す
ることにより、AIl電極バッド上に直接、バンブ用の
半田を被着さ七る技術が記載されている。
しかしながら、この方法は、半田バンブの高さを均一に
制御することが困難であり、しかも、被着する半田量に
限界があるため、得られる半田バンブの高さにも限界が
ある。
制御することが困難であり、しかも、被着する半田量に
限界があるため、得られる半田バンブの高さにも限界が
ある。
また、従来知られた他の半田バンブ形成法として、スク
リーン印刷法を用いてAβ電極パッド上半田ペーストを
被着させる方法やメツキ法によって半田膜を被着させる
方法などがあるが、これらの方法は、半田バンブとへβ
電極パッドとの位百合わせに高い精度が要求される高密
度実装用フリップチップに適用するには、限界がある。
リーン印刷法を用いてAβ電極パッド上半田ペーストを
被着させる方法やメツキ法によって半田膜を被着させる
方法などがあるが、これらの方法は、半田バンブとへβ
電極パッドとの位百合わせに高い精度が要求される高密
度実装用フリップチップに適用するには、限界がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、高密度実装用フリップチップを安価に
提供することができる技術を提供することにある。
り、その目的は、高密度実装用フリップチップを安価に
提供することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、水素炎トーチを備えた超音波ワイヤボンダを
用いてウェハの電極パッド上に所定量の半田ボールをボ
ンディングした後、この半田ボールをリフロー炉内でウ
ェットバックすることによって、電極パッド上に半田バ
ンブを形成する方法である。
用いてウェハの電極パッド上に所定量の半田ボールをボ
ンディングした後、この半田ボールをリフロー炉内でウ
ェットバックすることによって、電極パッド上に半田バ
ンブを形成する方法である。
また、上記半田バンブを形成する際、水素炎トーチを備
えたワイヤボンダの一部にリフロー炉を設けた装置を使
用するものである。
えたワイヤボンダの一部にリフロー炉を設けた装置を使
用するものである。
上記した手段によれば、半田蒸着装置よりも安価な装置
を用いてウェハの電極パッド上に所望する量の半田を速
やかに、かつ、精度良くボンディングすることが可能と
なる。
を用いてウェハの電極パッド上に所望する量の半田を速
やかに、かつ、精度良くボンディングすることが可能と
なる。
また、ワイヤボンダの一部にリフロー炉を設けることに
より、半田ボールのボンディングとウェットバックとを
同一の装置内で連続的に行うことが可能となる。
より、半田ボールのボンディングとウェットバックとを
同一の装置内で連続的に行うことが可能となる。
第1図(a)〜(C)は本発明の一実施例である半導体
装置の製造方法を工程順に示すウェハの要部断面図、第
2図は本実施例で使用するワイヤボンダの略正面図であ
る。
装置の製造方法を工程順に示すウェハの要部断面図、第
2図は本実施例で使用するワイヤボンダの略正面図であ
る。
まず、ウェハプロセスの常法に従ってウェハ1の回路形
成領域に所定の集積回路(図示せず)を形成した後、石
英スパッタ法などによってウェハ1の表面にガラス保護
膜2を被着し、次いで、フォトレジスト/エツチングに
より所定個所を孔開けして酸化膜3の表面にパターン形
成されたAl配線の一部を露出させてAl電極パッド4
を形成する。
成領域に所定の集積回路(図示せず)を形成した後、石
英スパッタ法などによってウェハ1の表面にガラス保護
膜2を被着し、次いで、フォトレジスト/エツチングに
より所定個所を孔開けして酸化膜3の表面にパターン形
成されたAl配線の一部を露出させてAl電極パッド4
を形成する。
次に、クロム(Cr)、銅(Cu)および金(Au)の
薄膜を順次蒸着してAl電極パッド4の表面に半田下地
膜5を形成する(第1図(a))。
薄膜を順次蒸着してAl電極パッド4の表面に半田下地
膜5を形成する(第1図(a))。
ここで、上記半田下地膜5の最上層として適した金属は
、上記金(Au)の他、鉛(Pb)、スズ(Sn)、ニ
ッケル(Ni)、銀(Ag)などである。
、上記金(Au)の他、鉛(Pb)、スズ(Sn)、ニ
ッケル(Ni)、銀(Ag)などである。
次に、ブロービング・テストによって各Afl電極パッ
ド4の電気特性を検査した後、不良のないウェハ1を第
2図に示すワイヤボンダ6のローダ7に一枚ずつ収容す
る。
ド4の電気特性を検査した後、不良のないウェハ1を第
2図に示すワイヤボンダ6のローダ7に一枚ずつ収容す
る。
このワイヤボンダ6のXYテーブル8の上にはボンディ
ングヘッド9が載置され、上下動ブロック10の内部に
ボンディングアーム11およびクランプ12が揺動可能
に取り付けられている。
ングヘッド9が載置され、上下動ブロック10の内部に
ボンディングアーム11およびクランプ12が揺動可能
に取り付けられている。
基端部に超音波発振子13が取り付けられたボンディン
グアーム11の先端にはキャピラリ14が固定され、ス
ズ(Sn)と鉛(pb)との合金からなる半田ワイヤ1
5がキャピラリ14−とスプルー16との間に張設され
ている。
グアーム11の先端にはキャピラリ14が固定され、ス
ズ(Sn)と鉛(pb)との合金からなる半田ワイヤ1
5がキャピラリ14−とスプルー16との間に張設され
ている。
キャピラリ14の近傍には水素炎トーチ17が配設され
、半田ワイヤ15の先端を水素炎で加熱溶融することに
よって、半田ボール18を形成するようになっている。
、半田ワイヤ15の先端を水素炎で加熱溶融することに
よって、半田ボール18を形成するようになっている。
クランプ12の上方にはTVカメラ19が設置され、制
御部20からの信号によって作動されるボンディングア
ーム11の作動状態が外部のモニタTV21で監視でき
るようになっている。
御部20からの信号によって作動されるボンディングア
ーム11の作動状態が外部のモニタTV21で監視でき
るようになっている。
そこで、ローダ7から搬出したウェハ1をホルダ22の
上に位置決めすると、制御部20からの信号によってボ
ンディングアーム11の作動が開始され、キャピラリ1
4の下端で形成された半田ボール18がAA電極パッド
4の上にボンディングされる(第1図(b))。
上に位置決めすると、制御部20からの信号によってボ
ンディングアーム11の作動が開始され、キャピラリ1
4の下端で形成された半田ボール18がAA電極パッド
4の上にボンディングされる(第1図(b))。
次に、ウェハ1の表面にフラックスを被着した後、これ
をボンディングヘッド9に隣接して設置されたりフロー
炉23に搬入し、非酸化性雰囲気または還元性雰囲気で
ウェットバックを行うと、半田ボール18が溶融してA
I!電極パッド4の上に半球状の半田バンブ24が形成
される(第1図(C))。
をボンディングヘッド9に隣接して設置されたりフロー
炉23に搬入し、非酸化性雰囲気または還元性雰囲気で
ウェットバックを行うと、半田ボール18が溶融してA
I!電極パッド4の上に半球状の半田バンブ24が形成
される(第1図(C))。
半田バンブ24が形成されたウェハlは、アンローダ2
5に一枚ずつ収容され、さらに、次工程に搬送される。
5に一枚ずつ収容され、さらに、次工程に搬送される。
このように、本実施例によれば、下記の効果を得ること
ができる。
ができる。
(工〕、水素炎トーチ17を備えた超音波ワイヤボンダ
6を用いてAl電極バッド4の上に半田ボール18をボ
ンディングした後、この半田ボール18をリフロー炉2
3でウェットバックして半田バンブ24を形成するので
、所望する体積の半田バンブ24を短時間で形成するこ
とができ、スループットが大幅に向上する。
6を用いてAl電極バッド4の上に半田ボール18をボ
ンディングした後、この半田ボール18をリフロー炉2
3でウェットバックして半田バンブ24を形成するので
、所望する体積の半田バンブ24を短時間で形成するこ
とができ、スループットが大幅に向上する。
〔2)、高価な半田蒸着装置を必要としないので、半田
バンブ24の製造コストを低減することができる。
バンブ24の製造コストを低減することができる。
(3)、水素炎トーチ17を備えたワイヤボンダ6を用
いてAl電極バッド4の上に半田ボール18をボンディ
ングするので、A1電極パッド4のピッチが微細なウェ
ハにも適用することができる。
いてAl電極バッド4の上に半田ボール18をボンディ
ングするので、A1電極パッド4のピッチが微細なウェ
ハにも適用することができる。
(4)、半田ボール18を形成するに際し、放電トーチ
を備えたワイヤボンダを用いた場合には、蒸発した鉛(
Pb)やスズ(Sn)がトーチの電極に付着、堆積して
電極間にスパークが発生しなくなる虞れがあるが、水素
炎トーチ17を用いることによって上記のような不具合
が解消され、半田ボール18を連続的に形成することが
できる。
を備えたワイヤボンダを用いた場合には、蒸発した鉛(
Pb)やスズ(Sn)がトーチの電極に付着、堆積して
電極間にスパークが発生しなくなる虞れがあるが、水素
炎トーチ17を用いることによって上記のような不具合
が解消され、半田ボール18を連続的に形成することが
できる。
(5)、上記(1)〜(4)により、高密度実装用フリ
ップチップを安価に提供することができる。
ップチップを安価に提供することができる。
(6)、ブロービング・テストによってウェハ1の電気
特性を検査した後、Al電極バッド4の上に半田ボール
18をボンディングするので、不良のないウェハ1にの
み半田バンブ24を形成することができ、歩留りが向上
する。
特性を検査した後、Al電極バッド4の上に半田ボール
18をボンディングするので、不良のないウェハ1にの
み半田バンブ24を形成することができ、歩留りが向上
する。
(7)、ワイヤボンダ6の一部にリフロー炉23を設置
した装置を使用するので、半田ボール18のボンディン
グとウェットバックとを同一の装置内で連続的に行うこ
とができ、半田バンブ24を形成する工程のスルーブツ
トが一層向上する。
した装置を使用するので、半田ボール18のボンディン
グとウェットバックとを同一の装置内で連続的に行うこ
とができ、半田バンブ24を形成する工程のスルーブツ
トが一層向上する。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本願にふいて開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、水素炎トーチを備えたワイヤボンダを用いて
ウェハの電極パッド上に所定量の半田ボー −ルをボン
ディングした後、上記半田ボールをリフロー炉内でウェ
ットバックすることによって、高密度実装用フリップチ
ップを安価に製造することができる。
ウェハの電極パッド上に所定量の半田ボー −ルをボン
ディングした後、上記半田ボールをリフロー炉内でウェ
ットバックすることによって、高密度実装用フリップチ
ップを安価に製造することができる。
また、ワイヤボンダの一部にリフロー炉を設置した装置
を使用することにより、半田バンブ形成工程のスルーブ
ツトを一層向上させることができる。
を使用することにより、半田バンブ形成工程のスルーブ
ツトを一層向上させることができる。
第1図(a)〜(C)は本発明の一実施例である半導体
装置の製造方法を工程順に示す半導体ウェハの要部断面
図、 第2図は本実施例で使用するワイヤボンダの略正面図で
ある。 1・・・半導体ウェハ、2・・ガラス保護膜、3・・・
酸化膜、4・・・A!電極パッド、5・・・半田下地膜
、6・・・ワイヤボンダ、7・・・ローダ、8・・・X
Yテーブル、9・・・ボンディングヘッド、10・・・
上下動ブロック、11・・・ボンディングアーム、12
・・・クランプ、13・・・超音波振動子、14・・・
キャピラリ、15・・・半田ワイヤ、16・・・スプル
ー、17・・・水素炎トーチ、18・・・半田ボール、
19・・・TV左カメラ20・・・制御部、21・・・
モニタTV、22・・・ホルタ、23・・・リフロー炉
、24・・・半田バンブ、25・・・アンローダ。 第2図
装置の製造方法を工程順に示す半導体ウェハの要部断面
図、 第2図は本実施例で使用するワイヤボンダの略正面図で
ある。 1・・・半導体ウェハ、2・・ガラス保護膜、3・・・
酸化膜、4・・・A!電極パッド、5・・・半田下地膜
、6・・・ワイヤボンダ、7・・・ローダ、8・・・X
Yテーブル、9・・・ボンディングヘッド、10・・・
上下動ブロック、11・・・ボンディングアーム、12
・・・クランプ、13・・・超音波振動子、14・・・
キャピラリ、15・・・半田ワイヤ、16・・・スプル
ー、17・・・水素炎トーチ、18・・・半田ボール、
19・・・TV左カメラ20・・・制御部、21・・・
モニタTV、22・・・ホルタ、23・・・リフロー炉
、24・・・半田バンブ、25・・・アンローダ。 第2図
Claims (1)
- 【特許請求の範囲】 1、半導体ウェハの電極パッド上に半田バンプを形成す
るに際し、水素炎トーチを備えた超音波ワイヤボンダを
用いて前記電極パッド上に所定量の半田ボールをボンデ
ィングした後、前記半田ワイヤをリフロー炉内でウェッ
トバックすることを特徴とする半導体装置の製造方法。 2、水素炎トーチを備えたワイヤボンダの一部にリフロ
ー炉を設けたことを特徴とする半導体装置の製造装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042073A JPH01217935A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法および装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63042073A JPH01217935A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法および装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01217935A true JPH01217935A (ja) | 1989-08-31 |
Family
ID=12625890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63042073A Pending JPH01217935A (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法および装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01217935A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
EP0697721A3 (en) * | 1994-08-10 | 1996-07-10 | Ibm | Selective addition of a weld bowl to a matrix of said weld bowls |
JPH0974098A (ja) * | 1995-09-04 | 1997-03-18 | Anam Ind Co Inc | 半導体チップのボンディング方法 |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
JP2005026715A (ja) * | 1996-08-27 | 2005-01-27 | Nippon Steel Corp | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
US7288472B2 (en) * | 2004-12-21 | 2007-10-30 | Intel Corporation | Method and system for performing die attach using a flame |
JP2008108798A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1988
- 1988-02-26 JP JP63042073A patent/JPH01217935A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5478007A (en) * | 1993-04-14 | 1995-12-26 | Amkor Electronics, Inc. | Method for interconnection of integrated circuit chip and substrate |
US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
EP0697721A3 (en) * | 1994-08-10 | 1996-07-10 | Ibm | Selective addition of a weld bowl to a matrix of said weld bowls |
JPH0974098A (ja) * | 1995-09-04 | 1997-03-18 | Anam Ind Co Inc | 半導体チップのボンディング方法 |
JP2005026715A (ja) * | 1996-08-27 | 2005-01-27 | Nippon Steel Corp | 低融点金属のバンプを備えた半導体装置及びフリップチップボンディング方法 |
US5795818A (en) * | 1996-12-06 | 1998-08-18 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection and method |
US6163463A (en) * | 1996-12-06 | 2000-12-19 | Amkor Technology, Inc. | Integrated circuit chip to substrate interconnection |
US7288472B2 (en) * | 2004-12-21 | 2007-10-30 | Intel Corporation | Method and system for performing die attach using a flame |
JP2008108798A (ja) * | 2006-10-24 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0147576B1 (en) | Process for forming elongated solder connections between a semiconductor device and a supporting substrate | |
US7449406B2 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
KR840000477B1 (ko) | 회로 패키지들의 제조방법 | |
WO1997018584A1 (fr) | Procede de formation de bosse de contact sur un dispositif a semi-conducteurs | |
EP0494463B1 (en) | Connection method and connection device for electrical connection of small portions | |
US6179200B1 (en) | Method for forming solder bumps of improved height and devices formed | |
JPH01217935A (ja) | 半導体装置の製造方法および装置 | |
US6500693B2 (en) | Electrode forming method and bump electrode formable base used therefor | |
JP3540901B2 (ja) | 電極へのフラックス転写方法及びバンプの製造方法 | |
JPH08288291A (ja) | 半導体装置 | |
JPH01217936A (ja) | 半導体装置の製造方法および装置 | |
JPH04263434A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
GB2364172A (en) | Flip Chip Bonding Arrangement | |
JPH07176535A (ja) | 半導体装置の製造方法 | |
JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
JPS62257750A (ja) | バンプ電極の形成方法 | |
JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
JPH03241756A (ja) | 半導体集積回路の実装装置および実装方法 | |
JPH03225923A (ja) | バンプの形成方法 | |
JPH0793310B2 (ja) | 電極付半導体チップ及びその実装方法 | |
JPH0455531B2 (ja) | ||
JPH06295938A (ja) | 半導体装置の実装方法 | |
JPH06268201A (ja) | Ccbバンプの形成方法 | |
JPS63168036A (ja) | 半導体材料の接続方法 | |
JPS62252143A (ja) | 混成集積回路装置の製造方法 |