JPH0121700B2 - - Google Patents
Info
- Publication number
- JPH0121700B2 JPH0121700B2 JP17478182A JP17478182A JPH0121700B2 JP H0121700 B2 JPH0121700 B2 JP H0121700B2 JP 17478182 A JP17478182 A JP 17478182A JP 17478182 A JP17478182 A JP 17478182A JP H0121700 B2 JPH0121700 B2 JP H0121700B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- control circuit
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000003079 width control Methods 0.000 claims description 32
- 238000010586 diagram Methods 0.000 description 6
- 102100031437 Cell cycle checkpoint protein RAD1 Human genes 0.000 description 3
- 102100033934 DNA repair protein RAD51 homolog 2 Human genes 0.000 description 3
- 101001130384 Homo sapiens Cell cycle checkpoint protein RAD1 Proteins 0.000 description 3
- 101001132307 Homo sapiens DNA repair protein RAD51 homolog 2 Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、出力電圧を広範囲にわたつて可変で
きる出力電圧可変型スイツチング電源に関するも
のである。
きる出力電圧可変型スイツチング電源に関するも
のである。
直流安定化電源装置としてのスイツチング電源
は、一般に出力電圧と基準電圧とを比較し、この
誤差電圧に応じた幅のパルスをパルス幅制御回路
により生成し、このパルスによりスイツチング・
トランジスタをオン、オフ制御することにより、
出力電圧を安定化するものである。
は、一般に出力電圧と基準電圧とを比較し、この
誤差電圧に応じた幅のパルスをパルス幅制御回路
により生成し、このパルスによりスイツチング・
トランジスタをオン、オフ制御することにより、
出力電圧を安定化するものである。
このようなスイツチング電源において、出力電
圧を広範囲に可変制御しようとすると、低い出力
電圧に設定した場合には、パルス幅制御回路は極
めてオン幅の狭いパルスを生成してスイツチン
グ・トランジスタをオン、オフ制御することにな
り、逆に出力電圧を高く設定した場合には、その
スイツチング回路方式等により定まる最大許容オ
ン幅付近の広いオン幅のパルスによりスイツチン
グ・トランジスタを制御しなければならない。
圧を広範囲に可変制御しようとすると、低い出力
電圧に設定した場合には、パルス幅制御回路は極
めてオン幅の狭いパルスを生成してスイツチン
グ・トランジスタをオン、オフ制御することにな
り、逆に出力電圧を高く設定した場合には、その
スイツチング回路方式等により定まる最大許容オ
ン幅付近の広いオン幅のパルスによりスイツチン
グ・トランジスタを制御しなければならない。
低い出力電圧設定の場合、制御パルスのオン幅
をスイツチング・トランジスタの蓄積時間よりも
狭くすると、トランジスタには蓄積時間のみに電
流が流れ制御が非常に困難となるため、出力電圧
の下限値は、トランジスタの蓄積時間によつて規
定されることになる。
をスイツチング・トランジスタの蓄積時間よりも
狭くすると、トランジスタには蓄積時間のみに電
流が流れ制御が非常に困難となるため、出力電圧
の下限値は、トランジスタの蓄積時間によつて規
定されることになる。
また、制御パルスのオン幅の最小値と最大値は
限定されるために、出力電圧の可変幅が広範囲に
なるに従つて出力の負荷変動、入力変動に対する
出力電圧の安定精度は粗雑になり、低い出力電圧
に設定するに従つて出力精度（変動率）は悪いも
のとなる。
限定されるために、出力電圧の可変幅が広範囲に
なるに従つて出力の負荷変動、入力変動に対する
出力電圧の安定精度は粗雑になり、低い出力電圧
に設定するに従つて出力精度（変動率）は悪いも
のとなる。
本発明は上記の欠点に鑑みてなされたものであ
り、出力電圧の広範囲の可変に対応でき、しかも
出力電圧の安定精度の良い出力電圧可変型スイツ
チング電源の提供を目的とするものである。
り、出力電圧の広範囲の可変に対応でき、しかも
出力電圧の安定精度の良い出力電圧可変型スイツ
チング電源の提供を目的とするものである。
この目的は、パルス幅制御によりスイツチング
素子をオン、オフ制御して直流安定化出力電圧を
得るスイツチング電源において、出力電圧と可変
基準電圧の設定電圧値との誤差電圧に応じてパル
ス幅を制御する第１のパルス幅制御回路と、該第
１のパルス幅制御回路の周波数よりも低い一定周
波数で前記可変基準電圧の可変電圧値に比例した
パルス幅に制御する第２のパルス幅制御回路と、
該第２のパルス幅制御回路の出力パルスと前記第
１のパルス幅制御回路の出力パルスとを論理演算
する論理回路とを具備し、該論理回路の出力パル
スによりスイツチング素子をオン、オフ制御する
ことを特徴とする出力電圧可変型スイツチング電
源によつて達成される。
素子をオン、オフ制御して直流安定化出力電圧を
得るスイツチング電源において、出力電圧と可変
基準電圧の設定電圧値との誤差電圧に応じてパル
ス幅を制御する第１のパルス幅制御回路と、該第
１のパルス幅制御回路の周波数よりも低い一定周
波数で前記可変基準電圧の可変電圧値に比例した
パルス幅に制御する第２のパルス幅制御回路と、
該第２のパルス幅制御回路の出力パルスと前記第
１のパルス幅制御回路の出力パルスとを論理演算
する論理回路とを具備し、該論理回路の出力パル
スによりスイツチング素子をオン、オフ制御する
ことを特徴とする出力電圧可変型スイツチング電
源によつて達成される。
以下、本発明を実施例に基づいて説明する。
第１図は本発明の実施例の回路図であり、図中
Vinは交流入力電源、REC１，REC２は整流回
路、Ｔは主トランス、Trはスイツチング・トラ
ンジスタ、Ｌはインダクタンス、Ｃはコンデン
サ、Voutは直流出力電圧、OP１，OP２は演算
増幅器、Ｅは可変基準電圧、Ｒ１，Ｒ２は抵抗、
PWM１は第１パルス幅制御回路、PWM２は第
２のパルス幅制御回路、ANDは論理回路をそれ
ぞれ示す。
Vinは交流入力電源、REC１，REC２は整流回
路、Ｔは主トランス、Trはスイツチング・トラ
ンジスタ、Ｌはインダクタンス、Ｃはコンデン
サ、Voutは直流出力電圧、OP１，OP２は演算
増幅器、Ｅは可変基準電圧、Ｒ１，Ｒ２は抵抗、
PWM１は第１パルス幅制御回路、PWM２は第
２のパルス幅制御回路、ANDは論理回路をそれ
ぞれ示す。
第２図は実施例の動作説明図としての制御パル
スの波形図である。
スの波形図である。
第１図において、第１のパルス幅制御回路
PWM１は、従来のものと同様に、出力の負荷変
動および入力電圧の変動に対して出力電圧の安定
化を計るための制御パルスを発生するものであ
る。
PWM１は、従来のものと同様に、出力の負荷変
動および入力電圧の変動に対して出力電圧の安定
化を計るための制御パルスを発生するものであ
る。
すなわち交流入力電源Vinを直流変換する整流
回路REC１と、スイツチング・トランジスタTr
と、主トランスＴとから構成されたスイツチング
回路のスイツチング動作により主トランスＴの２
次側捲線に誘起された矩形波交流電圧は、整流回
路REC２により整流され、インダクタンスＬと
コンデンサＣにより平滑されて直流出力電圧
Voutとして出力される。
回路REC１と、スイツチング・トランジスタTr
と、主トランスＴとから構成されたスイツチング
回路のスイツチング動作により主トランスＴの２
次側捲線に誘起された矩形波交流電圧は、整流回
路REC２により整流され、インダクタンスＬと
コンデンサＣにより平滑されて直流出力電圧
Voutとして出力される。
この直流出力電圧Voutは抵抗Ｒ１，Ｒ２によ
り分圧検出され、演算増幅器OP１において可変
基準電圧Ｅと比較され、誤差増幅されて第１のパ
ルス幅制御回路PWM１へ入力される。
り分圧検出され、演算増幅器OP１において可変
基準電圧Ｅと比較され、誤差増幅されて第１のパ
ルス幅制御回路PWM１へ入力される。
第１のパルス幅制御回路PWM１は、この誤差
増幅信号に応じたオン幅に制御した一定周波数の
パルスを生成し、スイツチング・トランジスタ
Trをオン、オフ制御する駆動パルスとして、第
２図Ａのような矩形波パルスを送出する。
増幅信号に応じたオン幅に制御した一定周波数の
パルスを生成し、スイツチング・トランジスタ
Trをオン、オフ制御する駆動パルスとして、第
２図Ａのような矩形波パルスを送出する。
一方、第２のパルス幅制御回路PWM２は、出
力電圧の可変設定値に応じた制御パルスを送出す
るものであり、可変基準電圧Ｅの設定値は、制御
回路系の安定化のために必要最小限の利得とした
演算増幅器OP２を介して第２のパルス幅制御回
路PWM２へ入力される。
力電圧の可変設定値に応じた制御パルスを送出す
るものであり、可変基準電圧Ｅの設定値は、制御
回路系の安定化のために必要最小限の利得とした
演算増幅器OP２を介して第２のパルス幅制御回
路PWM２へ入力される。
第２のパルス幅制御回路PWM２においては、
第１のパルス幅制御回路PWM１の周波数よりも
低い周波数であり、出力電圧の可変幅に応じた任
意の一定周波数（可変幅が広くなるに従つて周波
数を低く設定すると制御精度が向上する）であつ
て、可変基準電圧Ｅの設定値に比例したオン幅に
制御したパルスを生成し、出力する。
第１のパルス幅制御回路PWM１の周波数よりも
低い周波数であり、出力電圧の可変幅に応じた任
意の一定周波数（可変幅が広くなるに従つて周波
数を低く設定すると制御精度が向上する）であつ
て、可変基準電圧Ｅの設定値に比例したオン幅に
制御したパルスを生成し、出力する。
第２図のＢの波形は、可変基準電圧Ｅを低く設
定した場合の第２のパルス幅制御回路PWM２の
出力パルスであり、第２図のＣは可変基準電圧Ｅ
を高く設定した場合の出力パルス波形をそれぞれ
示すものであつて、図の如く、可変基準電圧Ｅ
（出力電圧）の設定が高くなるに従つてデユーテ
イ比が大きくなる。
定した場合の第２のパルス幅制御回路PWM２の
出力パルスであり、第２図のＣは可変基準電圧Ｅ
を高く設定した場合の出力パルス波形をそれぞれ
示すものであつて、図の如く、可変基準電圧Ｅ
（出力電圧）の設定が高くなるに従つてデユーテ
イ比が大きくなる。
次に第１のパルス幅制御回路PWM１および第
２のパルス幅制御回路PWM２の出力パルスは、
論理回路ANDにおいて論理積演算され、この出
力パルスによりスイツチング・トランジスタTr
が駆動制御される。
２のパルス幅制御回路PWM２の出力パルスは、
論理回路ANDにおいて論理積演算され、この出
力パルスによりスイツチング・トランジスタTr
が駆動制御される。
可変基準電圧Ｅを低く設定した場合は、第２図
Ｂと第２図Ａの矩形波パルスの論理積として、第
２図Ｄのパルスが論理回路ANDの出力として得
られる。
Ｂと第２図Ａの矩形波パルスの論理積として、第
２図Ｄのパルスが論理回路ANDの出力として得
られる。
この制御パルスは、第２のパルス幅制御回路
PWM２によつて決定される周波数の周期中にお
いて、オン・パルスの数が少なく、オフ期間の長
いパルスであり、これによりスイツチング・トラ
ンジスタTrが駆動されるので、トランスＴの２
次側捲線には従来よりも少ない電力エネルギーが
供給されることにより、従来より低い出力電圧を
得ることができる。
PWM２によつて決定される周波数の周期中にお
いて、オン・パルスの数が少なく、オフ期間の長
いパルスであり、これによりスイツチング・トラ
ンジスタTrが駆動されるので、トランスＴの２
次側捲線には従来よりも少ない電力エネルギーが
供給されることにより、従来より低い出力電圧を
得ることができる。
またこの時のパルスのオン幅は、低く設定され
た可変基準電圧Ｅに対し、十分低い出力電圧を検
出しているので、従来のように極めて細い幅とは
ならず、出力の負荷変動、入力変動に対しても十
分にオン幅制御することができるものである。
た可変基準電圧Ｅに対し、十分低い出力電圧を検
出しているので、従来のように極めて細い幅とは
ならず、出力の負荷変動、入力変動に対しても十
分にオン幅制御することができるものである。
出力電圧としての可変基準電圧Ｅを高く設定し
た場合は、第２図Ｃと第２図Ａの矩形波パルスの
論理積として、第２図Ｅのパルスが論理回路
ANDの出力として得られ、この制御パルスは第
２のパルス幅制御回路PWM２による１周期中の
オン幅のパルス数が多いので、高い出力電圧を得
ることができ、低い設定の場合と同様に変動に対
するオン幅制御も十分行なえ、精度の高い安定化
制御が可能である。
た場合は、第２図Ｃと第２図Ａの矩形波パルスの
論理積として、第２図Ｅのパルスが論理回路
ANDの出力として得られ、この制御パルスは第
２のパルス幅制御回路PWM２による１周期中の
オン幅のパルス数が多いので、高い出力電圧を得
ることができ、低い設定の場合と同様に変動に対
するオン幅制御も十分行なえ、精度の高い安定化
制御が可能である。
このように本発明回路は、出力電圧の設定が高
くなるに従つて第２のパルス幅制御回路PWM２
による１周期中のパルス数を増加するように制御
し、また、第１のパルス幅制御回路PWM１は、
出力の負荷変動および入力変動に対応してパルス
のオン幅を制御するものである。
くなるに従つて第２のパルス幅制御回路PWM２
による１周期中のパルス数を増加するように制御
し、また、第１のパルス幅制御回路PWM１は、
出力の負荷変動および入力変動に対応してパルス
のオン幅を制御するものである。
以上の如く本発明によれば、従来のようにパル
スのオン幅を極めて狭くしなくても容易に低い出
力電圧の設定および制御ができ、また、出力電圧
の広範囲の可変に対応でき、しかも各設定電圧に
おける出力精度も十分に高い出力電圧可変型スイ
ツチング電源が実現でき、実用的に極めて有用な
ものである。
スのオン幅を極めて狭くしなくても容易に低い出
力電圧の設定および制御ができ、また、出力電圧
の広範囲の可変に対応でき、しかも各設定電圧に
おける出力精度も十分に高い出力電圧可変型スイ
ツチング電源が実現でき、実用的に極めて有用な
ものである。
第１図は本発明の実施例の回路図、第２図は本
発明の実施例の動作説明図としての制御パルスの
波形図である。 図中、REC１，REC２は整流回路、Ｔは主ト
ランス、Trはスイツチング・トランジスタ、OP
１，OP２は演算増幅器、Ｅは可変基準電圧、
PWM１は第１のパルス幅制御回路、PWM２は
第２のパルス幅制御回路、ANDは論理回路であ
る。
発明の実施例の動作説明図としての制御パルスの
波形図である。 図中、REC１，REC２は整流回路、Ｔは主ト
ランス、Trはスイツチング・トランジスタ、OP
１，OP２は演算増幅器、Ｅは可変基準電圧、
PWM１は第１のパルス幅制御回路、PWM２は
第２のパルス幅制御回路、ANDは論理回路であ
る。
Claims (1)
- １ パルス幅制御によりスイツチング素子をオ
ン、オフ制御して直流安定化出力電圧を得るスイ
ツチング電源において、出力電圧と可変基準電圧
の設定電圧値との誤差電圧に応じてパルス幅を制
御する第１のパルス幅制御回路と、該第１のパル
ス幅制御回路の周波数よりも低い一定周波数で前
記可変基準電圧の可変電圧値に比例したパルス幅
に制御する第２のパルス幅制御回路と、該第２の
パルス幅制御回路の出力パルスと前記第１のパル
ス幅制御回路の出力パルスとを論理演算する論理
回路とを具備し、該論理回路の出力パルスにより
スイツチング素子をオン、オフ制御することを特
徴とする出力電圧可変型スイツチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17478182A JPS5963978A (ja) | 1982-10-05 | 1982-10-05 | 出力電圧可変型スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17478182A JPS5963978A (ja) | 1982-10-05 | 1982-10-05 | 出力電圧可変型スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963978A JPS5963978A (ja) | 1984-04-11 |
| JPH0121700B2 true JPH0121700B2 (ja) | 1989-04-21 |
Family
ID=15984549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17478182A Granted JPS5963978A (ja) | 1982-10-05 | 1982-10-05 | 出力電圧可変型スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963978A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2594920B2 (ja) * | 1986-09-29 | 1997-03-26 | 株式会社日立製作所 | サーボモータのパワー駆動部動作制御指令方法 |
| JP4832998B2 (ja) * | 2006-08-31 | 2011-12-07 | 株式会社オリンピア | 遊技機 |
-
1982
- 1982-10-05 JP JP17478182A patent/JPS5963978A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963978A (ja) | 1984-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60218125A (ja) | パルス幅変調電源におけるフイードフオワード回路およびその構成方法 | |
| JPS60215222A (ja) | 直流電源回路 | |
| US6909268B2 (en) | Current-mode switching regulator | |
| AU614165B2 (en) | Cuk type direct/direct voltage converter and mains supply with direct conversion achieved with a converter such as this | |
| JPH03190557A (ja) | パルス幅変調器の最大デューティーサイクル制御装置 | |
| JPS61139299A (ja) | モ−タ駆動回路 | |
| US4210958A (en) | DC-DC Converter output stabilizing device | |
| US4460955A (en) | Stabilizing power supply apparatus | |
| JP2609330B2 (ja) | 電源装置 | |
| JPH0121700B2 (ja) | ||
| JPS6162358A (ja) | スイツチングレギユレータ | |
| JPH0132754B2 (ja) | ||
| JPS58105606A (ja) | 増幅器の電源供給回路 | |
| JP3227637B2 (ja) | 電源回路 | |
| JP2893865B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| JPH0640471Y2 (ja) | 電源装置 | |
| JP3132600B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JPH0119590Y2 (ja) | ||
| JP2593250Y2 (ja) | スイッチング電源 | |
| JPH0729743Y2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| SU1728947A2 (ru) | Стабилизированный однотактный преобразователь напр жени | |
| JPH0377286U (ja) | ||
| JPS5924627B2 (ja) | スイッチング電源 | |
| JPH05111251A (ja) | 安定化電源装置 |