JPH01216587A - Optically bistable semiconductor laser - Google Patents

Optically bistable semiconductor laser

Info

Publication number
JPH01216587A
JPH01216587A JP4071388A JP4071388A JPH01216587A JP H01216587 A JPH01216587 A JP H01216587A JP 4071388 A JP4071388 A JP 4071388A JP 4071388 A JP4071388 A JP 4071388A JP H01216587 A JPH01216587 A JP H01216587A
Authority
JP
Japan
Prior art keywords
layer
electrode
semiconductor laser
electrodes
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4071388A
Other languages
Japanese (ja)
Inventor
Tatsuyuki Sanada
真田 達行
Shigenobu Yamagoshi
茂伸 山腰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4071388A priority Critical patent/JPH01216587A/en
Publication of JPH01216587A publication Critical patent/JPH01216587A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00Optical logic elements; Optical bistable devices
    • G02F3/02Optical bistable devices
    • G02F3/026Optical bistable devices based on laser effects

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To control the value of a resistor between first and second electrodes of upside and to operate ON, OFF of a semiconductor laser by forming a window for exposing a first conductivity type clad layer between the first and second electrodes, forming a second conductivity type impurity diffused region on the exposed clad layer, and providing a third electrode connected to an impurity diffused region. CONSTITUTION:A window 32 to expose an N-type InP upper clad layer 24 by removal of part of an N-type InGaAsP contact layer 25 is formed between first and second electrodes 29 and 30. A P-type impurity diffused region 33 is formed on exposed the layer 24. A third electrode 34 extending on an SiO2 insulating layer 28 is formed on the region 33. A positive or negative potential with respect to a semiconductor substrate 21 as a reference potential is applied to the electrode 34, thereby applying a reverse bias to the P-N junction of the clad layer and the impurity diffused region. Thus, a depleted layer is extended into the layer 24. As a result, a resistance between the first and second electrodes 29 and 30 can be enhanced. Thus, the resistance between the electrodes can be controlled by a bias potential to the electrode 34.

Description

【発明の詳細な説明】 〔概 要〕 光双安定半導体レーザに関し、 従来の半導体レーザ構造の光双安定半導体レーザにおい
て上側の第1電極と第2電極との間の抵抗を高めること
、さらに、この電掻間抵抗の値を制御して光双安定半導
体レーザのON、 OFF状態の走査を可能にすること
を目的とし、 表面に第1電極および第2電極を備え、該第1電極と第
2電極との間に第1導電型のクラッド層を表出させる窓
が形成され、該表出したクラッド層に第2導電型の不純
物拡散fin域が形成され、該不純物拡散領域に接続し
た第3電極が設けられているように構成する。
[Detailed Description of the Invention] [Summary] Regarding an optical bistable semiconductor laser, the present invention relates to an optical bistable semiconductor laser having a conventional semiconductor laser structure, increasing the resistance between an upper first electrode and a second electrode, and further comprising: The purpose of this device is to control the value of this electric scraper resistance to enable scanning of the ON and OFF states of an optical bistable semiconductor laser. A window exposing a cladding layer of a first conductivity type is formed between the two electrodes, an impurity diffusion fin region of a second conductivity type is formed in the exposed cladding layer, and a window connected to the impurity diffusion region is formed. The structure is such that three electrodes are provided.

〔産業上の利用分野〕[Industrial application field]

本発明は、半導体レーザ、より詳しくは光双安定レーザ
に関する。
The present invention relates to semiconductor lasers, and more particularly to optical bistable lasers.

〔従来の技術〕[Conventional technology]

光双安定半導体レーザは将来の光交換、光情報処理(例
えば、光コンピュータ)などにおけるキーデバイスのひ
とつとして研究開発が進んでいる。
Optical bistable semiconductor lasers are being researched and developed as one of the key devices for future optical exchange, optical information processing (for example, optical computers), etc.

この光双安定半導体レーザは光機能素子として光スイツ
チ素子、高速光メモリ素子、光の増幅素子などの応用、
用途が考えられている。
This optical bistable semiconductor laser can be used as an optical functional device for applications such as optical switch devices, high-speed optical memory devices, and optical amplification devices.
Uses are being considered.

光双安定半導体レーザの基本的構造は、第6図に示すよ
うに、活性層51をクラッド層52.53ではさみ、下
側電極54および上側電極55が形成されて、利得領域
Aおよび可飽和吸収領域Bを有するものである。動作原
理は通常の半導体レーザと同様、利得領域での利得と吸
収領域でのロスがつり合った所でレーザ発振が起き、ロ
スが利得を上まわった所で発振が止まる。異なる点はこ
の光出力の立上り、立下りにヒステリシスが存在するこ
とである。第7図に光双安定半導体レーザの典型的な入
出力特性を示す。第8図は、第7図での印加電流!と光
出力し、との関係で表わした印加電流−光出力特性図で
あり、作動に際してはヒステリシスの中にバイアス電流
■、に設定しておく。
The basic structure of an optical bistable semiconductor laser is, as shown in FIG. It has an absorption region B. The operating principle is similar to that of a normal semiconductor laser: laser oscillation occurs when the gain in the gain region and loss in the absorption region are balanced, and oscillation stops when the loss exceeds the gain. The difference is that there is hysteresis in the rise and fall of this optical output. FIG. 7 shows typical input/output characteristics of an optical bistable semiconductor laser. Figure 8 shows the applied current in Figure 7! This is an applied current-light output characteristic diagram expressed by the relationship between .

(ON)状態Qになる。そして、1.−■。FF以上の
負方向の電流パルス(リセット電流パルス)を印加する
ことによってレーザ発振しない(OFF)状IIPにな
る。第9図は、第7図での先人力Lムと光出力し0との
関係で表わした光入力−光出力特性図であり、作動に際
してはヒステリシスの中に光バイアスL、に設定してお
く。そこにり。8−L。
(ON) State Q is entered. And 1. −■. By applying a current pulse (reset current pulse) in the negative direction of FF or more, the IIP becomes in a state where laser oscillation is not performed (OFF). Fig. 9 is an optical input-light output characteristic diagram expressed in terms of the relationship between the predecessor power L and the optical output of 0 in Fig. 7. During operation, the optical bias L is set in hysteresis. put. There. 8-L.

以上の大きさの光パルス(セット光パルス)を印加する
ことによってレーザ発信(ON)状態Qになる。そして
、光バイアスL、の大きさをり。FF以下にパルス的に
下げることによってレーザ発信しない(OFF)状態P
になる。将来の光交換、光情報処理においてはON状態
を得るのにセット光パルスを用い、OFF状態を得るの
にリセット電流パルス又は光パルスを用いる。
By applying a light pulse of the above magnitude (set light pulse), the laser oscillation (ON) state Q is achieved. Then, determine the size of the optical bias L. State P in which the laser is not emitted (OFF) by lowering the pulse below FF
become. In future optical exchange and optical information processing, a set optical pulse will be used to obtain an ON state, and a reset current pulse or optical pulse will be used to obtain an OFF state.

このような光双安定半導体レーザとして第10図に示す
ような埋込み型半導体レーザ構造のものが知られている
。この場合に、p−InP基板1上にp−1nP下側ク
ラツド層2、InGaAs P活性層3、n−[nP上
側クラッド層4、n−1nGaAs P :lンタクト
層5および半絶縁性1nP埋込み層6が形成されており
、基板lの下にp電極7が設けられ、かつ上側に第1n
電極8および第2n電極9が5i01絶縁層lOを介し
て設けられている。第1n電極8および第2n電極9を
通して流す電流11および■2を個々に制御するために
、第1n電極8と第2n電極9との間の電気抵抗を十分
に高くする必要がある。そのために、第4図に示すよう
にこれら電極8および9の間に凹所(窓)11が形成さ
れており、n−InGaAsPコンタクト層5が除去さ
れてn−InP上側クラりド層4が凹所内に表出してい
る。
As such an optical bistable semiconductor laser, a buried type semiconductor laser structure as shown in FIG. 10 is known. In this case, on a p-InP substrate 1 are formed a p-1nP lower cladding layer 2, an InGaAsP active layer 3, an n-[nP upper cladding layer 4, an n-1nGaAsP:l contact layer 5 and a semi-insulating 1nP buried layer. A layer 6 is formed, a p-electrode 7 is provided below the substrate l, and a first n-th electrode 7 is provided on the upper side.
An electrode 8 and a second n-electrode 9 are provided via a 5i01 insulating layer IO. In order to individually control the currents 11 and 2 flowing through the first n-electrode 8 and the second n-electrode 9, it is necessary to make the electrical resistance between the first n-electrode 8 and the second n-electrode 9 sufficiently high. For this purpose, a recess (window) 11 is formed between these electrodes 8 and 9 as shown in FIG. 4, and the n-InGaAsP contact layer 5 is removed and the n-InP upper cladding layer 4 is formed. It is exposed inside the recess.

この凹所に相当する部分が可飽和吸収領域12となって
いる。
The portion corresponding to this recess is the saturable absorption region 12.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

それでもn−1nP上側クラツド層4は比抵抗が低いた
めに、電極間抵抗を十分高くできず、そのために光双安
定特性が不安定となる。上述の従来例ではInP基板に
p型を用いたので、反対型のn−1nP基板を用いてp
−[nP上側クラッド層とすれば、多少電極間抵抗を上
げることができるが、十分ではない。
Even so, since the n-1nP upper cladding layer 4 has a low resistivity, the interelectrode resistance cannot be made sufficiently high, and the optical bistability becomes unstable. In the conventional example described above, a p-type InP substrate was used, so an n-1nP substrate of the opposite type was used to create a p-type InP substrate.
-[If the upper cladding layer is made of nP, the inter-electrode resistance can be increased somewhat, but it is not sufficient.

本発明の課題は、従来の半導体レーザ構造の光双安定半
導体レーザにおいて上側の第1電極と第2電極との間の
抵抗を高めることであり、さらに、この電極間抵抗の値
を制御して光双安定半導体レーザのON、OFF状態の
操作を可能にすることである。
An object of the present invention is to increase the resistance between the upper first electrode and the second electrode in an optical bistable semiconductor laser with a conventional semiconductor laser structure, and furthermore, to control the value of this interelectrode resistance. The object of the present invention is to enable operation of ON and OFF states of an optical bistable semiconductor laser.

〔課題を解決するための手段〕[Means to solve the problem]

上記の課題が、表面に第1電極および第2電極を備えた
光双安定半導体レーザにおいて、これら第1電極と第2
電極との間に第1導電型のクラッド層を表出させる窓が
形成され、該表出したクラッド層に第2導電型の不純物
拡散領域が形成され、該不純物拡散領域に接続する第3
電掻が設けられておることを特徴とする光双安定半導体
レーザによって達成される。
The above problem is solved in an optical bistable semiconductor laser having a first electrode and a second electrode on the surface.
A window is formed between the electrode and the cladding layer of the first conductivity type to expose it, a second conductivity type impurity diffusion region is formed in the exposed cladding layer, and a third conductivity type impurity diffusion region is connected to the impurity diffusion region.
This is achieved by an optical bistable semiconductor laser characterized by being provided with an electric scraper.

〔作 用〕[For production]

第3電極に半導体基板を基準電位としてプラス又はマイ
ナスの電位にかけてクラッド層と不純物拡散領域とのP
N接合に逆バイアスを印加し、これによってクラッド層
(n−1nP又はp−1nP層)内に空乏層を伸ばし、
結果として第1電極と第2電極との両電極間抵抗を高め
ることができる。このように第3電極へのバイアス電位
によって電極間抵抗の制御ができ、クラッド層を完全に
空乏化するときに電極間抵抗は最大となる。
Applying a positive or negative potential to the third electrode with the semiconductor substrate as a reference potential, the P between the cladding layer and the impurity diffusion region is
A reverse bias is applied to the N junction, thereby extending a depletion layer in the cladding layer (n-1nP or p-1nP layer),
As a result, the resistance between the first electrode and the second electrode can be increased. In this way, the inter-electrode resistance can be controlled by applying the bias potential to the third electrode, and the inter-electrode resistance becomes maximum when the cladding layer is completely depleted.

〔実施例〕〔Example〕

以下、添付図面を参照して本発明の実施態様例によって
本発明をより詳しく説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in more detail by way of embodiments with reference to the accompanying drawings.

第1図は本発明に係る光双安定半導体レーザの斜視図で
あり、第2図、第3図、第4A図、第4B図、第5A図
および第5B図は該レーザの製造工程を説明するための
図である。
FIG. 1 is a perspective view of an optical bistable semiconductor laser according to the present invention, and FIGS. 2, 3, 4A, 4B, 5A, and 5B illustrate the manufacturing process of the laser. This is a diagram for

本発明に係る光双安定半導体レーザは、第1図に示すよ
うに、従来と同じく埋込み型半導体レーザ構造を採用し
ており、p−In P基板21上にp−InP下側クラ
ッド層22、InGaAs P活性層23、n−1nP
上側クラッド層24、n−1nGaAsPコンタクト層
25および半絶縁1nP埋込み層26が形成されている
。このような半導体層構造は先に説明した従来の埋込み
型半導体レーザ構造の場合と同じである。基板21の下
にp電極27が設けられ、かつ埋込み層26の上にSi
ng絶縁層28が形成され、その上および表出している
埋込み層26とコンタクト層25との上に第1n電極2
9および第2n電極30が設けられている。第1電極2
9と第2電極30との間でn−1nGaAs Pコンタ
クト層25の一部を除去してn−InP上側クラッド層
24を表出させた窓(凹所)32が形成され、本発明に
よると、表出している上側クラッド層24にp型不純物
拡散領域33(第4A図、第4B図)が形成されている
。そして、この不純物拡散領域33上からSing絶縁
層28上へ伸びた第3電極(p電極)34が設けられて
いる。
The optical bistable semiconductor laser according to the present invention, as shown in FIG. InGaAs P active layer 23, n-1nP
An upper cladding layer 24, an n-1nGaAsP contact layer 25, and a semi-insulating 1nP buried layer 26 are formed. Such a semiconductor layer structure is the same as that of the conventional buried semiconductor laser structure described above. A p-electrode 27 is provided under the substrate 21, and a Si layer is provided on the buried layer 26.
An ng insulating layer 28 is formed, and a first n electrode 2 is formed on the ng insulating layer 28 and on the exposed buried layer 26 and contact layer 25.
9 and a second n-electrode 30 are provided. First electrode 2
According to the present invention, a window (recess) 32 is formed between the n-InP upper cladding layer 24 by removing a part of the n-1nGaAs P contact layer 25 and exposing the n-InP upper cladding layer 24. A p-type impurity diffusion region 33 (FIGS. 4A and 4B) is formed in the exposed upper cladding layer 24. A third electrode (p electrode) 34 is provided extending from above the impurity diffusion region 33 to above the Sing insulating layer 28.

第1図の光双安定半導体レーザが、例えば、次のように
して製造される。
The optical bistable semiconductor laser shown in FIG. 1 is manufactured, for example, as follows.

第2図に示すように、p−1nP基板21上に連続液相
エピタキシャル成長法によってp−1nP下側クラッド
層(不純物濃度: 5X10”cm−”、厚さ=1.5
us)22、InGaAs P活性層(アンドープ、0
.2//11)23、n−1nPクラッド層(I XI
O”[1m−″、  1.5 μm)24およびn−1
nGaAsPコンタクト層(IXIO”cm−”。
As shown in FIG. 2, a p-1nP lower cladding layer (impurity concentration: 5X10"cm-", thickness = 1.5
us) 22, InGaAs P active layer (undoped, 0
.. 2//11) 23, n-1nP cladding layer (I
O"[1m-", 1.5 μm)24 and n-1
nGaAsP contact layer (IXIO"cm-".

0.3μm)25を形成する。0.3 μm) 25 is formed.

次に、コンタクト層25の上全面に化学的気相成長法(
CVD法)によッテSiO!層(厚さ:0.3ps)を
形成し、リソグラフィ技術によってSi01層を選択エ
ツチングしてストライプ状のSi01層35(幅:4.
5μ園)とする(第3図)、このSi01層35をマス
クとして形成した半導体層25.24.23.22を選
択エツチングし、p−1nP下側クラッド層22を表出
させる。このエツチング時に、サイドエツチング(横方
向へのエツチング)も同時に進行するので、活性層23
の幅は約2μ−となり、ストライプ状となる。有機金属
(MO)CVD法によって半絶縁性1nP (Feドー
プ)を選択成長させて、エツチング除去した部分を埋め
るようにInP埋込み層26(第3図)を形成する。
Next, a chemical vapor deposition method (
CVD method) A layer (thickness: 0.3 ps) is formed, and the Si01 layer is selectively etched using lithography technology to form a striped Si01 layer 35 (width: 4.0 ps).
Using this Si01 layer 35 as a mask, the semiconductor layers 25, 24, 23, and 22 formed are selectively etched to expose the p-1nP lower cladding layer 22. During this etching, side etching (etching in the lateral direction) also progresses, so that the active layer 23
The width is about 2μ-, and it has a stripe shape. A semi-insulating 1nP (Fe-doped) layer is selectively grown by a metal organic (MO) CVD method to form an InP buried layer 26 (FIG. 3) to fill the etched portion.

ストライブ状Si01層35の不純物拡散領域に相当す
る部分をリソグラフィ法によって選択エツチング除去し
て開孔36(幅:約2μm 、長さ85μm、第3図)
を形成し、さらに、その下のn−1nGaAs Pコン
タクト層25を選択エツチング除去してn−1nP上側
クラッド層24を表出させる。したがって、コンタクト
層25にクラッド層を表出させる窓32が形成されてい
、る。
A portion of the striped Si01 layer 35 corresponding to the impurity diffusion region is selectively etched away by lithography to form an opening 36 (width: approximately 2 μm, length 85 μm, FIG. 3).
The n-1nP upper cladding layer 24 is exposed by selectively etching away the n-1nGaAsP contact layer 25 thereunder. Therefore, a window 32 is formed in the contact layer 25 to expose the cladding layer.

Si01層35を除去し、新たにSiO□層(厚さ一〇
、3μ−)38を全面に形成し、窓32内の上側クラッ
ド層24上の5ins層部分を選択的にエツチング除去
する(第4A図、第4B図)、なお、第4A図は第3図
中線IVA−IVAで示した方向での断面図であり、ま
た、第4B図は第3図中線IVB−[VBで示した方向
での断面図である。このSing膜38をマスクとして
、亜鉛(Zn)の熱拡散を行なって、上側クラッド層2
4の表出部分に不純物拡散領域(n領域)33(拡散深
さ:約1.0μm)を形成する(第4A図。
The SiO1 layer 35 is removed, a new SiO□ layer (thickness 10, 3μ-) is formed on the entire surface, and the 5ins layer portion on the upper cladding layer 24 within the window 32 is selectively etched away (step 3). 4A, 4B), FIG. 4A is a sectional view taken in the direction indicated by the line IVA-IVA in FIG. FIG. Using this Sing film 38 as a mask, zinc (Zn) is thermally diffused to form the upper cladding layer 2.
An impurity diffusion region (n region) 33 (diffusion depth: approximately 1.0 .mu.m) is formed in the exposed portion of 4 (FIG. 4A).

第48図)。Figure 48).

次に、拡散マスクの5iO1層38をエツチング除去し
た後に、再度別ののSi01層(厚さ=0.3μs+)
28を全面に形成し、リソグラフィ技術によって活性層
23の上方で幅が約7μ腸のストライプ状部分を選択エ
ツチング除去して、コンタクト層25および窓32内の
上側クラッド層24を表出させる(第5A図および第5
B図)、リフトオフ法を採用して、^u/Zn/Au又
はPt/Tiの第3電極34を、第1図、第5A図およ
び第5B図に示したように、不純物拡散領域33上から
Si島絶縁層28まで延在して窓32内で配線として絶
縁層28上のパッドとなるように形成する。
Next, after removing the 5iO1 layer 38 of the diffusion mask by etching, another Si01 layer (thickness = 0.3 μs+) is etched.
28 is formed on the entire surface, and a striped portion having a width of approximately 7 μm is selectively etched and removed above the active layer 23 using lithography technology to expose the contact layer 25 and the upper cladding layer 24 in the window 32 (see FIG. Figure 5A and 5th
B), by employing the lift-off method, the third electrode 34 of ^/Zn/Au or Pt/Ti is placed on the impurity diffusion region 33 as shown in FIGS. 1, 5A, and 5B. The wiring is formed within the window 32 by extending from to the Si island insulating layer 28 and serving as a pad on the insulating layer 28 .

p−1nP基板21を約100μ−厚さに薄くし、基板
全面にAu/Zn/Au又はPi/Tiのp電極27を
形成し、そして、^u/Zn/Auに対して430°C
,5分(pt/Tiに対して430°C930分)の熱
処理を行なう。
The p-1nP substrate 21 is thinned to about 100μ-thickness, a p-electrode 27 of Au/Zn/Au or Pi/Ti is formed on the entire surface of the substrate, and then heated at 430°C for ^u/Zn/Au.
, 5 minutes (430° C., 930 minutes for pt/Ti).

次に、リフトオフ法を採用して、半導体レーザの上面に
、第1図に示すように、コンタクト層25からSiO□
絶縁層2日まで延在するAu/AuGeの第1電極29
および第2電極30を形成し、380℃。
Next, by employing a lift-off method, SiO□
A first electrode 29 of Au/AuGe extending up to the second insulating layer
and forming the second electrode 30 at 380°C.

1分の熱処理を行なう。そして、所定寸法にへき関して
第1図に示す光双安定半導体レーザが得られる。
Heat treatment is performed for 1 minute. As a result, an optical bistable semiconductor laser shown in FIG. 1 with respect to predetermined dimensions is obtained.

本発明に係る光双安定半導体レーザにおいては、p−1
nP基板を基準電位として、第3電極にマイナス(負)
電位を印加することにより、不純物拡散領域直下のn−
1nP上側クラッド層を空乏化できて、第1電極と第2
電極との間の抵抗を従来よりも高くすることができる。
In the optical bistable semiconductor laser according to the present invention, p-1
Using the nP substrate as a reference potential, connect the third electrode with a minus (negative)
By applying a potential, the n-
The 1nP upper cladding layer can be depleted and the first and second electrodes can be depleted.
The resistance between the electrode and the electrode can be made higher than before.

さらに、本発明に係る光双安定半導体レーザでは第3電
極に印加する電圧(電位)を変えることによって電極間
抵抗を変える(制御する)ことができる。このことによ
って次のようにして光双安定半導体レーザのON、OF
F動作を実現することができる。まず、第1電極および
第2電極それぞれに適当なバイアス(負電圧)を印加し
、第3電極への印加電圧はOvとする。このときには、
電極間抵抗は大きくないので、可飽和吸収領域へも電流
(電極間電流)が流れて通常の光双安定半導体レーザは
ON状態となる。そして、第3電極にPN接合の逆バイ
アスを印加していくと、電極間抵抗が大きくなり、可飽
和吸収領域に流れる電流が減少し、結果として、可飽和
吸収領域での損失が増えて、系全体としてレーザ発振を
維持できなくなる。したがって、レーザ発振を止めてO
FF状態となるわけである。
Further, in the optical bistable semiconductor laser according to the present invention, the inter-electrode resistance can be changed (controlled) by changing the voltage (potential) applied to the third electrode. As a result, the optical bistable semiconductor laser can be turned on and off as follows.
F operation can be realized. First, an appropriate bias (negative voltage) is applied to each of the first electrode and the second electrode, and the voltage applied to the third electrode is Ov. At this time,
Since the inter-electrode resistance is not large, current (inter-electrode current) also flows into the saturable absorption region, and the normal optical bistable semiconductor laser is turned on. Then, as the reverse bias of the PN junction is applied to the third electrode, the interelectrode resistance increases, the current flowing to the saturable absorption region decreases, and as a result, the loss in the saturable absorption region increases, The system as a whole becomes unable to maintain laser oscillation. Therefore, the laser oscillation is stopped and O
This results in an FF state.

上述の実施態様例では、p−InP基板を用いているが
、この代わりにn−1nP基板を用いて半導体層それぞ
れおよび不純物拡散領域の電導型を逆にして、同様な光
双安定半導体レーザを製造することもできる。また、活
性層はInGaAs P単一層である形成としては、拡
散だけでな(イオン注入や選択成長記述を利用しても良
い。
In the embodiment described above, a p-InP substrate is used, but a similar optical bistable semiconductor laser can be produced by using an n-1nP substrate instead and reversing the conductivity types of each of the semiconductor layers and the impurity diffusion region. It can also be manufactured. Furthermore, the active layer is a single layer of InGaAsP, which can be formed not only by diffusion (ion implantation or selective growth may also be used).

〔発明の効果〕〔Effect of the invention〕

本発明によると、光双安定半導体レーザ上面の両電極間
の抵抗を、画電極の間に設けた第3電極に印加する電圧
を制御することによるInP上側クラッド層空乏化でも
って高くすることができて、光双安定半導体レーザの特
性がより安定する。また、この第3電極への印加電圧制
御でも光双安定動作が実現できる。
According to the present invention, it is possible to increase the resistance between both electrodes on the top surface of an optical bistable semiconductor laser by depleting the InP upper cladding layer by controlling the voltage applied to the third electrode provided between the picture electrodes. This makes the characteristics of the optical bistable semiconductor laser more stable. Furthermore, optical bistable operation can also be achieved by controlling the voltage applied to the third electrode.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係る光双安定半導体レーザの斜視図
であり、 第2図は、製造工程途中での光双安定半導体レーザの断
面図であり、 第3図は、製造工程途中での光双安定半導体し一ザの斜
視図であり、 第4A図、第4B図、第5A図および第5B図は製造工
程途中での光双安定半導体レーザの断面図であり、 第6図は、従来の基本的な光双安定半導体レーザの断面
図であり、 第7図は、光双安定半導体レーザの典型的な入出力特性
を示すグラフであり、 第8図は、印加電流−光出力特性を示すグラフであり、 第9図は光入力−光出力特性を示すグラフであり、およ
び 第10図は、従来の光双安定半導体レーザの斜視図であ
る。 21・・・InP基板、 23 ・−・InGaAs P活性層、24・・・In
P上側クラッド層、 26・・・InP埋込み層、 28・・・SiO□絶縁層、 29・・・第1電極、 30・・・第2電極、 32・・・窓、 33・・・不純物拡散頭重へ゛、 34・・・第3電極。
1 is a perspective view of an optically bistable semiconductor laser according to the present invention, FIG. 2 is a cross-sectional view of the optically bistable semiconductor laser in the middle of the manufacturing process, and FIG. 3 is a sectional view of the optically bistable semiconductor laser in the middle of the manufacturing process. FIG. 4A, FIG. 4B, FIG. 5A, and FIG. 5B are cross-sectional views of the optical bistable semiconductor laser in the middle of the manufacturing process, and FIG. 6 is a perspective view of the optical bistable semiconductor laser. , is a cross-sectional view of a conventional basic optical bistable semiconductor laser, FIG. 7 is a graph showing typical input/output characteristics of an optical bistable semiconductor laser, and FIG. 8 is a graph showing the relationship between applied current and optical output. FIG. 9 is a graph showing optical input-optical output characteristics, and FIG. 10 is a perspective view of a conventional optical bistable semiconductor laser. 21...InP substrate, 23...InGaAsP active layer, 24...In
P upper cladding layer, 26... InP buried layer, 28... SiO□ insulating layer, 29... first electrode, 30... second electrode, 32... window, 33... impurity diffusion Head weight, 34...Third electrode.

Claims (1)

【特許請求の範囲】[Claims] 1、表面に第1電極および第2電極を備え、前記第1電
極(29)と第2電極(30)との間に第1導電型のク
ラッド層(24)を表出させる窓(32)が形成され、
該表出したクラッド層に第2導電型の不純物拡散領域(
33)が形成され、該不純物拡散領域に接続する第3電
極(34)が設けられておることを特徴とする光双安定
半導体レーザ。
1. A window (32) having a first electrode and a second electrode on its surface and exposing a cladding layer (24) of a first conductivity type between the first electrode (29) and the second electrode (30). is formed,
A second conductivity type impurity diffusion region (
33) and a third electrode (34) connected to the impurity diffusion region.
JP4071388A 1988-02-25 1988-02-25 Optically bistable semiconductor laser Pending JPH01216587A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4071388A JPH01216587A (en) 1988-02-25 1988-02-25 Optically bistable semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4071388A JPH01216587A (en) 1988-02-25 1988-02-25 Optically bistable semiconductor laser

Publications (1)

Publication Number Publication Date
JPH01216587A true JPH01216587A (en) 1989-08-30

Family

ID=12588223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4071388A Pending JPH01216587A (en) 1988-02-25 1988-02-25 Optically bistable semiconductor laser

Country Status (1)

Country Link
JP (1) JPH01216587A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239385A (en) * 1990-02-16 1991-10-24 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser device
JPH04280493A (en) * 1991-03-07 1992-10-06 Sumitomo Electric Ind Ltd Semiconductor laser

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239385A (en) * 1990-02-16 1991-10-24 Nippon Telegr & Teleph Corp <Ntt> Semiconductor laser device
JPH04280493A (en) * 1991-03-07 1992-10-06 Sumitomo Electric Ind Ltd Semiconductor laser

Similar Documents

Publication Publication Date Title
US4445218A (en) Semiconductor laser with conductive current mask
JPH05315706A (en) Semiconductor laser
US5214663A (en) Semiconductor laser
JPH01216587A (en) Optically bistable semiconductor laser
US4768200A (en) Internal current confinement type semiconductor light emission device
JP3346975B2 (en) Optical semiconductor device and method of manufacturing the same
JPH0945999A (en) Semiconductor device and manufacture thereof
JPS63124484A (en) Semiconductor laser element
JPH05160506A (en) Semiconductor laser and its manufacture
JPH0936484A (en) Semiconductor laser and fabrication thereof
JP2735623B2 (en) Light modulation element
JPH05226774A (en) Semiconductor laser element and its production
JPH04305991A (en) Semiconductor laser element
JPH06112592A (en) Fabrication of semiconductor laser element
JPS63269594A (en) Surface emission type bistable semiconductor laser
JPH10209568A (en) Manufacture of semiconductor optical device
JPS61150293A (en) Bi-stable semiconductor laser
WO2021001918A1 (en) Optical modulator
JP2682937B2 (en) Method for manufacturing semiconductor device
JPH0828553B2 (en) Semiconductor laser
JPS62244167A (en) Optical, electronic semiconductor integrated circuit
JPH01103893A (en) Semiconductor laser device
JPS5967680A (en) Photo bi-stable element
JPH0422034B2 (en)
JPH02253683A (en) Algaas laser