JPH01209751A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH01209751A JPH01209751A JP3577088A JP3577088A JPH01209751A JP H01209751 A JPH01209751 A JP H01209751A JP 3577088 A JP3577088 A JP 3577088A JP 3577088 A JP3577088 A JP 3577088A JP H01209751 A JPH01209751 A JP H01209751A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- opening
- semiconductor chip
- lead frame
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 26
- 229920005989 resin Polymers 0.000 abstract description 11
- 239000011347 resin Substances 0.000 abstract description 11
- 238000007789 sealing Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052709 silver Inorganic materials 0.000 abstract description 4
- 239000004332 silver Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 230000001771 impaired effect Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 239000004840 adhesive resin Substances 0.000 description 4
- 229920006223 adhesive resin Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は表面実装型の半導体集積回路用として好適なリ
ードフレームに関するものである。
ードフレームに関するものである。
従来の技術
電子機器の小形、軽量化が進む中で、当然のことながら
、これに用いる電子部品にも小形化が強く要望されてい
る。この電子部品はプリント基板に装着されて用いられ
るが、最近は実装密度をより高めるだめに、プリント基
板の両面に半田により固着して使用するいわゆる表面実
装方式がとり入れられている。
、これに用いる電子部品にも小形化が強く要望されてい
る。この電子部品はプリント基板に装着されて用いられ
るが、最近は実装密度をより高めるだめに、プリント基
板の両面に半田により固着して使用するいわゆる表面実
装方式がとり入れられている。
ところで、この電子部品の中核をなす半導体集積回路は
樹脂封止形パッケージに封入されて用いられることが多
い。表面実装用パッケージの代表例として、Ｓ ＯＪ
（Ｓｍａｌｌ−Ｏｕｔｌｉｎｅ ”Ｊ” ＬｅａｄＰａ
ｃｋａｇｅ ）を示す第２図を用いて説明する。第２図
（ム）はこのパッケージに用いられるリードフレームの
平面図であり、リードフレーム１ば、厚さ０．２ｆｆ程
度の鉄ニツケル合金板あるいは銅板を打ち抜き加工した
ものである。このリードフレームの中央部に形成されて
いるダイパッド２の上に半導体チップを例えば銀ペース
トと呼ばれる接着用樹脂により固着した後、チップ上に
形成されているポンディングパッドと内部リード３を金
の細線により接続する。しかる後、チップが固着された
ダイパッド２と内部リード３を樹脂６で封止し、さらに
、外部リード４を連結して補強するタイバー５や吊りリ
ード８を切断して除去す−る。次いで封止樹脂から外部
へ導出されている外部リード４を内側へ向けて“Ｊ １
１字形に成形することによって第２図（Ｂ）で示す８０
Ｊ７が完成する。
樹脂封止形パッケージに封入されて用いられることが多
い。表面実装用パッケージの代表例として、Ｓ ＯＪ
（Ｓｍａｌｌ−Ｏｕｔｌｉｎｅ ”Ｊ” ＬｅａｄＰａ
ｃｋａｇｅ ）を示す第２図を用いて説明する。第２図
（ム）はこのパッケージに用いられるリードフレームの
平面図であり、リードフレーム１ば、厚さ０．２ｆｆ程
度の鉄ニツケル合金板あるいは銅板を打ち抜き加工した
ものである。このリードフレームの中央部に形成されて
いるダイパッド２の上に半導体チップを例えば銀ペース
トと呼ばれる接着用樹脂により固着した後、チップ上に
形成されているポンディングパッドと内部リード３を金
の細線により接続する。しかる後、チップが固着された
ダイパッド２と内部リード３を樹脂６で封止し、さらに
、外部リード４を連結して補強するタイバー５や吊りリ
ード８を切断して除去す−る。次いで封止樹脂から外部
へ導出されている外部リード４を内側へ向けて“Ｊ １
１字形に成形することによって第２図（Ｂ）で示す８０
Ｊ７が完成する。
発明が解決しようとする課題
近年、超ＬＳＩとも呼ばれる大規模な集積回路が製造さ
れており、一つの半導体チップの大きさが、１００ｗｉ
Ｉにも及ぶものがあるのも希ではない。
れており、一つの半導体チップの大きさが、１００ｗｉ
Ｉにも及ぶものがあるのも希ではない。
しかも、これらの大きな半導体チップを、機器の小形化
のために従来と同じ大きさの樹脂封止形パッケージに収
めたいという要求があシ・大きな半導体チップを従来と
同程度の大きさの樹脂封止形パッケージ内に封止したも
のが出現している。ところで、表面実装では、半導体集
積回路をプリント基板上に仮止めして、半田槽中を通す
デイツプ方式や、赤外線で加熱し半田付けを行うリフロ
ー方式が用いられる。ところがこれらの工程では、温度
が約２４０’Ｃにもなるため、半導体集積回路の封止樹
脂にクラックが発生し、品質上の重大な問題をひきおこ
すことがある。この原因として樹脂の熱膨張係数と封止
された半導体チップやダイパッドの熱膨張係数の差にも
とづく、熱応力が挙げられる。
のために従来と同じ大きさの樹脂封止形パッケージに収
めたいという要求があシ・大きな半導体チップを従来と
同程度の大きさの樹脂封止形パッケージ内に封止したも
のが出現している。ところで、表面実装では、半導体集
積回路をプリント基板上に仮止めして、半田槽中を通す
デイツプ方式や、赤外線で加熱し半田付けを行うリフロ
ー方式が用いられる。ところがこれらの工程では、温度
が約２４０’Ｃにもなるため、半導体集積回路の封止樹
脂にクラックが発生し、品質上の重大な問題をひきおこ
すことがある。この原因として樹脂の熱膨張係数と封止
された半導体チップやダイパッドの熱膨張係数の差にも
とづく、熱応力が挙げられる。
特に大面積の半導体チップを封止すると、これを載せる
ダイパッドも大きくなシ、樹脂に加わる応力が増加する
とともに、ダイパッドや半導体チップを覆う樹脂の量が
少くなり、熱による応力に抗し切れない状態が発生しゃ
すくなシ、クラックの発生が顕著になる。
ダイパッドも大きくなシ、樹脂に加わる応力が増加する
とともに、ダイパッドや半導体チップを覆う樹脂の量が
少くなり、熱による応力に抗し切れない状態が発生しゃ
すくなシ、クラックの発生が顕著になる。
課題を解決するための手段
この課題を解決するために、本発明のリードフレームで
は半導体チップを固着するダイパッドの中央部に、ダイ
パッドに対して対称性の高い開口部を設けた構造を採用
している。
は半導体チップを固着するダイパッドの中央部に、ダイ
パッドに対して対称性の高い開口部を設けた構造を採用
している。
作用
この構造によれば、ダイパッドの面積が減少するため、
応力が軽減され、また、封止用樹脂の使用量が多くなる
ため、熱応力に対する抗力が増大する。
応力が軽減され、また、封止用樹脂の使用量が多くなる
ため、熱応力に対する抗力が増大する。
さらに、グイパッド部に形成した対称性の高い開口部に
は応力の不均一性を防止するとともに、応力の局部的な
集中を緩和する作用がある。
は応力の不均一性を防止するとともに、応力の局部的な
集中を緩和する作用がある。
実施例
以下に図面を参照して本発明の詳細な説明する。
本発明のリードフレームの基本構造は、第２図（ム）で
示したリードフレームと同じであり、半導体チップを固
着するためのグイパッド部の構造が従来のものとは相違
している。
示したリードフレームと同じであり、半導体チップを固
着するためのグイパッド部の構造が従来のものとは相違
している。
第１図（Ａ）は、従来のリードフレームとは相違する部
分、すなわち、グイパッド部のみを拡大して示した平面
図であり、図示するように、ダイパッド２の中央部分に
開口９が形成されている。ところで、この開口９の大き
さは特に限定されるものではないが、動作時に半導体チ
ップそのものから発生する熱の放散効果が損われること
のない範囲で大きく設定することが好ましい。さらに、
開口９の形状を、ダイパッド２の辺を部分する中心線に
対して対称な形状とすることが大切である。この配慮を
払うととによって、開口を形成したことによる応力の不
均一性が排除され、また、応力の局部的な集中が緩和さ
れる。
分、すなわち、グイパッド部のみを拡大して示した平面
図であり、図示するように、ダイパッド２の中央部分に
開口９が形成されている。ところで、この開口９の大き
さは特に限定されるものではないが、動作時に半導体チ
ップそのものから発生する熱の放散効果が損われること
のない範囲で大きく設定することが好ましい。さらに、
開口９の形状を、ダイパッド２の辺を部分する中心線に
対して対称な形状とすることが大切である。この配慮を
払うととによって、開口を形成したことによる応力の不
均一性が排除され、また、応力の局部的な集中が緩和さ
れる。
第１図（Ｂ）は、第１図（Ａ）で示すダイパッド２へ半
導体チップを固着した状態を示す断面図であり、図示す
るように、半導体チップ１０は、開口９を塞ぐ関係でダ
イパッド２の上に配設され、銀ペースト等の接着用樹脂
１１によってダイパッド２へ固着される。
導体チップを固着した状態を示す断面図であり、図示す
るように、半導体チップ１０は、開口９を塞ぐ関係でダ
イパッド２の上に配設され、銀ペースト等の接着用樹脂
１１によってダイパッド２へ固着される。
なお、グイパッド２へ半導体チップ１１を固着したのち
は、従来例で説明したのと同様の過程を経てＳＯＪとし
て完成させる。ところで、このリードフレームを用いた
場合には、開口９を満たす量だけ封止用樹脂の使用量が
増加するところとなるが、一方、接着用樹脂の使用量が
開口面積相当分だけ減少するため、コスト的にみると前
者のコストアップ成分が後者のコストダウン成分でほぼ
打ち消され、コストアップを招くおそれはない。
は、従来例で説明したのと同様の過程を経てＳＯＪとし
て完成させる。ところで、このリードフレームを用いた
場合には、開口９を満たす量だけ封止用樹脂の使用量が
増加するところとなるが、一方、接着用樹脂の使用量が
開口面積相当分だけ減少するため、コスト的にみると前
者のコストアップ成分が後者のコストダウン成分でほぼ
打ち消され、コストアップを招くおそれはない。
発明の効果
本発明のリードフレームを使用するならば、熱膨張係数
が大きなグイパッド部と封止用樹脂との接触面積が減少
するとともに、ダイパッドおよび半導体チップを覆う樹
脂の量が増加する。このため、大面積の半導体チップを
従来と同じ大きさのパッケージに封入しても封止不良の
発生を抑えることが可能となシ、工程の標準化および機
器の小型化をはかることができるなどの効果が奏される
。
が大きなグイパッド部と封止用樹脂との接触面積が減少
するとともに、ダイパッドおよび半導体チップを覆う樹
脂の量が増加する。このため、大面積の半導体チップを
従来と同じ大きさのパッケージに封入しても封止不良の
発生を抑えることが可能となシ、工程の標準化および機
器の小型化をはかることができるなどの効果が奏される
。
第１図（ム）および（Ｂ）は本発明にかかるリードフレ
ームのダイパッド部の拡大平面図および半導体チップを
固着した状態を示す断面図、第２図（ム）および（Ｂ）
は現在広く用いられている表面実装用半導体パッケージ
で使用されるリードフレームの平面図およびこのリード
フレームを用いて形成したＳＯＪ形半導体装置を示す斜
視図である。 ２・・・・ダイパッド、９・・・・・開口、１０・・・
・・半導体チップ、１１・・・・・・接着用樹脂（銀ペ
ースト）。 ２−一−グイへ°−／へ゛ ｑ−一−Ｍ口 １０−ｍ−半導体チップ。 １１−ｍ−撞陵へ°−ヌ）・ 第１図 （Ａ）
ームのダイパッド部の拡大平面図および半導体チップを
固着した状態を示す断面図、第２図（ム）および（Ｂ）
は現在広く用いられている表面実装用半導体パッケージ
で使用されるリードフレームの平面図およびこのリード
フレームを用いて形成したＳＯＪ形半導体装置を示す斜
視図である。 ２・・・・ダイパッド、９・・・・・開口、１０・・・
・・半導体チップ、１１・・・・・・接着用樹脂（銀ペ
ースト）。 ２−一−グイへ°−／へ゛ ｑ−一−Ｍ口 １０−ｍ−半導体チップ。 １１−ｍ−撞陵へ°−ヌ）・ 第１図 （Ａ）
Claims (1)
- 樹脂封止形半導体パッケージ用リードフレームのダイ
パッドの中央部に、ダイパッドの辺を二分する中心線に
対して対称な形状の開口部を設けたことを特徴とするリ
ードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3577088A JPH01209751A (ja) | 1988-02-18 | 1988-02-18 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3577088A JPH01209751A (ja) | 1988-02-18 | 1988-02-18 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01209751A true JPH01209751A (ja) | 1989-08-23 |
Family
ID=12451105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3577088A Pending JPH01209751A (ja) | 1988-02-18 | 1988-02-18 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01209751A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256900A (en) * | 1990-05-22 | 1993-10-26 | Nec Corporation | Package for semiconductor device with at least one through hole |
| US5483098A (en) * | 1992-04-21 | 1996-01-09 | Motorola, Inc. | Drop-in heat sink package with window frame flag |
| US8651690B2 (en) | 2011-08-26 | 2014-02-18 | Au Optronics Corporation | LED light bar and backlight module |
-
1988
- 1988-02-18 JP JP3577088A patent/JPH01209751A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5256900A (en) * | 1990-05-22 | 1993-10-26 | Nec Corporation | Package for semiconductor device with at least one through hole |
| US5483098A (en) * | 1992-04-21 | 1996-01-09 | Motorola, Inc. | Drop-in heat sink package with window frame flag |
| US8651690B2 (en) | 2011-08-26 | 2014-02-18 | Au Optronics Corporation | LED light bar and backlight module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133068A (en) | Increasing the gap between a lead frame and a semiconductor die | |
| US5633528A (en) | Lead frame structure for IC devices with strengthened encapsulation adhesion | |
| JP2891607B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| KR20000048011A (ko) | 반도체 장치 | |
| US6078099A (en) | Lead frame structure for preventing the warping of semiconductor package body | |
| US6576491B1 (en) | Methods for producing high reliability lead frame and packaging semiconductor die using such lead frame | |
| JPH11150213A (ja) | 半導体装置 | |
| JPH01209751A (ja) | リードフレーム | |
| GB2290660A (en) | Resin-sealed semiconductor device | |
| US11495524B2 (en) | QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| KR100201379B1 (ko) | 솔더블을 이용한 반도체 칩 부착방법 및 구조 | |
| JPH0794674A (ja) | 半導体装置およびその製造方法 | |
| JPH01227462A (ja) | リードフレーム | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| JPH01227465A (ja) | リードフレーム | |
| JPH08130286A (ja) | 半導体装置 | |
| JPH0212863A (ja) | 樹脂封止型半導体装置 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPH0232555A (ja) | 半導体パッケージ | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH08279585A (ja) | リードフレームおよびその半導体装置 | |
| JPS6151852A (ja) | プリント基板およびその製造方法 |