JPH01206650A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01206650A
JPH01206650A JP63030050A JP3005088A JPH01206650A JP H01206650 A JPH01206650 A JP H01206650A JP 63030050 A JP63030050 A JP 63030050A JP 3005088 A JP3005088 A JP 3005088A JP H01206650 A JPH01206650 A JP H01206650A
Authority
JP
Japan
Prior art keywords
layer
film
insulating film
electrode layer
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63030050A
Other languages
English (en)
Other versions
JPH0687483B2 (ja
Inventor
Takeshi Shinagawa
品川　武志
Seiichi Mori
誠一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63030050A priority Critical patent/JPH0687483B2/ja
Priority to EP89102336A priority patent/EP0329033B1/en
Priority to DE68918721T priority patent/DE68918721T2/de
Publication of JPH01206650A publication Critical patent/JPH01206650A/ja
Priority to US07/617,251 priority patent/US5652449A/en
Publication of JPH0687483B2 publication Critical patent/JPH0687483B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、高集積化を達成し得る半導体装置の製造方
法に関し、特にコンタクトホールと配線層あるいは電極
層との間隔が微細化される半導体装置の製造に使用され
るものである。
（従来の技術） 半導体装置では、相互に絶縁を要する配線層あるいは電
極層が層間絶縁膜を介して積層形成され、上層の配線層
あるいは電極層の一部が、下層の配線層あるいは電極層
の近傍の層間絶縁膜に形成されたコンタクトホールに形
成されている場合がある。
このような構造にあっては、コンタクトホールと、下層
の配線層あるいは電極層間の距離を短くすることによっ
て、高集積化を図ることが可能となる。
しかしながら、コンタク１へホールと下層の配線層ある
いは電極層間の距離を短くすると、コンタクトボールと
下層の配線層あるいは電極層の層間絶縁膜が薄くなる。
このため、層間絶縁膜は、層間絶縁膜中の欠陥等により
絶縁性が低下覆る。したがって、下層の配線層あるいは
電極層とコンタクトホール内に形成された上層の配線層
あるいは電極層とが短絡するおそれが生じる。
そこで、コンタクトホールを形成した後、コンタクトホ
ールの内壁に窒化膜（Ｓｉ　３　Ｎ４　）を形成し、上
層の配線層あるいは電極層をコンタクトホール内に形成
するようにしたものが提案されている。このような構造
にあっては、下層の配線層あるいは電極層とコンタクト
ホール内に形成される上層の配線層あるいは電極層との
絶縁性は、窒化膜により高められる。
（発明が解決しようとする課題） しかしながら、上記した構造にあっては、窒化膜がコン
タクトホールの内壁面に形成されるために、コンタクト
ホールの実質的な開口面積が狭くなる。このため、窒化
膜を形成しないコンタクトホールの間口面積と同等の開
口面積を行ようとづると、」ンタクトボールの開口面積
を窒化膜を”形成しない場合に比べて広くづる必要があ
る。しかしながら、これは、高−集積化の陣害となって
いＩこ　。
そこで、この発明は、上記に鑑みＣなされたものであり
、その目的とするところは、下層の配線層あるいは電極
層とこれらの層の近傍に形成されるコンタク１へホール
内に形成される上層の配線層あるいは電極層間の絶縁膜
の信頼性を高め、高集積化を達成した半導体装置の製造
方法を提供づることにある。
［発明の構成］ （課題を解決するための手段〉 上記目的を達成するために、この発明は、半導体基板に
下層の配線層あるいは電極層を形成覆る工程と、前記下
層の配線層あるいは電極層の少なくとも側面に窒化膜を
含む絶縁膜を形成する工程と、前記絶縁膜が形成された
前記下層の配線あるいは電極層の周囲に層間絶縁膜を形
成Ｊ−る工程と、前記下層の配線層あるいは絶縁膜に近
接して前記層面絶縁膜にコンタクトボールを開口形成す
る工程と、前記コンタクトホールから前記層間絶縁膜の
上部に上層の配線層あるいは電極層を形成する工程とを
有することを要旨とする。
（作用） 上記製造方法において、下層の配線層あるいは電極層の
側面に窒化膜を含む絶縁膜を形成した後、コンタクトホ
ールを下層の配線層あるいは電極層に近接して開口形成
するようにして、コンタク１−ホールと下層の配線層あ
るいは電極層との距離を短くするようにしている。
（実施例） 以下、図面を用いてこの発明の詳細な説明する。
第１図（Ａ＞乃至同図（Ｄ＞は、この発明の一実施例に
係る半導体装置の製造方法を示す工程図である。第１図
（Ａ＞乃至同図（Ｄ＞に示す実施例は、この発明をＥＰ
ＲＯＭ　（紫外線消去型のＰＲＯＭ＞に適用したもので
ある。
まずはじめに、この発明の製造方法によって製造される
ＥＰＲＯＭの構造を、第１図（Ｄ）を用いて説明する。
第１図（Ｄ）において、Ｐ型のシリコン基板１中には、
その表面下部にＥＰＲＯＭのセルにおけるソース及びド
レイン領域となるそれぞれのＮ＋型の拡散層３が形成さ
れている。
また、シリコン基板１の上部には、下層の電極層となる
セルのゲート電極５が形成されている。
このゲート電極５は、ポリシリコンの２層構造となって
おり、それぞれのゲート電極５は、酸化膜（ＳｉＯ２膜
）７によって覆われており、周囲の領域と分離絶縁され
ている。
このＳｉＯ２膜７には、その表面を覆うｊ；うに、窒化
膜（Ｓｉ３Ｎ＋）９が形成されている。さらに、このＳ
ｉ３Ｎ＋膜９には、その表面を覆うように、酸化膜（Ｓ
ｉＯ２膜）１１が形成されている。ザなわち、ゲート電
極５は、ＳｉＯ２膜７゜３ｉ３Ｎ４膜９．Ｓｉ　０２膜
１１からなる３層構造の絶縁膜で覆われている。
このような３層構造の絶縁膜にあって、それぞれの絶縁
膜の厚さを例えば１００　（Ａ）、１２００、０１　（
ａｍ−２）以下となる。また、電界強度は極性によらず
３０　（Ｖ）以上となり、印加電圧が２０　（Ｖ）での
リーク電流は、１０−１°（Ａ／ｎ＋ｎ＋−２）以下と
なる。
３層構造の絶縁膜の上部には、層間絶縁膜１３が形成さ
れている。一方の拡散層２の上部の層間絶縁膜１３には
、ゲート電極５と隣接するようにコンタクトホール１５
が開口形成されている。このコンタクトホ−ル１５には
、土層の配線層となり、一方の拡散層３の配線となるＡ
ｌ配線層１７が形成されている。
覆なわち、このＡｌ配線層１７は、一方の拡散層３の表
面からコンタクトホール１５の内壁面に沿って層間絶縁
膜１３の上部に形成されている。
したがって、この実施例にあっては、下層の電極層は、
２層構造のゲート電極５となり、上層の配線層は、Ａｌ
配線層１７となる。
次に、このＪ：うな構造の製造工程の一例を、第１図（
Ａ）乃至第１図＜Ｄ）を用いてｄ（明覆る。
まず、Ｐ型のシリ」ン基板１にＮ＋型の拡散層３を形成
した後、シリコン基板１にＳｉＯ２膜７を形成し、Ｓ！
Ｏ２膜７の−Ｌ部に第１層目のポリシリコンを形成り−
る。さらに、第１層目のポリシリコンの上部にＳ！Ｏ２
膜７を形成して、このＳｉ　０２膜７の上部に第２層目
のポリシリコンを形成し、フォトリソグラフィ技術によ
りパターニングを行い、２層構造のゲート電極５を形成
づる（第１図（Ａ））。
次に、ＳｉＯ２脱７．Ｓｉ　３　Ｎ４膜９゜ＳｉＯ２膜
１１全１１−ト電極５を覆うようにぞ１００（Ａ）程度
堆積させる（第１図（Ｂ））。
次に、層間絶縁膜１３をＳｉｇｈ膜１１膜上１に堆積さ
せた後、層間絶縁膜１３の上にレジスト材１９を塗布し
、このレジスト材１９をフォトリングラフィ技術により
パターニングした後、ＲＩＥ　（Ｒｅａｃｔｉｖｅ　　
、１　ｏｎ　　Ｅ　ｔｃｈｉｎｏ、反応性イオンエツチ
ング）法により、拡散層３に対するコンタクトホール１
５を層間絶縁膜１３に開口形成する（第１図（Ｃ））。
次に、レジスト材１９を除去した後、下層の電極層とな
るゲート電極５に対して上層の配線層となるＡｆｌを、
拡散層３の表面からコンタクトホール１５を介して層間
絶縁膜１３の上部に導出されるように堆積し、これをパ
ターニングしてＡｌ配線層１７を形成する。これにより
、２層の電極層あるいは配線層を備えたＥＰＲＯＭのセ
ルが、第１図（Ｄ＞に示すように完成する。
このように、ＳｉＯ２膜７．ｓ１３　Ｎ４膜９゜５ｉ０
２膜１１からなる３層構造の絶縁膜を薄く形成した後、
コンタクトボール１５を開口形成しているので、ゲート
電極５とコンタクトホール１５間の距離を短くできると
ともに、コンタクトボール１５の開口面積を、内部に絶
縁膜を設ける従来のコンタクトホールの開口面積に比べ
て狭くすることが可能となる。これにより、高集積化を
達成することができる。
なお、この発明は上記の実施例に限ることなく様々な応
用が可能である。
例えば、第１図（Ｄ）において、図中ｄの符号で示す領
域に電荷が捕獲されやすい素子の場合には、第１図（Ｂ
）に示した３層の絶縁膜を形成する工程の後に、ゲート
電極５及びシリコン基板１の上部に形成された３層の絶
縁膜を、エッチバック法により除去ｌることによって、
３層の絶縁膜を第２図に示づようにゲート電極５の側面
部にのみ形成する。これにより、上層のＡｌ配線層１７
と下層のゲート電８ｉ５との絶縁特性を変えることなく
、ｄの符号で示す領域に電荷が捕獲されにくい構造を得
ることができる。
また、この実施例では、下層の電極層にポリシリコン、
土層の配線層にＡｎを用いたが、これに限定されること
はない。
［発明の効果］ 以上説明したように、この発明によれば、下層の配線層
あるいは電極層の少なくとも側面に窒化膜を含む薄い絶
縁膜を形成した後、二ｌンタクトホ−ルを下層の配線あ
るいは電極層に近接して開口形成するようにしたので、
下層の配線層あるいは電極層とコンタクトホール内に形
成される上層の配線層あるいは電極層間の絶縁不良を大
幅に低減できるとともに、下層の配線層あるいは電極層
とコンタクトホール間の距離を短（して、高集積化を達
成することができる。
【図面の簡単な説明】
第１図（Ａ）乃至同図（Ｄ）はこの発明の一実施例に係
る半導体装置の製造方法の工程を示す図、第２図はこの
発明の他の実施例に係る半導体装置の製造方法の一部工
程を示す図である。 １・・・半導体基板 ５・・・ゲート電極 ７・・・ＳｉＯ２膜 ９・・・５１３Ｎ４膜 １１・・・ＳｉＯ２膜 １３・・・層間絶縁膜 １５・・・コンタクトホール １７・・・八女配線層

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板に下層の配線層あるいは電極層を形成
    する工程と、 前記下層の配線層あるいは電極層の少なくとも側面に窒
    化膜を含む絶縁膜を形成する工程と、前記絶縁膜が形成
    された前記下層の配線あるいは電極層の周囲に層間絶縁
    膜を形成する工程と、前記下層の配線層あるいは電極層
    に近接して前記層間絶縁膜にコンタクトホールを開口形
    成する工程と、 前記コンタクトホールから前記層間絶縁膜の上部に上層
    の配線層あるいは電極層を形成する工程と を有することを特徴とする半導体装置の製造方法。
  2. （２）前記絶縁膜は、シリコン窒化膜（Ｓｉ＿３Ｎ＿４
    膜）を介在させてシリコン酸化膜（ＳｉＯ＿２膜）を積
    層したことを特徴とする請求項１記載の半導体装置の製
    造方法。
JP63030050A 1988-02-13 1988-02-13 半導体装置 Expired - Lifetime JPH0687483B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63030050A JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置
EP89102336A EP0329033B1 (en) 1988-02-13 1989-02-10 Semiconductor device having two conductive layers and method of manufacturing the same
DE68918721T DE68918721T2 (de) 1988-02-13 1989-02-10 Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung.
US07/617,251 US5652449A (en) 1988-02-13 1990-11-23 Semiconductor device with an insulating film separating conductive layers and method of maufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030050A JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH01206650A true JPH01206650A (ja) 1989-08-18
JPH0687483B2 JPH0687483B2 (ja) 1994-11-02

Family

ID=12292996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030050A Expired - Lifetime JPH0687483B2 (ja) 1988-02-13 1988-02-13 半導体装置

Country Status (4)

Country Link
US (1) US5652449A (ja)
EP (1) EP0329033B1 (ja)
JP (1) JPH0687483B2 (ja)
DE (1) DE68918721T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03232231A (ja) * 1990-02-08 1991-10-16 Toshiba Corp 半導体装置
JPH1140766A (ja) * 1997-07-16 1999-02-12 Fujitsu Ltd 半導体装置、ｄｒａｍ、フラッシュメモリ、およびその製造方法
JP3389112B2 (ja) * 1998-09-09 2003-03-24 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100377833B1 (ko) * 2001-06-19 2003-03-29 삼성전자주식회사 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
US8415734B2 (en) * 2006-12-07 2013-04-09 Spansion Llc Memory device protection layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103450A (en) * 1980-01-21 1981-08-18 Nec Corp Manufacture of semiconductor device
JPS594053A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS61212068A (ja) * 1985-03-16 1986-09-20 Sony Corp 半導体装置
JPS6477961A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US4169270A (en) * 1976-12-09 1979-09-25 Fairchild Camera And Instrument Corporation Insulated-gate field-effect transistor with self-aligned contact hole to source or drain
JPS53124084A (en) * 1977-04-06 1978-10-30 Hitachi Ltd Semiconductor memory device containing floating type poly silicon layer and its manufacture
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
US4638342A (en) * 1982-09-17 1987-01-20 International Business Machines Corporation Space charge modulation device
FR2555365B1 (fr) * 1983-11-22 1986-08-29 Efcis Procede de fabrication de circuit integre avec connexions de siliciure de tantale et circuit integre realise selon ce procede
JPS6197866A (ja) * 1984-10-18 1986-05-16 Seiko Epson Corp Ｍｏｓ型半導体記憶装置
JPS61136274A (ja) * 1984-12-07 1986-06-24 Toshiba Corp 半導体装置
SE453547B (sv) * 1985-03-07 1988-02-08 Stiftelsen Inst Mikrovags Forfarande vid framstellning av integrerade kretsar der pa en substratplatta ledare och s k gate-strukturer uppbygges
JPH0620102B2 (ja) * 1987-05-20 1994-03-16 株式会社東芝 半導体装置及びその製造方法
US4982250A (en) * 1989-01-04 1991-01-01 Motorola, Inc. Mosture barrier for floating gate transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56103450A (en) * 1980-01-21 1981-08-18 Nec Corp Manufacture of semiconductor device
JPS594053A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS61212068A (ja) * 1985-03-16 1986-09-20 Sony Corp 半導体装置
JPS6477961A (en) * 1987-09-19 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device

Also Published As

Publication number Publication date
US5652449A (en) 1997-07-29
EP0329033A2 (en) 1989-08-23
EP0329033B1 (en) 1994-10-12
JPH0687483B2 (ja) 1994-11-02
DE68918721T2 (de) 1995-04-27
DE68918721D1 (de) 1994-11-17
EP0329033A3 (en) 1990-06-27

Similar Documents

Publication Publication Date Title
KR100870178B1 (ko) 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들
US6448134B2 (en) Method for fabricating semiconductor device
JPS63104371A (ja) 半導体メモリの製造方法
JP2593524B2 (ja) 半導体装置の製造方法
JPH0620102B2 (ja) 半導体装置及びその製造方法
JPH01206650A (ja) 半導体装置
US5637526A (en) Method of making a capacitor in a semiconductor device
KR100258880B1 (ko) 반도체 소자의 제조방법
JPH0240949A (ja) メモリ装置
JPH0425170A (ja) 半導体記憶装置の製造方法
JPH01215060A (ja) メモリ装置の製造方法
JPH0426162A (ja) 浮遊ゲート型半導体記憶装置およびその製造方法
JPH09298281A (ja) 半導体装置の製造方法
JPH03161941A (ja) 電荷転送装置の製造方法
JPH0281470A (ja) 半導体装置の製造方法
JPH03106064A (ja) 電界効果トランジスタ半導体メモリ用キャパシタンス装置
US7170127B2 (en) Semiconductor device and fabricating method thereof
JPH04164364A (ja) 半導体装置
JPH04186778A (ja) 半導体装置の製造方法
KR20010084064A (ko) 반도체 소자의 캐패시터 제조 방법
JPH02170462A (ja) 半導体装置
JPH02285669A (ja) メモリ装置
JPH07245350A (ja) 半導体装置の２層ゲート構造，それを用いた不揮発性記憶素子および２層ゲート構造の製造方法
JP2005011873A (ja) 固体撮像装置の製造方法および固体撮像装置、ならびに半導体装置の製造方法および半導体装置
JPH01144671A (ja) 半導体メモリ装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071102

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081102

Year of fee payment: 14