JPH0119199Y2

JPH0119199Y2 -

Info

Publication number: JPH0119199Y2
Application number: JP11970578U
Authority: JP
Priority date: 1978-08-31
Filing date: 1978-08-31
Publication date: 1989-06-02
Also published as: JPS5538333U

Description

【考案の詳細な説明】この考案は、電子楽器において、ソフトペダル
効果のようなペダル効果を模擬するための回路に
関する。

従来、電子ピアノのような電子楽器において
は、第１図に示すような回路によつてソフトペダ
ル効果を実現していた。すなわち、ソフトペダル
FPをふみこんで、ソフトペダルスイツチFSを矢
印ａ方向に電圧源V₁₁からV₁₂（電圧値V₁₁，V₁₂は
V₁₁＞V₁₂）へ切換えると、キースイツチKSWを
介してコンデンサC₁₁に充電される電荷量が低下
される。ここで、キーオンしてキースイツチ
KSWを矢印ｂ方向に切換えると、コンデンサC₁₁
の電荷はダイオードD₀を介してコンデンサC₁₂に
転送される。このときの電荷転送量は、コンデン
サC₁₁が抵抗R₁₁を介して放電しきらないあいだは
キースイツチKSWの切換速度、すなわち打鍵速
度に比例する。コンデンサC₁₂へ転送された電荷
は抵抗R₁₂を介して徐々に放電される。抵抗R₁₂
の端子電圧の変化はエンベロープ信号V₀として
出力され、楽音信号を振幅変調する際の変調信号
として使用される。エンベロープ信号V₀のピー
ク振幅値、すなわちアタツクレベルはソフトペダ
ルスイツチFSをV₁₁側に切換えた場合に比べてそ
れをV₁₂側に切換えた場合の方が低くなることが
明らかである。

上記のように、第１図の回路は、打鍵速度に応
じたエンベロープ信号が得られるのでタツチレス
ポンス効果を実現する上で有益なものであるが、
ソフトペダル効果を実現する手段としてみた場合
には単に電圧源の切換えを行なつているだけであ
るため次のような欠点がある。

(1) 第１図に示した以外の手段で接点移行時間を
検知する場合、例えば接点移行時間をデジタル
的に計数したり、マグネツトとコイルを用いて
電磁誘導電圧として検知したりする場合には採
用できない。

(2) 振幅変化特性のうち、アタツクレベル以外の
例えばデイケイタイム等を制御することができ
ない。

この考案の目的は、上記した従来技術の欠点を
なくし、多様な楽音制御が可能なペダル効果回路
を提供することにある。

この考案は、鍵が押されるたびに該鍵に対応す
る楽音信号を発生する電子楽器において、ペダル
効果回路を次のように構成したことを特徴とする
ものである。

すなわち、ペダル効果回路にあつては、操作子
と、操作検出手段と、押鍵検知手段と、ラツチ手
段と、情報発生手段と、タツチ検知手段と、エン
ベロープ制御手段とが設けられる。

操作子は、ピアノのソフトペダル効果のような
ペダル効果を楽音信号に付与すべく操作されるも
ので、後述する実施例ではソフトペダルFPに対
応する。

操作検知手段は、操作子が操作されるたびにそ
の操作を検知して操作情報を発生するもので、実
施例ではソフトペダルスイツチFSに対応する。

押鍵検知手段は、鍵盤で鍵が押されるたびにそ
の押鍵操作を検知して押鍵情報を発生するもの
で、実施例では、キースイツチKSW、フリツプ
フロツプ１１、ワンシヨツト回路１２、ANDゲ
ート１３等を含む回路部に対応する。

ラツチ手段は、押鍵検知手段からの押鍵情報に
応じて該押鍵情報の発生開始時のみ操作検知手段
からの操作情報を取込み、以後保持するもので、
実施例ではフリツプフロツプ２５に対応する。

情報発生手段は、ラツチ手段に操作検知手段か
らの操作情報が保持されることを条件にして、楽
音信号の振幅エンベロープにおけるピーク振幅レ
ベル及び振幅減衰率を低下制御するためのエンベ
ロープ制御情報を発生するもので、実施例では、
ゲート２６、極性反転器２７，２９等を含む回路
部に対応する。

タツチ検知手段は、鍵盤で鍵が押されるたびに
該鍵のタツチ量（タツチの速さ、強さ等）を検知
して該タツチ量に対応したタツチ情報を発生する
もので、実施例では、タツチセンサ２３、サンプ
ル・ホールド回路２４等を含む回路部に対応す
る。

エンベロープ制御手段は、ラツチ手段に操作検
知手段からの操作情報が保持されない非保持時に
はタツチ検知手段からのタツチ情報に応じて楽音
信号の振幅エンベロープを制御すると共に、ラツ
チ手段に操作手段からの操作情報が保持された保
持時には情報発生手段からのエンベロープ制御情
報に応じてタツチ検知手段からのタツチ情報の値
を修正することにより楽音信号の振幅エンベロー
プをそのピーク振幅レベル及び振幅減衰率が上記
非保持時に比べて低下するように制御するもの
で、実施例では、加算器３１〜３５、微分回路３
６、フリツプフロツプ３７、インバータ３８、
ANDゲート３９，４０、ゲート４１〜４６、
VCR４７、バツフア４８、比較器４９，５０、
VCA５１，５２等を含む回路部に対応する。

上記したこの考案の構成によれば、操作子を操
作しないで鍵を押すと、そのときの鍵タツチ量に
応じて楽音信号の振幅エンベロープが制御される
ので、音量等の変化に富んだ演奏を楽しむことが
できる。

また、操作子を操作して鍵を押すと、該操作子
の非操作時に比べてエンベロープ制御情報に対応
する分だけ振幅エンベロープにおけるピーク振幅
レベル及び振幅減衰率が低下制御されるので、ピ
アノのソフトペダル効果を忠実に模擬することが
できる。すなわち、ピアノにあつては、押鍵開始
時にソフトペダルが踏まれていれば、押鍵音にソ
フトペダル効果（弱音効果）が付与されるが、押
鍵開始後にソフトペダルを踏んでも発音中の押鍵
音にはソフトペダル効果が付与されないようにな
つている。この考案では、ラツチ手段を設けて押
鍵情報の発生開始時のみ操作情報を取込むように
しているので、押鍵情報の発生開始後に操作子を
操作してもピーク振幅レベル及び振幅減衰率の低
下制御は行なわれず、しかも操作子を操作して押
鍵したときはピーク振幅レベルのみならず振幅減
衰率も低下制御されるから、第１図の従来回路に
比べてより忠実にピアノのソフトペダル効果を模
擬することができる。

その上、ラツチ手段に操作情報がラツチされる
ことを条件にしてエンベロープ制御情報を発生す
ると共に、このエンベロープ制御情報及びラツチ
手段に基づいてピーク振幅レベル及び振幅減衰率
を低下させるべく振幅エンベロープを制御するよ
うにしたので、エンベロープ制御情報の内容を予
めどのように定めるかによつてソフトペダル効果
を例えばタツチ量に応じたものにしたり、応じな
いものにしたりすることができ、多様なソフトペ
ダル効果を実現可能となる。

さらに、エンベロープ制御手段にはタツチ検知
手段からタツチ情報を供給する一方、ラツチ手段
で保持された操作情報に基づいて情報発生手段か
らエンベロープ制御情報を供給するようにしたの
で、タツチ量の検知は操作子の操作又は非操作に
関係なしに独立に行なうことができ、タツチセン
サとしても第１図に示したような充放電式のもの
に限らず、種々の形式のものを採用可能となる利
点もある。

さらにまた、エンベロープ制御手段では、エン
ベロープ制御情報に応じてタツチ情報の値を修正
することによつてピーク振幅レベルおよび振幅減
衰率を低下制御するようにしたので、ペダル効果
用に独立のエンベロープ制御を設けなくてよく、
回路構成が簡単になる利点もある。

以下、添付図面に示す実施例についてこの考案
を詳述する。

第２図は、この考案の一実施例による電子楽器
のペダル効果回路を示すものである。同図におい
て、KSWは対応するキーによつてオンオフ制御
されるキースイツチ、FSは楽音にソフトペダル
効果を付与するために操作されるソフトペダル
（弱音ペダル）FPによつて駆動されるソフトペダ
ルスイツチ、DSは然減衰音を得たい場合にキー
オン前又はキーオン中に操作されるダンパペダル
DPによつて駆動されるダンパペダルスイツチ、
SSは自然減衰音を得たい場合にキーオン中に操
作されるソステヌートペダルSPによつて駆動さ
れるソステヌートペダルスイツチである。これら
のペダルFP，DP，SP及びスイツチFS，DS，
SSの類は、全キーに共通に設けられるものであ
るが、これから述べる回路部（すなわち、第２図
の回路からペダルスイツチFS，DS，SSを除いた
回路部）は各キー毎又は各楽音形成チヤンネル毎
に設けられるものである。

Ｒ−Ｓフリツプフロツプ１１はキースイツチ１
１からのキーオンタイミングに同期した信号K_ON
でセツトされ且つキーオフタイミングに同期した
信号K_OFFでリセツトされてキーイング波形を整形
するもので、その出力Ｑからなるキーオン信号
KONはキーチヤタリングを除去するに必要な動
作時間が設定された第１のワンシヨツト回路１２
をトリガするようになつている。ANDゲート１
３は、キーオン信号KONと第１ワンシヨツト回
路１２の出力＝1とをANDし、キーチヤタ
リングのないキーオン信号KON′を発生するもの
である。第１ワンシヨツト回路１２の出力＝
OS1は第２のワンシヨツト回路１４をトリガする
ようになつており、第２ワンシヨツト回路１４の
出力＝2は比較器５０からの比較出力EQ2と
ANDゲート１５でANDされる。比較器５０はエ
ンベロープ信号V_putと制御電圧CV₄とを比較し、
V_putがCV₄をこえたときに「高」から「低」にか
わるような比較出力EQ２を発生するもので、制
御電圧CV₄として後述するように減衰時定数切換
レベルV_BL又はその修正レベルに対応した電圧を
印加することにより、減衰時定数切換のためのタ
イミング信号として比較出力EQ２を発生するよ
うになつている。ANDゲート１５の出力は、OR
ゲート１６の一方の入力端に供給され、ORゲー
ト１６の他方の入力端には、第１ワンシヨツト回
路１２の出力Ｑ＝OS1を立上り微分回路１７で微
分した信号OS1Dと信号＋＋′とを
ORゲート１８でORした信号が加えられている
ので、ORゲート１６は、負進行キーオンパルス
NKONを発生するようなつている。なお、第２
ワンシヨツト回路１４は出力信号V_putが制御電圧
CV₄のレベルをこえるよう比較的長くその動作時
間が設定されているものであり、立上り微分回路
１７はキーを非常に速く連打した場合に後述する
フリツプフロツプ３７をリセツトさせて正常動作
を確保するために設けられたものである。

ところで、信号＋＋′を形成す
るための回路においては、ANDゲート１３の出
力からなるキーオン信号ON′を１つの入力とする
ORゲート１９が設けられており、このORゲー
ト１９の他の１つの入力としては破線Ｘで示すよ
うにダンパペダルスイツチDSからの状態信号
DUMが入力されている。ORゲート１９の出力
はＤ−フリツプフロツプ２０のデータ入力端
（Ｄ）に加えられ、Ｄ−フリツプフロツプ２０は
ソステヌートペダルスイツチSSからの状態信号
に応じてORゲート１９の出力をラツチするよう
になつている。ここで、ダンパペダルスイツチ
DSからの状態信号DUMをORゲート１９に入力
すること（破線Ｘ）は必ずしも必要でなく、Ｄ−
フリツプフロツプ２０はキーオン信号KON′を直
接ラツチするようになつていてもよい。フリツプ
フロツプ２０の出力とスイツチSSからの状態信
号とはANDゲート２１に入力され、ANDゲート
２１は、両入力をANDすることによつて、キー
オンがあり且つソステヌートペダルが操作されて
いることを示す信号SOSを発生するものである。
キーオン信号KON′とソステヌート信号SOSとダ
ンパ信号DUMとはNORゲート２２に供給され、
ここで、信号＋＋′に変換される。
この信号＋＋′は、キーオン後第
１ワンシヨツト回路１２の動作時間を経てから
「高」から「低」になり、ソステヌートペダルス
イツチSS又はダンパペダルスイツチDSがオンし
ている限り「低」でありつづけるもので、それに
よつてその低レベル期間中楽音を自然減衰させる
べく指示するものである。

従つて、この信号＋＋′と微分
出力OS1DとをORゲート１８でORした信号は、
極端に速くキーを連打しない通常の場合、OS1D
がキーオンタイミングに同期して「高」になるの
で、実質的に＋＋′に等しい。し
かしながら、特殊の場合としてキーを高速で連打
した場合には、信号＋＋′が「低」
であつても一瞬OS1DのためにORゲート１８の
出力が「高」になることがある。そして、ORゲ
ート１８の出力とANDゲート１５の出力とをOR
ゲート１６でORした信号は、キーを高速
連打せず且つペダルDP，SSをふまない通常の場
合は、キーオン後第１ワンシヨツト回路１２の動
作が完了した時点（第２ワンシヨツト回路１４の
出力OS2が「高」から「低」にかわる時点）で
「高」から「低」になり、その後第２ワンシヨツ
ト回路１４の動作時間が完了し且つ出力信号V_put
がCV₄レベルをこえた時点で「低」から「高」に
変化するものとなる。ここで、が「低」
から「高」になるタイミングは、CV₄レベルをか
えることにより適宜変更できるものであるが、キ
ーオンタイミングやペダルスイツチFS，DS，SS
のオン・オフタイミングには直接関係しない。た
だ、先に述べた特殊な場合としてキーを高速連打
した場合には、は低レベルにあるときで
もOS1Dによつて一瞬「高」になることがある。

次に、制御電圧CV₁〜CV₅を形成するための回
路部について説明する。タツチセンサ２３は、例
えば先に第１図に例示したような手段によつてキ
ースイツチKSWの打鍵速度に応じた電圧信号を
発生するもので、その出力としての電圧信号はサ
ンプル・ホールド（Ｓ／Ｈ）回路２４で第１ワン
シヨツト回路１２の出力OS1に応じてサンプルさ
れ、ホールドされる。このため、サンプル・ホー
ルド回路２４の出力電圧は打鍵速度に比例した大
きさで発生される。Ｄ−フリツプフロツプ２５は
この考案の教示にしたがつて設けられたラツチ手
段であつて、キーオン信号KON′の立上りタイミ
ングでのみソフトペダルスイツチFSからの状態
信号を取込み、以後保持するようになつており、
そのラツチ出力はゲート２６に制御信号として供
給される。サンプル・ホールド回路２４の出力
は、一方で加算器３１，３２，３５には直接的に
信号S₁として供給されると共に加算器３４には極
性反転器２８を介して信号−S₁として供給され、
他方でゲート２６を介して信号S₂として加算器３
４に供給されると共にゲート２６及び極性反転器
２７，２９をそれぞれ介して信号−S₂として加算
器３２，３５にそれぞれ供給されている。加算器
３１は、アタツクタイム電位＋V_ATとサンプル・
ホールド電圧S₁とを加算して制御電圧CV₁を形成
し、加算器３２は、第１デイケイタイム電位＋
V_1DTとサンプル・ホールド電圧S₁，−S₂とを加算
して制御電圧CV₂を形成し、加算器３３は、信号
SOS＋DUM＋KON′に応じてオンオフ制御され
るゲート３０からの一定電位＋Ｖと第２デイケイ
タイム電位＋V_2DTとを加算して制御電圧CV₃を形
成し、加算器３４は、減衰時定数切換点レベル電
位＋V_BLとサンプル・ホールド電圧−S₁，S₂とを
加算して制御電圧CV₄を形成し、加算器３５は、
アタツクレベル電位＋V_ALとサンプル・ホールド
電圧S₁，−S₂とを加算して制御電圧CV₅を形成す
る。制御電圧CV₁〜CV₃は前述した負進行キーオ
ンパルスによつて起動されるエンベロー
プ形成部に時定数制御のために供給され、制御電
圧CV₄は前述したように比較器５０に出力電圧
V_putとの比較対象電圧として供給され、制御電圧
V₅は電圧制御型可変利得増幅器（VCA）５２に
供給される。

ここで、エンベロープ信号V_putを得るための回
路部について説明すると、３６は負信号キーオン
パルスを立下り微分するための微分回路、
３７は微分回路３６の微分出力でリセツトされ且
つ比較器４９からの比較出力（アタツクレベル検
知信号）EQ1でトリガされるＲ−Ｓ−Ｔフリツプ
フロツプ、３８はキーオンパルスを反転
するインバータ、３９，４０は丸印Ｍで示すよう
な入力結線を有するANDゲートである。ANDゲ
ート３９はフリツプフロツプ３７の出力とイン
バータ３８の出力とが共に「高」のとき「高」と
なるような制御信号G₁を発生し、ANDゲート４
０はフリツプフロツプ３７の出力Ｑとインバータ
３８の出力とが共に「高」のとき「高」となるよ
うな制御信号G₂を発生する。なお制御信号G₃は
前述の負進行キーオンパルスと同じもの
である。

ゲート４１，４２，４３はそれぞれ制御信号
G₁，G₂，G₃でオンオフ制御され、ゲート４４，
４５，４６もそれぞれ制御信号G₁，G₂，G₃でオ
ンオフ制御されるものである。ゲート４１はオン
になつたとき比較器４９の一方の入力端にアタツ
クレベル電位＋V_ALを供給し、ゲート４２，４３
は各々オンになつたとき電圧制御型可変抵抗
（VCR）４７の一端に基準電位V₂，V₃（いずれも
接地電位）を供給する。

VCR４７の一端とゲート４１との間には、補
助電圧源ΔVが図示の極性で接続され、VCR４７
の他端と接地点との間には充放電用コンデンサＣ
が接続されている。補助電圧源ΔVは、コンデン
サＣをVCR４７を介してV_AL＋ΔVの電圧で充電
することによつてコンデンサＣの端子電圧が確実
に＋V_ALに到達するよう保証するためのものであ
る。VCR４７の制御入力端には、ゲート４４，
４５，４６がそれぞれオンになつたとき制御電圧
CV₁，CV₂，CV₃が供給され、VCR４７の抵抗値
は各々の制御電圧に対応した値になるので、時定
数制御が可能になる。

コンデンサＣはVCR４７の一端にV_AL＋ΔVの
電圧が供給されたとき充電され、VCR４７の一
端がゲート４２又は４３を介して接地されたとき
放電されるものであり、その充放電に伴う端子電
圧の変化はバツフア４８を介してエンベロープ信
号V_putとして出力される。出力信号V_putは比較器
４９に帰還されて＋V_ALと比較されるとともに比
較器５０に帰還されてCV₄と比較される一方、楽
音信号INを入力とするVCA５１に利得制御電圧
として供給される。VCA５１ではエンベロープ
信号V_putを変調信号として楽音信号INが振幅変
調され、その振幅変調出力はVCA５２で再び制
御電圧CV₅に応じて振幅変調される。従つて、
VCA５２から得られる楽音信号OUTは、VCA
５１とVCA５２とで二重に振幅変化特性が制御
されたものとなる。

次に、第２図の回路の動作を説明する。はじめ
にキーは高速連打せず、ペダルスイツチFS，
DS，SSはいずれもオフ状態にある場合の動作を
述べる。この場合、キースイツチKSWがオンす
ると、そのキーオン時点から第１ワンシヨツト回
路１２の動作時間だけ経過した時点でキーオンパ
ルスが「高」から「低」にかわるので、
この立下りタイミングは微分回路３６で検知さ
れ、フリツプフロツプ３７が微分回路３６の微分
出力でリセツトされる。この結果、フリツプフロ
ツプ３７の出力が「高」となり、インバータ３
８の出力も「高」であるので、ANDゲート３９
の出力、すなわち制御信号G₁が「高」となる。
従つて、ゲート４１，４４がオン制御され、コン
デンサＣはVCR４７を介してV_AL＋ΔVなる電圧
に向つて充電される。このときの充電時定数は制
御電圧CV₁に応じたVCR４７の抵抗値とコンデ
ンサＣの静電容量値との積で決まる。制御電圧
CV₁は、加算器３１で形成され、所定のアタツク
タイム電位＋V_ATに、打鍵速度に応じたサンプ
ル・ホールド電圧S₁を加えたものである。このた
め、打鍵速度が大きければ大きいほど制御電圧は
＋V_ATレベルより大きくなり、それに応じて充電
時定数は小さく、アタツクタイムは短くなる。コ
ンデンサＣの充電の進展につれて、出力信号V_put
はアタツクレベルALに向けてカーブATに示す
ように指数関数的に立上る波形を示すようにな
る。

コンデンサＣの端子電圧がほぼ＋V_ALに等しく
なると、比較器４９の出力EQ1が「低」から
「高」になり、フリツプフロツプ３７をトリガし
てその出力状態を反転させる。すなわち、このと
き、フリツプフロツプ３７の出力Ｑは「高」、
は「低」となるので、ANDゲート３９の出力G₁
は「低」、ANDゲート４０の出力G₂が「高」と
なる。従つて、ゲート４２，４５がオンとなり、
コンデンサＣは制御電圧CV₂に応じた時定数で
VCR４７を介して放電する。ここで、制御電圧
CV₂は加算器３２で形成され、第１デイケイタイ
ム電位＋V_1DTとサンプル・ホールド電圧S₁とを加
えたものである。このため、打鍵速度に対応した
サンプル・ホールド電圧S₁の加算分だけ放電時定
数は小さくなる。コンデンサＣの放電に伴う出力
信号V_putの変化はカーブ1DTに示すようになる。

コンデンサＣの端子電圧が放電の進展に伴つて
降下して制御電圧CV₄にほぼ等しくなると、比較
器５０の出力が「低」から「高」になる。このと
きすでに第２ワンシヨツト回路１４の出力2は
「高」になつているので、ANDゲート１５では
EQ２と2とのAND条件が成立してそのAND
出力は「高」となる。このため、ORゲート１６
の出力は「低」から「高」となり、ひい
てはと等価な制御信号G₂によりゲート４
３，４６がオンとなる。なお、ゲート４２，４５
はインバータ３８の出力が「低」になるためオフ
する。従つて、出力信号V_putが制御電圧CV₄にほ
ぼ等しくなつた時点以降は、コンデンサＣは
VCR４７を介して制御電圧CV₃に対応した時定
数で放電する。ここで、制御電圧CV₃とCV₄はそ
れぞれ加算器３３，３４で形成されるものであ
り、CV₁，CV₂と同様にアナログ演算による修正
を受ける。すなわち、制御電圧CV₃は、キーオフ
がなされた場合にのみ修正を受け、それ以外の場
合は第２デイケイタイム電位＋V_2DTに等しい。キ
ーオフがなされると、ゲート３０がオンして＋
V_2DTに＋Ｖが加算されるので制御電圧CV₃はその
和電位に等しくなる。それゆえ、出力信号V_putの
変化としては、キーオフがなされない場合には
V_1VT＞V_2DTであるので比較的大きな時定数でカー
ブ2DTに示すようにゆつくり減衰するものとな
り、減衰途中でキーオフがなされた場合には和電
位（＋V_2DT＋Ｖ）に対応した比較的小さな時定数
でカーブ2DT′に示すように急速に減衰するもの
となる。一方、制御電圧CV₄は、減衰時定数切換
点レベルBLに対応した電位＋V_BLと、極性反転
したサンプル・ホールド電圧−S₁とを加算して形
成されるものであるが、このことは打鍵速度が大
きいほど制御電圧CV₄が小さく、従つて、BLレ
ベルが低下することを意味する。換言すれば、打
鍵速度が大きいほど第１減衰過程での時定数を大
きく、すなわち第１デイケイタイム（カーブ
1DTに対応）を長くとり、それによつて前述の
アタツクタイムの短縮及び後述のアタツクレベル
の増大と相俟つてアタツク感を強調するようにし
たものである。

上記動作の結果、カーブAT，1DT，2DT又は
2DT′をつないだ形のエンベロープ信号V_putが得
られるわけであるが、この信号V_putがVCA５１
を制御するのと同時にVCA５２を制御する制御
電圧CV₅は加算器３５において次のようにして形
成される。すなわち、打鍵速度に応じたサンプ
ル・ホールド電圧S₁を所定のアタツクレベル電位
＋V_ALと加算することによつて制御電圧CV₅が形
成される。サンプル・ホールド電圧S₁は、キーオ
ン時点直後の第１ワンシヨツト回路１２の出力パ
ルスOS1に応じてタツチセンサ２３の出力をサン
プル・ホールドしたものであり、打鍵速度が大き
いほど大きな値を有するものである。このため、
打鍵速度を大きくすればするほど、制御電圧CV₅
が増大するので、それに応じてVCA５２ではア
タツク時の楽音信号振幅が増大されるようにな
り、強いアタツク感が得られる。

次に特殊な場合としてキーを非常に速く連打し
た場合の動作を述べると、この場合には前述のよ
うにキーオンパルスが低レベルをとつて
いる間でも瞬間的に微分パルスOS1Dによつて高
レベルになる。従つて、この瞬時的高レベル信号
の立下り時にフリツプフロツプ３７がリセツトさ
れるので、前述したような充放電シーケンス動作
がくりかえされる。この場合、例えば２回目のキ
ーオンが第１の減衰過程（１DT）の途中でなさ
れたものとすれば、充電開始レベルは接地レベル
ではなく、コンデンサＣにその時点で残留してい
る電荷による電位レベルであり、この電位レベル
からアタツクレベルALに立上つて後に再び減衰
するような波形が得られるものである。

ここで、各種のペダルを操作した場合の動作を
述べる。まず、ソフトペダルFPをふんでスイツ
チFSをオンにした場合には、Ｄ−フリツプフロ
ツプ２５がキーオン信号KON′に応じてスイツチ
FSの状態信号をラツチし、フリツプフロツプ２
５の出力Ｑは「高」となる。このためゲート２６
がオンになり、サンプル・ホールド電圧S₂が加算
器３２，３５には極性反転されて−S₂として供給
されると共に加算器３４にはそのままの形で供給
される。このため、加算器３２では＋V_1DT＋S₁−
S₂の演算が行なわれ、その加算出力からなる制御
電圧CV₂としては、前述した＋V_1DT＋S₁なる電圧
より低い電圧が得られることになる。従つて、こ
の制御電圧CV₂で制御されるVCR４７はその抵
抗値が−S₂相当分だけ高くなり、第１減衰過程
（1DT）の時定数が大きくなる。また、加算器３
４では、＋V_BL−S₁＋S₂の演算が行なわれ、その
加算出力からなる制御電圧CV₄としては、前述し
た＋V_BL−S₁なる電圧より＋S₂分だけ高い電圧が
得られる。従つて、この制御電圧CV₄と出力信号
V_putとを比較器５０で比較すると、＋S₂相当分だ
け減衰時定数切換レベルBLが上昇することにな
る。それゆえ、先に述べた第１減衰過程（1DT）
での時定数の増大と、減衰時定数切換レベルBL
の上昇とを勘案して減衰波形を全体としてみた場
合には、ソフトペダルをふまない場合よりもふん
だ場合の方が減衰カーブがゆるやかになることが
了解される。その上、加算器３５では加算器３２
におけると同様にサンプル・ホールド電圧−S₂が
＋V_AL＋S₁なる加算電圧に減算要素として作用す
るので、制御電圧CV₅は−S₂分だけ減少し、それ
に応じてアタツクレベルが低下する。従つて、ソ
フトペダルをふんだ場合には、前述の減衰カーブ
の緩慢化と相俟つてアタツクレベルの低下により
全体としての音量感が低下することになり、ソフ
トペダル効果（弱音効果）が得られる。

ここで、ソフトペダル効果付与動作を要約して
説明すると、次のようになる。

すなわち、ソフトペダル効果に関与する制御電
圧は、CV₂，CV₄及びCV₅の３つであり、それぞ
れ次の式(1)〜(3)で表わされる。

CV₂＝V_1DT＋S₁−S₂ …(1) CV₄＝V_BL−S₁＋S₂ …(2) CV₅＝V_AL＋S₁−S₂ …(3) これらの式において、S₁は打鍵速度に応じたサ
ンプル・ホールド電圧（回路２４の出力）であ
り、S₂はフリツプフロツプ２５にソフトペダルス
イツチFSのオン情報（“１”）がラツチされたと
きゲート２６から送出される電圧である。

フリツプフロツプ２５にスイツチFSのオン情
報がラツチされないときは、S₂＝０であり、上記
式(1)〜(3)はそれぞれ次の式(11)〜（13）のようにな
る。

CV₂＝V_1DT＋S₁ …(11) CV₄＝V_BL−S₁ …(12) CV₅＝V_AL＋S₁ …（13）また、フリツプフロツプ２５にスイツチFSの
オン情報がラツチされたときは、ゲート２６での
電圧降下をほぼゼロとすれば、S₁＝S₂となり、上
記式(1)〜(3)はそれぞれ次の式（21）〜（23）のよ
うになる。

CV₂＝V_1DT …（21） CV₄＝V_BL …（22） CV₅＝V_AL …（23）従つて、式(11)〜（13）及び式（21）〜（23）を
それぞれ対比すれば、フリツプフロツプ２５にス
イツチFSのオン情報がラツチされた場合の方が
ラツチされない場合よりも、(イ)CV₂の減少に応じ
て、減衰カーブ1DTで表わされる振幅減衰率が
小さくなり（減衰カーブ1DTとしては傾きが図
示のものより小さくなる）、(ロ)CV₄の増大に応じ
て減衰時定数切換レベルBLが上昇し、(ハ)CV₅の
減少に応じてアタツクレベルALが低下し、この
結果としてピアノで得られるのと同様のソフトペ
ダル効果（弱音効果）が得られる。

上記説明では、一例としてゲート２６での電圧
降下をほぼゼロとしてS₁＝S₂としたが、別の例と
してゲート２６の内部抵抗及び／又は減衰器、増
幅器等の接続により、あるいはS₁とは独立にS₂を
発生する構成によりS₁とS₂との間に差をもたせる
ようにすれば式（21）〜（23）は式(1)〜(3)と同様
になり、S₁（タツチ量）に応じたソフトペダル効
果が得られる。

次にダンパペダルDP又はソステヌートペダル
SPをふんだ場合の動作を述べる。この両ペダル
DP，SPは共に自然減衰音を得たい場合に操作さ
れるものである点で共通した機能をもつており、
ただ異なるのはダンパペダルDPがキーオン前か
ら操作されるのに対し、ソステヌートペダルSP
がキーオン中に操作される点である。前述したよ
うに、これらのペダルを操作してスイツチDS，
SSをオンにしているあいだは信号＋＋
KON′はたとえキーオフした後でも「低」から
「高」にならないものである。それゆえ、ペダル
スイツチDS，SSをオンにした場合には、前述の
減衰中キーオンを継続した場合と同様にゲート３
０がオフであり、加算器３３の出力からなる制御
電圧CV₃は＋V_2DTに等しくなる。従つてコンデン
サＣはCV₃＝＋V_2DTに対応した比較的大きい時定
数でカーブ2DTに示すように放電する。減衰カ
ーブ２DTを有するエンベロープ信号でVCA５１
を制御すれば、楽音の自然減衰効果を模擬するこ
とができる。

なお、上記実施例において、制御電圧CV₅はゲ
ート４１に供給してある電位＋V_ALに代えてそこ
に供給してもよく、あるいはエンベロープ信号
V_putの通路に接続したVCA等に供給してエンベ
ロープ信号V_putを制御するようにしてもよく、い
ずれにしても前述したのと同様の作用効果が得ら
れる。また、電位V₂は、V₂＜V_BLであれば、必ず
しもV₃と等しくしなくてもよい。さらに、第２
図に示す如くV₂＝V₃である場合には、ゲート４
２，４３のうちの一方を省略し、残つた１つのゲ
ートを、制御信号G₂，G₃を入力とするORゲート
の出力で制御するようにしてもよい。

以上に詳述したところから明らかなように、こ
の考案による回路は、多様な楽音制御が可能であ
つて、特にピアノ音のようなパーカツシブ音を模
擬する場合に応用して有益なものである。

【図面の簡単な説明】

第１図は、従来の電子ピアノにおけるソフトペ
ダル効果回路を示す回路図、第２図は、この考案
の一実施例によるペダル効果回路をそなえた電子
楽器の回路図である。２３……タツチセンサ、２５……ペダル情報ラ
ツチ用Ｄ−フリツプフロツプ、KSW……キース
イツチ、FS……ソフトペダルスイツチ。

Claims

【実用新案登録請求の範囲】鍵盤で鍵が押されるたびに該鍵に対応する楽音
信号（IN）を発生する電子楽器において、 (a) 前記楽音信号にペダル効果を付与すべく操作
される操作子（FP）と、 (b) この操作子が操作されるたびにその操作を検
知して操作情報を発生する操作検知手段（FS）
と、 (c) 前記鍵盤で鍵が押されるたびにその押鍵操作
を検知して押鍵情報（KON′）を発生する押鍵
検知手段KSW，１１〜１３と、 (d) この押鍵検知手段からの押鍵情報に応じて該
押鍵情報の発生開始時のみ前記操作検知手段か
らの操作情報を取込み、以後保持するラツチ手
段２５と、 (e) このラツチ手段に前記操作検知手段からの操
作情報が保持されることを条件にして、前記楽
音信号の振幅エンベロープにおけるピーク振幅
レベル（AL）及び振幅減衰率（IDT）を低下
制御するためのエンベロープ制御情報（−S₂）
を発生する情報発生手段２６，２７，２９と、 (f) 前記鍵盤で鍵が押されるたびに該鍵のタツチ
量を検知して該タツチ量に対応したタツチ情報
（S₁）を発生するタツチ検知手段２３，２４と、 (g) 前記ラツチ手段に前記操作検知手段からの操
作情報が保持されない非保持時には前記タツチ
検知手段からのタツチ情報に応じて前記楽音信
号の振幅エンベロープを制御すると共に、前記
ラツチ手段に前記操作手段からの操作情報が保
持された保持時には前記情報発生手段からのエ
ンベロープ制御情報に応じて前記タツチ検知手
段からのタツチ情報の値を修正することにより
前記楽音信号の振幅エンベロープをそのピーク
振幅レベル及び振幅減衰率が前記非保持時に比
べて低下するように制御するエンベロープ制御
手段３１〜５２とを設けたことを特徴とするペ
ダル効果回路。