JPH01190081A - 画像読取り装置並びに該装置に用いられる2値化方式 - Google Patents
画像読取り装置並びに該装置に用いられる2値化方式Info
- Publication number
- JPH01190081A JPH01190081A JP63014055A JP1405588A JPH01190081A JP H01190081 A JPH01190081 A JP H01190081A JP 63014055 A JP63014055 A JP 63014055A JP 1405588 A JP1405588 A JP 1405588A JP H01190081 A JPH01190081 A JP H01190081A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- peak value
- line
- slice level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 6
- 239000003086 colorant Substances 0.000 abstract description 12
- 238000003705 background correction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
Landscapes
- Character Input (AREA)
- Image Input (AREA)
- Facsimile Scanning Arrangements (AREA)
- Color Image Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
本発明は多色読取りが可能な画像読取り装置並びに該装
置に用いられる2値化方式に関する。
置に用いられる2値化方式に関する。
[従来の技術]
例えばコピーボードセファクシミリ等に使用される画像
読取り装置は光源と多数ビットからなるイメージセンサ
アレイによって1ラインずつ順次光電変換して画像信号
を得るようにしている。
読取り装置は光源と多数ビットからなるイメージセンサ
アレイによって1ラインずつ順次光電変換して画像信号
を得るようにしている。
このような画像読取り装置を使用して2色等の多色読取
りを行なう場合、従来としては光源にフィルタを設けR
,G、B等の画信号を得て色別する方法や、イメージセ
ンサ−にフィルタを付加しR,G、Bの信号が順次繰返
して取出されそれらの信号により3ビツトで1画素を構
成し色別する方法等が知られている。
りを行なう場合、従来としては光源にフィルタを設けR
,G、B等の画信号を得て色別する方法や、イメージセ
ンサ−にフィルタを付加しR,G、Bの信号が順次繰返
して取出されそれらの信号により3ビツトで1画素を構
成し色別する方法等が知られている。
例えば第3図に示すように、ラインセンサー1にRフィ
ルタ、Gフィルタ、Bフィルタのフィルタをセットした
後、原稿からの反射光をそのイメージセンサ−1に照射
する。これによりイメージセンサ−1からはR,G、B
の信号が出力され増幅器2a、2b、2cをそれぞれ介
してスイッチング回路3に供給される。スイッチング回
路3は入力されるR、G、Bの信号の1つを選択して次
段のA/Dコンバータ4に供給する。そしてこのA/D
コンバータ4でデジタル信号に変換してラインメモリ5
に供給する。そしてこれがR,G。
ルタ、Gフィルタ、Bフィルタのフィルタをセットした
後、原稿からの反射光をそのイメージセンサ−1に照射
する。これによりイメージセンサ−1からはR,G、B
の信号が出力され増幅器2a、2b、2cをそれぞれ介
してスイッチング回路3に供給される。スイッチング回
路3は入力されるR、G、Bの信号の1つを選択して次
段のA/Dコンバータ4に供給する。そしてこのA/D
コンバータ4でデジタル信号に変換してラインメモリ5
に供給する。そしてこれがR,G。
Bと1ライン毎に切換えられラインメモリ5には3ライ
ン分の信号が書込まれる。
ン分の信号が書込まれる。
そしてラインメモリ5に書込まれたR、G、Bの各画信
号により色識別四路6にて色の識別を行なうようにして
いる。
号により色識別四路6にて色の識別を行なうようにして
いる。
また第4図に示すように、原稿からの反射光を直接入力
して光電変換する第1のラインセンサー11と、原稿か
らの反射光を赤の補色であるシアン色のフィルタを透過
させてから入力して光電変換する第2のラインセンサー
12をそれぞれ設け、第1のラインセンサー11の出力
を増幅器13を介してA/Dコンバータ14に入力して
デジタル信号に変換し、さらにビット補正回路15でシ
エイデイング補正して2値化回路16に供給している。
して光電変換する第1のラインセンサー11と、原稿か
らの反射光を赤の補色であるシアン色のフィルタを透過
させてから入力して光電変換する第2のラインセンサー
12をそれぞれ設け、第1のラインセンサー11の出力
を増幅器13を介してA/Dコンバータ14に入力して
デジタル信号に変換し、さらにビット補正回路15でシ
エイデイング補正して2値化回路16に供給している。
また第2のラインセンサー12の出力を増幅器17を介
してA/Dコンバータ18に入力してデジタル信号に変
換し、さらにビット補正回路19でシエイデイング補正
して2値化回路20に供給している。
してA/Dコンバータ18に入力してデジタル信号に変
換し、さらにビット補正回路19でシエイデイング補正
して2値化回路20に供給している。
前記第1のラインセンサー11に入射される光は白色光
であるので例えば黒色及び3原色を読取ったとすると2
値化回路16に入力される信号は第5図の(a)に示す
ように黒色は0レベル、青と緑は略等しいレベル、赤は
青及び緑の略2倍のレベルとなり、かつ白は最大レベル
となる。そしてこの信号を青及び緑のレベルと赤のレベ
ルの間に設定されたスレッショルドレベルで2値化する
と第5図の(b)に示す2値化信号が得られる。
であるので例えば黒色及び3原色を読取ったとすると2
値化回路16に入力される信号は第5図の(a)に示す
ように黒色は0レベル、青と緑は略等しいレベル、赤は
青及び緑の略2倍のレベルとなり、かつ白は最大レベル
となる。そしてこの信号を青及び緑のレベルと赤のレベ
ルの間に設定されたスレッショルドレベルで2値化する
と第5図の(b)に示す2値化信号が得られる。
また前記第2のラインセンサー12に入射される光はシ
アン色のフィルタを透過した光であるので赤色の光はカ
ットされてOレベルとなるので2値化回路16に入力さ
れる信号は第5図の(C)に示すように黒色及び赤色は
Oレベルとなる。そしてこの信号を前記と同じスレッシ
ョルドレベルで2値化すると第5図の(d)に示す補色
の2値化信号が得られる。
アン色のフィルタを透過した光であるので赤色の光はカ
ットされてOレベルとなるので2値化回路16に入力さ
れる信号は第5図の(C)に示すように黒色及び赤色は
Oレベルとなる。そしてこの信号を前記と同じスレッシ
ョルドレベルで2値化すると第5図の(d)に示す補色
の2値化信号が得られる。
しかして2値化回路16から黒信号を得るとともに、そ
の2値化回路16出力をナントゲート21に入力する。
の2値化回路16出力をナントゲート21に入力する。
また2値化回路20の出力をインバータ22で反転して
から前記ナントゲート21に入力する。しかしてナント
ゲート21からは赤信号を得ることができる。
から前記ナントゲート21に入力する。しかしてナント
ゲート21からは赤信号を得ることができる。
[発明が解決しようとする課題]
このように従来装置では、ラインセンサーを複数個必要
とするか、フィルタを使用しなければならなかった。
とするか、フィルタを使用しなければならなかった。
そしてラインセンサーを複数個使用するものではそれに
対応する回路も同じ数だけ必要となり、構成が複雑化す
るとともに経済性が悪かった。またフィルタを使用した
場合、解像度が低下するともにフィルタに合せた回路が
必要となり、やはり構成が複雑化するとともに経済性が
悪かった。
対応する回路も同じ数だけ必要となり、構成が複雑化す
るとともに経済性が悪かった。またフィルタを使用した
場合、解像度が低下するともにフィルタに合せた回路が
必要となり、やはり構成が複雑化するとともに経済性が
悪かった。
そこで本発明はフィルタを使用せずに多色識別ができ、
従って回路構成が簡単化できるとともに経済性も向上で
きる画像読取り装置を提供しようとするものである。
従って回路構成が簡単化できるとともに経済性も向上で
きる画像読取り装置を提供しようとするものである。
また本発明はメモリを使用して容易に多色の2値化信号
を得ることができる画像読取り装置の2値化方式を提供
しようとするものである。
を得ることができる画像読取り装置の2値化方式を提供
しようとするものである。
[課題を解決するための手段]
本発明は、記載された文字、図形等の画像を1ラインず
つ光電変換して読取るラインセンサーと、このラインセ
ンサーからの出力をデジタル変換するアナログ/デジタ
ル変換回路と、この変換回路出力のピーク値を検出する
ピーク検出回路と、このピーク検出回路の検出したピー
ク値をもとに各種のスライスレベルを設定するスライス
レベル設定手段と、変換回路出力を、スライスレベル設
定手段による各種のスライスレベルに基いて2値化する
2値化手段と、この2値化手段で2値化して得られる2
値化信号に基いて多色判別を行なう判別手段を設けたも
のである。
つ光電変換して読取るラインセンサーと、このラインセ
ンサーからの出力をデジタル変換するアナログ/デジタ
ル変換回路と、この変換回路出力のピーク値を検出する
ピーク検出回路と、このピーク検出回路の検出したピー
ク値をもとに各種のスライスレベルを設定するスライス
レベル設定手段と、変換回路出力を、スライスレベル設
定手段による各種のスライスレベルに基いて2値化する
2値化手段と、この2値化手段で2値化して得られる2
値化信号に基いて多色判別を行なう判別手段を設けたも
のである。
また本発明は、メモリに接続されたアドレス・パスライ
ンの各ビットラインにピーク値、変換回路出力並びにス
ライスレベル設定情報の入力ラインを割当て、人力され
るピーク値、変換回路出力並びにスライスレベル設定情
報のビット値によりアドレスを決め、そのアドレスで指
定されるメモリ内のエリアに特定のコードを格納して2
値化の為のスライスレベルを設定することにある。
ンの各ビットラインにピーク値、変換回路出力並びにス
ライスレベル設定情報の入力ラインを割当て、人力され
るピーク値、変換回路出力並びにスライスレベル設定情
報のビット値によりアドレスを決め、そのアドレスで指
定されるメモリ内のエリアに特定のコードを格納して2
値化の為のスライスレベルを設定することにある。
[作用]
このような構成の本発明によれば、ラインセンサーから
の出力をアナログ/デジタル変換回路によってデジタル
信号に変換し、そのピーク値をピーク検出回路で検出す
る。そしてピーク検出回路の検出したピーク値をもとに
各種のスライスレベルを設定し、アナログ/デジタル変
換回路からの出力を順次スライスレベルを切換えながら
2値化し、その各2値化信号から多色判別を行なう。従
ってフィルタは不要となる。
の出力をアナログ/デジタル変換回路によってデジタル
信号に変換し、そのピーク値をピーク検出回路で検出す
る。そしてピーク検出回路の検出したピーク値をもとに
各種のスライスレベルを設定し、アナログ/デジタル変
換回路からの出力を順次スライスレベルを切換えながら
2値化し、その各2値化信号から多色判別を行なう。従
ってフィルタは不要となる。
また本発明においては2値化する場合、ピーク検出回路
からのピーク値、アナログ/デジタル変換回路出力及び
スライスレベル設定情報をメモリに接続されているアド
レス・パスラインの各ビットラインを割当ててメモリに
供給する。そしてアドレス・パスラインの各ビットライ
ンから入力されるビット値によってメモリのアドレスを
選択し、その選択されたアドレスに特定のコードを格納
することによって2値化のためのスライスレベル設定を
行なう。そして以後、入力される色信号によってメモリ
のアドレス選択が行われたときそのアドレスが特定コー
ドを格納したアドレスより大きいか小さいかによって2
値化変換を行なう。
からのピーク値、アナログ/デジタル変換回路出力及び
スライスレベル設定情報をメモリに接続されているアド
レス・パスラインの各ビットラインを割当ててメモリに
供給する。そしてアドレス・パスラインの各ビットライ
ンから入力されるビット値によってメモリのアドレスを
選択し、その選択されたアドレスに特定のコードを格納
することによって2値化のためのスライスレベル設定を
行なう。そして以後、入力される色信号によってメモリ
のアドレス選択が行われたときそのアドレスが特定コー
ドを格納したアドレスより大きいか小さいかによって2
値化変換を行なう。
[実施例]
以下、この発明の実施例を図面を参照して説明する。
第1図において31は原稿やコピーボード等に記載され
た文字、図形等の画像を1ラインずつ読取って光電変換
するラインセンサーである。このラインセンサー31か
らの画信号をA/D (アナログ/デジタル)変換回路
32でデジタル信号に変換した後ビット補正回路33に
よってシエイディング補正を行なっている。この補正は
ビット間の出力のバラツキを補正するものである。
た文字、図形等の画像を1ラインずつ読取って光電変換
するラインセンサーである。このラインセンサー31か
らの画信号をA/D (アナログ/デジタル)変換回路
32でデジタル信号に変換した後ビット補正回路33に
よってシエイディング補正を行なっている。この補正は
ビット間の出力のバラツキを補正するものである。
前記ラインセンサー31、A/D変換回路32及びビッ
ト補正回路33はタイミング制御回路34によって制御
されビット間のタイミングに同期が取られるようになっ
ている。
ト補正回路33はタイミング制御回路34によって制御
されビット間のタイミングに同期が取られるようになっ
ている。
前記補正回路33からの出力はピーク検出回路35及び
2値化手段を構成するROM (リード・オンリー・メ
モリ)36にそれぞれ供給している。
2値化手段を構成するROM (リード・オンリー・メ
モリ)36にそれぞれ供給している。
前記ピーク検出回路35は補正回路33出力を入力して
そのピーク値を検出し、そのピーク値を前記ROM36
に供給している。
そのピーク値を検出し、そのピーク値を前記ROM36
に供給している。
前記ROM36には例えばAO−A14の15本のビッ
トラインからなるアドレス・パスラインが接続され、前
記ビット補正回路33からの信号を6ビツトでビットラ
インAo−A5を介してROM36に入力し、前記ピー
ク検出回路35がらのピーク値を6ビツトでビットライ
ンA6〜Allを介してROM36に入力している。
トラインからなるアドレス・パスラインが接続され、前
記ビット補正回路33からの信号を6ビツトでビットラ
インAo−A5を介してROM36に入力し、前記ピー
ク検出回路35がらのピーク値を6ビツトでビットライ
ンA6〜Allを介してROM36に入力している。
またスライスレベル設定情報を出力するスライスレベル
制御回路37を設け、その制御回路37からスライスレ
ベル設定情報を3ビツトでビットラインA1□〜A14
を介してROM36に入力している。
制御回路37を設け、その制御回路37からスライスレ
ベル設定情報を3ビツトでビットラインA1□〜A14
を介してROM36に入力している。
従って前記ビット補正回路33からの信号及びピーク検
出回路35からのピーク値は6ビツトによってO〜3F
、すなわち0〜63の64通りにそのレベルを示すこと
ができるようになっている。
出回路35からのピーク値は6ビツトによってO〜3F
、すなわち0〜63の64通りにそのレベルを示すこと
ができるようになっている。
また前記スライスレベル制御回路37からのスライスレ
ベル設定情報は3ビツトによって最大8通りで作れるよ
うになっている。
ベル設定情報は3ビツトによって最大8通りで作れるよ
うになっている。
前記ROM36はアドレス・パスラインの各ビットライ
ンA o=A 14によってアドレス選択され、その選
択されたアドレスのエリアに特定のコード、例えば「0
0」を格納してそれをスライスレベルにして2値化する
ようになっている。
ンA o=A 14によってアドレス選択され、その選
択されたアドレスのエリアに特定のコード、例えば「0
0」を格納してそれをスライスレベルにして2値化する
ようになっている。
例えばビット補正値をa1ピーク値をb1スライスレベ
ルをCとする。但し、0≦a≦63.0≦b≦63、Q
<c<1である。
ルをCとする。但し、0≦a≦63.0≦b≦63、Q
<c<1である。
モしてa≧bXcが成立するとそれを白と判断してa、
bのアドレスAO−A5 * A 6 ”’ A l、
とスライスレベルCを決定するアドレスA12〜A14
で構成されるアドレスのエリアにro OJを格納する
ことになる。具体的に述べると、a −50−1100
10(32HEX) 、b−60−111100(3C
HEX)、c−7−111のとき、スライスレベルの係
数を0.8とするとa≧bXcが成立するので、rtt
tiittooitooto Jすなわち4ビツトずつ
に区切るとr IIIJ−7、rllllJ −F。
bのアドレスAO−A5 * A 6 ”’ A l、
とスライスレベルCを決定するアドレスA12〜A14
で構成されるアドレスのエリアにro OJを格納する
ことになる。具体的に述べると、a −50−1100
10(32HEX) 、b−60−111100(3C
HEX)、c−7−111のとき、スライスレベルの係
数を0.8とするとa≧bXcが成立するので、rtt
tiittooitooto Jすなわち4ビツトずつ
に区切るとr IIIJ−7、rllllJ −F。
roollJ −3、rooloJ−2となり、7F3
2で指定されるアドレスのエリアにrooJを格納して
白のスライスレベルを設定しこれにより白、黒の2値化
処理を行なうようにしている。
2で指定されるアドレスのエリアにrooJを格納して
白のスライスレベルを設定しこれにより白、黒の2値化
処理を行なうようにしている。
前記ROM36からの2値化信号を3ステートバツフア
38を介してラインメモリ39に供給するとともに排他
的オアゲート回路40に入力している。前記バッファ3
8及びラインメモリ39はリード・ライトコントローラ
40によって制御されるようになっている。また前記ラ
インメモリ39のアドレス制御はアドレスコントローラ
42によって行われるようになっている。
38を介してラインメモリ39に供給するとともに排他
的オアゲート回路40に入力している。前記バッファ3
8及びラインメモリ39はリード・ライトコントローラ
40によって制御されるようになっている。また前記ラ
インメモリ39のアドレス制御はアドレスコントローラ
42によって行われるようになっている。
前記ラインメモリ39に格納された信号は読み出されて
前記排他的オアゲート回路40に供給されるとともにセ
レクタ43に供給されるようになっている。前記セレク
タ43にはまた前記排他的オアゲート回路40の出力が
入力されるようになっている。前記セレクタ43は前記
ラインメモリ39から読み出された信号を出力するか前
記排他的オアゲルト回路40からの信号を出力するか選
択するようになっている。なお、前記ラインメモリ39
、排他的オアゲート回路40及びセレクタ43は判別手
段を構成している。
前記排他的オアゲート回路40に供給されるとともにセ
レクタ43に供給されるようになっている。前記セレク
タ43にはまた前記排他的オアゲート回路40の出力が
入力されるようになっている。前記セレクタ43は前記
ラインメモリ39から読み出された信号を出力するか前
記排他的オアゲルト回路40からの信号を出力するか選
択するようになっている。なお、前記ラインメモリ39
、排他的オアゲート回路40及びセレクタ43は判別手
段を構成している。
このような構成の本実施例においては、ラインセンサー
31で読取られた画信号はA/D変換回路32でデジタ
ル信号に変換され、さらにビット補正回路33でシエイ
ディング補正される。そしてシェイディング補正された
信号aは6ビツトでROM36のアドレスA、〜A5に
入力される。
31で読取られた画信号はA/D変換回路32でデジタ
ル信号に変換され、さらにビット補正回路33でシエイ
ディング補正される。そしてシェイディング補正された
信号aは6ビツトでROM36のアドレスA、〜A5に
入力される。
またシエイディング補正された信号はピーク検出回路3
5に供給されてピーク値検出が行われ、そのピーク検出
回路35からピーク値すが6ビツトでROM36のアド
レスA6〜Allに入力される。
5に供給されてピーク値検出が行われ、そのピーク検出
回路35からピーク値すが6ビツトでROM36のアド
レスA6〜Allに入力される。
ROM36のアドレスA12〜AI、1にはまたスライ
スレベル制御回路37で設定された3ビツトのスライス
レベル設定情報Cがへカされる。
スレベル制御回路37で設定された3ビツトのスライス
レベル設定情報Cがへカされる。
しかしてROM36ではa≧bXcの関係が成立してい
ると、入力アドレスAO”””A14によって指定され
るエリアに特定のコードであるro 0Jを格納してス
ライスレベルを設定する。
ると、入力アドレスAO”””A14によって指定され
るエリアに特定のコードであるro 0Jを格納してス
ライスレベルを設定する。
そして先ず第2図に示すようにスライスレベルL2を設
定してビット補正回路33からの信号を2値化する。こ
のスライスレベルL2によって先ず黒を判断する。例え
ば第2図に示すような黒、赤、白の画信号が入力された
とすると、黒は「0」と判断され、白と赤は「1」と判
断される。
定してビット補正回路33からの信号を2値化する。こ
のスライスレベルL2によって先ず黒を判断する。例え
ば第2図に示すような黒、赤、白の画信号が入力された
とすると、黒は「0」と判断され、白と赤は「1」と判
断される。
こうして得られる2値化信号は3ステートバツフア38
を介してラインメモリ39に書込まれるとともにセレク
タ43を介して出力され黒画信号となる。
を介してラインメモリ39に書込まれるとともにセレク
タ43を介して出力され黒画信号となる。
次にスライスレベル制御回路37からのスライスレベル
設定情報を切換えてスライスレベルL1(>L2)をR
OM36に設定する。しかしてこのスライスレベルL1
で2値化することにより黒と赤は「0」と判断され、白
は「1」と判断される。
設定情報を切換えてスライスレベルL1(>L2)をR
OM36に設定する。しかしてこのスライスレベルL1
で2値化することにより黒と赤は「0」と判断され、白
は「1」と判断される。
そしてこの2値化信号とラインメモリ39に格納されて
いる黒画信号の2値化信号が排他的オアゲート回路40
に入力され、赤面信号が取出される。そしてこの赤面信
号はセレクタ43を介して出力される。
いる黒画信号の2値化信号が排他的オアゲート回路40
に入力され、赤面信号が取出される。そしてこの赤面信
号はセレクタ43を介して出力される。
このようにし、てフィルタを格別使用せずに黒、赤の2
色判別ができるようになる。しかも使用されるラインセ
ンサーは1個で良いことになる。従って回路構成を簡単
化でき経済性も向上できる。
色判別ができるようになる。しかも使用されるラインセ
ンサーは1個で良いことになる。従って回路構成を簡単
化でき経済性も向上できる。
またROM36を使用し、そのアドレス・パスラインの
15ビツトを、6ビツト、6ビツト、3ビツトに分け、
それをビット補正された信号の入力、ピーク値の入力、
スライスレベル設定情報の入力に割当て、かつその各ビ
ットで指定されるアドレスのエリアに特定のコードであ
る「00」を格納してスライスレベルを設定し、そのス
ライスレベルによって2値化するようにしているので、
2色判別のために2種のスライスレベルを決めて26f
i化処理することが容易にできる。
15ビツトを、6ビツト、6ビツト、3ビツトに分け、
それをビット補正された信号の入力、ピーク値の入力、
スライスレベル設定情報の入力に割当て、かつその各ビ
ットで指定されるアドレスのエリアに特定のコードであ
る「00」を格納してスライスレベルを設定し、そのス
ライスレベルによって2値化するようにしているので、
2色判別のために2種のスライスレベルを決めて26f
i化処理することが容易にできる。
なお、前記実施例ではラインメモリを設けて予め1ライ
ンの黒画信号をそのメモリに格納してから、スライスレ
ベルを切換えてその1ラインの赤面信号を黒画信号を利
用して得るようにしたものについて述べたが必ずしもこ
れに限定されるものではなく、ラインメモリの代わりに
1ビツトのラッチ回路を設け、スライスレベルの切換え
を同じビット処理間に行なって黒画信号と赤画信号をビ
ット毎に得るようにしてもよい。
ンの黒画信号をそのメモリに格納してから、スライスレ
ベルを切換えてその1ラインの赤面信号を黒画信号を利
用して得るようにしたものについて述べたが必ずしもこ
れに限定されるものではなく、ラインメモリの代わりに
1ビツトのラッチ回路を設け、スライスレベルの切換え
を同じビット処理間に行なって黒画信号と赤画信号をビ
ット毎に得るようにしてもよい。
また前記実施例ではスライスレベルを2種設定して黒と
赤の2色を判別するものについて述べたが必ずしもこれ
に限定されるものではなく、スライスレベルを3種以上
設定するようにして3色以上判別することも簡単にでき
る。これはスライスレベル設定情報が3ビツト構成であ
るので、このビットによって多種のスライスレベル切換
えが可能となる。この場合ビット数をさらに増やせばさ
らに多種のスライスレベル設定が可能となる。またビッ
ト信号によってスライスレベルの細かい設定も可能とな
るので、単に色の識別のみでなく濃淡の識別も可能とな
るものである。
赤の2色を判別するものについて述べたが必ずしもこれ
に限定されるものではなく、スライスレベルを3種以上
設定するようにして3色以上判別することも簡単にでき
る。これはスライスレベル設定情報が3ビツト構成であ
るので、このビットによって多種のスライスレベル切換
えが可能となる。この場合ビット数をさらに増やせばさ
らに多種のスライスレベル設定が可能となる。またビッ
ト信号によってスライスレベルの細かい設定も可能とな
るので、単に色の識別のみでなく濃淡の識別も可能とな
るものである。
[発明の効果〕
以上詳述したように本発明によれば以下の効果を奏する
。
。
第1の請求項によれば、読取った画信号のピーク値を検
出し、そのピーク値をもとに各種のスライスレベルを設
定し、画信号をこの各種スライスレベルに基いて2値化
し、その各2値化信号によって多色判別を行なっている
ので、フィルタを使用せずまたラインセンサーも1個で
多色識別ができ、従って回路構成が簡単化できるととも
に経済性も向上できる。
出し、そのピーク値をもとに各種のスライスレベルを設
定し、画信号をこの各種スライスレベルに基いて2値化
し、その各2値化信号によって多色判別を行なっている
ので、フィルタを使用せずまたラインセンサーも1個で
多色識別ができ、従って回路構成が簡単化できるととも
に経済性も向上できる。
また第2の請求項によれば、メモリを使用し、そのアド
レスをピーク値、画信号、スライスレベル設定情報に割
当てることによってスライスレベルの切換えが容易にで
き、かつ2値化処理が容易にでき、従って容易に多色の
2値化信号を得ることができる。
レスをピーク値、画信号、スライスレベル設定情報に割
当てることによってスライスレベルの切換えが容易にで
き、かつ2値化処理が容易にでき、従って容易に多色の
2値化信号を得ることができる。
第1図はこの発明の実施例を示すブロック図、第2図は
同実施例の2値化処理を説明するための図、第3図及び
第4図は従来例を示すブロック図、第5図は第4図にお
ける2値化処理を説明するための図である。 31・・・ラインセンサー、32・・・A/D (アナ
ログ/デジタル)変換回路、35・・・ピーク検出回路
、36・・・ROM、37・・・スライスレベル制御回
路、39・・・ラインメモリ、40・・・排他的オアゲ
ート回路、43・・・セレクタ。 出願人代理人 弁理士 鈴江武彦
同実施例の2値化処理を説明するための図、第3図及び
第4図は従来例を示すブロック図、第5図は第4図にお
ける2値化処理を説明するための図である。 31・・・ラインセンサー、32・・・A/D (アナ
ログ/デジタル)変換回路、35・・・ピーク検出回路
、36・・・ROM、37・・・スライスレベル制御回
路、39・・・ラインメモリ、40・・・排他的オアゲ
ート回路、43・・・セレクタ。 出願人代理人 弁理士 鈴江武彦
Claims (2)
- (1)記載された文字、図形等の画像を1ラインずつ光
電変換して読取るラインセンサーと、このラインセンサ
ーからの出力をデジタル変換するアナログ/デジタル変
換回路と、この変換回路出力のピーク値を検出するピー
ク検出回路と、このピーク検出回路の検出したピーク値
をもとに各種のスライスレベルを設定するスライスレベ
ル設定手段と、前記変換回路出力を、前記スライスレベ
ル設定手段による各種のスライスレベルに基いて2値化
する2値化手段と、この2値化手段で2値化して得られ
る2値化信号に基いて多色判別を行なう判別手段を設け
たことを特徴とする画像読取り装置。 - (2)メモリを設け、このメモリに接続されたアドレス
・バスラインの各ビットラインにピーク値、変換回路出
力並びにスライスレベル設定情報の入力ラインを割当て
、入力されるピーク値、変換回路出力並びにスライスレ
ベル設定情報のビット値によりアドレスを決め、そのア
ドレスで指定される前記メモリ内のエリアに特定のコー
ドを格納して2値化の為のスライスレベルを設定するこ
とを特徴とする画像読取り装置に用いられる2値化方式
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63014055A JPH01190081A (ja) | 1988-01-25 | 1988-01-25 | 画像読取り装置並びに該装置に用いられる2値化方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63014055A JPH01190081A (ja) | 1988-01-25 | 1988-01-25 | 画像読取り装置並びに該装置に用いられる2値化方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01190081A true JPH01190081A (ja) | 1989-07-31 |
Family
ID=11850406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63014055A Pending JPH01190081A (ja) | 1988-01-25 | 1988-01-25 | 画像読取り装置並びに該装置に用いられる2値化方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01190081A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5253052A (en) * | 1991-04-12 | 1993-10-12 | Victor Company Of Japan, Ltd. | Apparatus for detecting relative motion between contents of successive fields of a video signal |
-
1988
- 1988-01-25 JP JP63014055A patent/JPH01190081A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5253052A (en) * | 1991-04-12 | 1993-10-12 | Victor Company Of Japan, Ltd. | Apparatus for detecting relative motion between contents of successive fields of a video signal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH029270A (ja) | 画像処理装置 | |
JPS6198069A (ja) | 画像処理装置 | |
JPS5896458A (ja) | 2値化方式 | |
US5301039A (en) | Image processing apparatus with pixel tone discrimination | |
JPH01190081A (ja) | 画像読取り装置並びに該装置に用いられる2値化方式 | |
US6798544B1 (en) | Image reading method, image reading device and image processing device | |
JPH04271667A (ja) | 色彩情報の読み取り方式 | |
JP2637541B2 (ja) | 色識別方法及び装置 | |
JP3160007B2 (ja) | 画像データ変換装置および画像入力装置および画像蓄積方法 | |
JPH01286575A (ja) | 画像読取り装置 | |
JP3282262B2 (ja) | 画像処理装置 | |
JPS63288566A (ja) | 画像処理装置 | |
JPH02142277A (ja) | 画像読取装置 | |
JPH01276879A (ja) | 画像読取り装置及びその装置を使用した印字制御装置 | |
JP2643273B2 (ja) | 画像処理装置 | |
JP3226580B2 (ja) | 画像処理装置 | |
JP3303990B2 (ja) | 画像信号処理装置 | |
JP3096500B2 (ja) | 画像入力装置 | |
JPH09312779A (ja) | 画像読み取り装置 | |
JPH06303424A (ja) | 網点領域判定装置 | |
JPH01160177A (ja) | 画像読み取り装置 | |
JPH06205232A (ja) | 画像処理装置 | |
JPS6180960A (ja) | 画信号処理方法 | |
JPS61105970A (ja) | 画信号処理装置 | |
JPH02228177A (ja) | イメージデータの二値化回路 |