JPH01185004A - System for compensating multistage offset - Google Patents
System for compensating multistage offsetInfo
- Publication number
- JPH01185004A JPH01185004A JP63009092A JP909288A JPH01185004A JP H01185004 A JPH01185004 A JP H01185004A JP 63009092 A JP63009092 A JP 63009092A JP 909288 A JP909288 A JP 909288A JP H01185004 A JPH01185004 A JP H01185004A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- compensation
- voltage
- counter
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
オフセット発生源によって発生されたオフセット電圧を
補償するオフセット補償方式に関し、オフセット電圧を
迅速かつ高精度に補償することを目的とし、
オフセット発生源によって発生されたオフセット電圧に
対し、逆相の粗補償によって所定値以下のオフセット電
圧にした後、微補償によって更に微細に補償するように
構成する。[Detailed Description of the Invention] [Summary] Regarding an offset compensation method that compensates for an offset voltage generated by an offset generation source, the present invention aims to compensate the offset voltage quickly and with high accuracy, and After the voltage is made to be an offset voltage below a predetermined value by coarse compensation in the opposite phase, the offset voltage is further finely compensated by fine compensation.
本発明は、オフセット発生源に対してオフセットの粗補
償を行った後、微補償を行うように構成した多段階オフ
セット補償方式に関するものである。The present invention relates to a multi-stage offset compensation system configured to perform coarse offset compensation for an offset source and then perform fine compensation.
〔従来の技術と発明が解決しようとする問題点〕従来、
アナログ信号入力装置などにおいて、この装置内に存在
するオフセット誤差を補償するために、発生したオフセ
ット誤差分に対応する逆相の電圧を加えて補償を行う、
第４図に示すような構成がある。[Problems to be solved by conventional technology and invention] Conventionally,
In analog signal input devices, etc., in order to compensate for offset errors that exist within the device, compensation is performed by adding a voltage of the opposite phase corresponding to the generated offset error.
There is a configuration as shown in FIG.
この第４図に示す従来の構成は、アナログ入力点を接地
し、入力電圧を零としてアナログ出力点に発生ずるオフ
セット電圧に対し、一定の割合で増加する逆相の電圧を
オフセット補償電圧発生回路１２によって発生させてこ
れを加え、両者の和を順次コンパレータ１３によって検
出する。このコンパレータ１３によって両者の和が零と
なる点を検出し、この点におけるオフセット補償電圧発
生回路１２によって発生されるオフセット補償電圧を保
持させ、オフセット発生源１１によって発生されるオフ
セット電圧を補償するようにしていた。この時、オフセ
ット補償発生回路１２によって発生されるオフセット補
償電圧の時間特性は、第５図に示すようになる。通常、
コンパレータ１３がアナログ出力点におｔする電圧が零
であることを比較して検出するのに、第５図に示すよう
に比較時間Δｔが必要となるため、゛オフセット補償電
圧発生回路１２によって発生されるオフセット補償電圧
は、図中点線を用いて示すような階段状になる。この方
式によるオフセット補償誤差は、この階段の１つに相当
するΔＶとなる。In the conventional configuration shown in FIG. 4, the analog input point is grounded, and the offset compensation voltage generation circuit generates a voltage of the opposite phase that increases at a constant rate with respect to the offset voltage generated at the analog output point when the input voltage is zero. 12 is generated and added, and the sum of both is sequentially detected by a comparator 13. The comparator 13 detects the point where the sum of the two becomes zero, holds the offset compensation voltage generated by the offset compensation voltage generation circuit 12 at this point, and compensates the offset voltage generated by the offset generation source 11. I was doing it. At this time, the time characteristics of the offset compensation voltage generated by the offset compensation generation circuit 12 are as shown in FIG. usually,
For the comparator 13 to compare and detect that the voltage t applied to the analog output point is zero, a comparison time Δt is required as shown in FIG. The offset compensation voltage applied has a step-like shape as shown by dotted lines in the figure. The offset compensation error in this method is ΔV, which corresponds to one of these steps.
ここで、より高精度のオフセット補償誤差にするために
、階段状の１つに相当するΔＶの値を小さくすると、オ
フセット補償電圧の曲線の傾きが小さくなり、オフセッ
ト補償に要する時間Ｔが長くなってしまうという問題点
があった。また、逆に、オフセット補償に要する時間′
「を短くするには、ΔＬの値は一定であるから、ΔＶの
値を大きくしなければならず、オフセット補償誤差Δ■
が大きくなり、精度が悪くなってしまうという問題点が
あった。Here, in order to obtain a more accurate offset compensation error, if the value of ΔV corresponding to one of the steps is decreased, the slope of the offset compensation voltage curve becomes smaller, and the time T required for offset compensation becomes longer. There was a problem with this. Conversely, the time required for offset compensation ′
Since the value of ΔL is constant, the value of ΔV must be increased to shorten the offset compensation error Δ■
There was a problem in that the size became large and the accuracy deteriorated.
本発明は、オフセット電圧を迅速かつ高精度に補償する
ことを目的としている。The present invention aims to quickly and accurately compensate for offset voltage.
第１図を参照して問題点を解決するための手段を説明す
る。Means for solving the problem will be explained with reference to FIG.
第１図において、オフセット発生源１ば、ゲインアンプ
、フィルタ等のオフセット電圧ｖ、°を発生するアナロ
グ入力装置などである。In FIG. 1, an offset generation source 1 is an analog input device such as a gain amplifier, a filter, etc. that generates offset voltages v and °.
ＤＡＣ（ディジタル・アナログ変換器’） ＋１１２−
１．２−２は、ディジタル値をアナログ値に変換し、オ
フセット補償電圧Ｖ、、Ｖ２を発生するものである。DAC (Digital to Analog Converter') +112-
1.2-2 converts a digital value into an analog value and generates offset compensation voltages V, , V2.
カウンタ（１１３−１，３−２は、ディジクル値を計数
し、計数したディジタルデータをＤ Ａ Ｃ（１） ２
−１．２−２に夫々供給するものである。The counters (113-1, 3-2 count digital values and convert the counted digital data into DAC(1) 2
-1.2-2 respectively.
コンパレータｆｉｌ ４−１は、オフセットＮ圧Ｖ ｉ
゛に対する粗補償が終了したか否かを検出するものであ
る。The comparator fil 4-1 has an offset N pressure Vi
This is to detect whether coarse compensation for ``has been completed''.
コンパレータ（２１４−２は、オフセット電圧Ｖ。Comparator (214-2 is offset voltage V.
゛に対する微補償が終了したか否かを検出するものであ
る。This is to detect whether or not the fine compensation has been completed.
本発明は、第１図に示すように、アナログ入力点を接地
した状態のもとで、オフセット発生源ｌによって発生さ
れたオフセット電圧値■、°に対し、カウンタ（１１３
−１によってカウントアツプされたディジタルデータに
対応してＤＡＣｆｌ１２−１によって発生された粗補償
用のオフセット補償電圧ｖｌをアンプ（１１，５−１を
用いて加算し、この加算したオフセット補償後の電圧■
。がコンパレータｆｉｌ ４−１によって粗補償が終了
する電圧■８以下になったことが検出された場合、カウ
ンタ（１）３−１のカウントアンプを停止する。次に、
カウンタｔ２１３−２のカウントアンプを行い、ディジ
タルデータをＤ Ａ Ｃ＋２１２−２に供給して生成し
た微補償用のオフセット補償電圧ｖ２をアンプｆｉ＋
５−１を用いて更に加算し、この加算したオフセット補
償後の電圧■。がコンパレータ（２＋ ４−２によって
微補償が終了する零電圧以下になったことが検出された
場合、カウンタ（２１３−２のカウントアンプを停止す
る。As shown in FIG. 1, the present invention uses a counter (113
The offset compensation voltage vl for coarse compensation generated by the DAC fl12-1 in response to the digital data counted up by -1 is added using the amplifier (11, 5-1, and the added voltage after offset compensation is ■
. When it is detected by the comparator fil 4-1 that the voltage has become lower than the voltage 8 at which coarse compensation ends, the count amplifier of the counter (1) 3-1 is stopped. next,
The offset compensation voltage v2 for fine compensation generated by performing count amplification of the counter t213-2 and supplying digital data to the DAC+212-2 is applied to the amplifier fi+.
5-1 is further added, and the voltage after this added offset compensation is ■. When it is detected by the comparator (2+4-2) that the voltage has fallen below zero voltage at which fine compensation ends, the count amplifier of the counter (213-2) is stopped.
従って、オフセット発止源Ｉによって発生されたオフセ
ット電圧■、゛に対し、粗補償した後に更に微補償する
ことにより、高精度かつ高速にオフセット補償を行うこ
とが可能となる。Therefore, by coarsely compensating and then further finely compensating the offset voltages (2) and (2) generated by the offset source I, it is possible to perform offset compensation with high accuracy and high speed.
次に、第１図から第３図を用いて本発明の１実施例の構
成および動作を順次詳細に説明する。。Next, the configuration and operation of one embodiment of the present invention will be explained in detail using FIGS. 1 to 3. .
第１図において、オフセット発生＃１は、ゲインアンプ
、フィルタ等のアナログ入力装置などのオフセット電圧
を発生させるものである。In FIG. 1, offset generation #1 generates an offset voltage in analog input devices such as gain amplifiers and filters.
ＤＡＣ１ｌ＋２−１は、粗補償用のオフセット補償電圧
ｖＩを発生させるものである。このオフセット補償電圧
■、は、カウンタ（１１３−１をカウントアツプして計
数したディジタルデータを当邸亥ＤＡＣ（ｌ１２−１に
入力することにより、徐々に大きな値となる。この粗補
償用のオフセット補償電圧Ｖ、の値は、当該ＤＡＣ（１
１２−１に供給する基準電圧Ｖｌ１１の値、あるいは加
算用の抵抗値Ｒ１のいずれかによって粗く補償、例えば
ＤＡＣ（２）２−２に供給する基準電圧ｖＲ□あるいは
加算用の抵抗Ｒつに比し、下式のように設定する。The DAC1l+2-1 generates an offset compensation voltage vI for coarse compensation. This offset compensation voltage (2) gradually increases in value by counting up the counter (113-1) and inputting the counted digital data to the DAC (112-1). The value of the compensation voltage V, is the value of the corresponding DAC (1
Roughly compensate by either the value of the reference voltage Vl11 supplied to the DAC (2) 12-1 or the resistance value R1 for addition, for example, the value compared to the reference voltage vR□ supplied to the DAC (2) 2-2 or the resistance R for addition. Then, set it as shown below.
ＶＲ，＞＞Ｖ、、 ｏ ｒＲ，＞＞Ｒ，” ・−・（
１１Ｄ Ａ Ｃｆ２） ２−２は、微補償用のオフセッ
ト補償電圧ｖ２を発生させるものである。このオフセッ
ト補償電圧■２は、カウンタ（２１３−２をカウントア
ツプして計数したディジタルデータを当該ＤＡＣ（２１
２−２に入力することにより、徐々に大きな値となる。VR, >>V,, o rR, >>R,” ・−・(
11D A Cf2) 2-2 is for generating an offset compensation voltage v2 for fine compensation. This offset compensation voltage 2 is used to convert the digital data counted by counting up the counter (213-2) to the corresponding DAC (213-2).
By inputting to 2-2, the value becomes gradually larger.
コンパレータｆｉｌ ４−１は、粗補償用のオフセット
補償電圧ｖ１によるオフセット補償が終了したか否かを
検出するものであって、オフセット補償後の電圧値がオ
フセット終了電圧Ｖ、よりも小さくなり、極性が反転し
た旨を検出するもので゛ある。The comparator fil4-1 detects whether offset compensation using the offset compensation voltage v1 for coarse compensation has been completed. This is to detect that the has been reversed.
この極性の反転信号によって、カウンタ（１１３−１の
カウントアンプが停止され、粗補償の値が保持される。The count amplifier of the counter (113-1) is stopped by this polarity inverted signal, and the coarse compensation value is held.
：Ｊ ７ハレータ（２１４−２は、微補償用のオフセッ
ト補償電圧ｖ２によるオフセット補償が終了したか否か
を検出するものであって、オフセット補償後の電圧値が
オフセット終了電圧である零電圧よりも小さくなり、極
性が反転した旨を検出するものである。この極性の反転
信号によって、カウンタ１２） ３−２のカウントアツ
プが停止され、微補償の値が保持される。:J7 Halator (214-2 is for detecting whether offset compensation by offset compensation voltage v2 for fine compensation has been completed, and the voltage value after offset compensation is lower than zero voltage which is the offset end voltage. This is to detect that the polarity has been reversed.This polarity inversion signal causes the counter 12) 3-2 to stop counting up and hold the fine compensation value.
アンプ（１１５−１は、オフセット発生源１によって発
生されるオフセット電圧ｖ、’ 、ＤＡＣ（１１２−１
によって発生される粗補償用のオフセット補償電圧Ｖ、
、ＤＡＣＴ２１２−２によって発生される微補償用のオ
フセット補償電圧■２、およびＤＡＣ（１１２−１，２
−２によって発生させるオフセット補償電圧Ｖ、 、Ｖ
２の値を正電圧にしてユニボール用のＤＡコンバータを
使い得るようにするためのバイアス電圧Ｖ、を夫々加算
し、出力電圧Ｖ。を発生させるものである。この出力電
圧ｖ０は下式（２）によって表される。The amplifier (115-1 is the offset voltage v,' generated by the offset generation source 1, the DAC (112-1
The offset compensation voltage V for coarse compensation generated by
, the offset compensation voltage ■2 for fine compensation generated by the DACT212-2, and the DAC (112-1, 2
-2 offset compensation voltages V, , V
The output voltage V is obtained by adding the bias voltage V to make the value of 2 a positive voltage so that the DA converter for uniball can be used. It is something that generates. This output voltage v0 is expressed by the following equation (2).
Ｖｏ＝−Ｒｏ（Ｖｔ ’／Ｒ６＋Ｖｍ ／Ｒａ
＋Ｖ＋ ／Ｒｔ ＋Ｖ＊ ／Ｒｚ） ・ ＋２
１（１）補償開始時二オフセット補償電圧Ｖ、 、Ｖ２
がともに零であるので、出力電圧ｖ６は下式（３１によ
って表される。Vo=-Ro(Vt'/R6+Vm/Ra
+V+ /Rt +V* /Rz) ・ +2
1 (1) Two offset compensation voltages V, , V2 at the start of compensation
Since both are zero, the output voltage v6 is expressed by the following equation (31).
Ｖｏ＝−Ｒｏ（Ｖ 、 ’ ／Ｒ、＋Ｖ＋＋ ／Ｒｍ
） −・−−・・＋３１（２） 粗補償時：オフセ
ソト補償電圧ｖ２が零であるので、出力電圧■。は下式
（４）によって表される。Vo=-Ro(V, '/R, +V++/Rm
) −・−−・・+31 (2) During coarse compensation: Since the offset compensation voltage v2 is zero, the output voltage is ■. is expressed by the following equation (4).
Ｖｏ−−Ｒｏ（Ｖｔ ’／Ｒｔ ＋Ｖ＋＋ ／Ｒ
ａ ＋Ｖ＋ ／Ｒ＋） ・ ・ ・ ・ ｌ４１
（３） 微補償時：オフセット補償電圧Ｖ、が所定の
値に保持され、かつオフセット補償電圧■２が徐々に大
きくされ、出力電圧ＶＯは式（２）によって表される。Vo--Ro(Vt'/Rt +V++/R
a +V+ /R+) ・ ・ ・ ・ l41
(3) During fine compensation: the offset compensation voltage V is held at a predetermined value, the offset compensation voltage 2 is gradually increased, and the output voltage VO is expressed by equation (2).
アンプ（２１５−２は、アンプｆｉｌ ５−１によって
加算された出力電圧■。の値を反転増幅（例えば１００
倍の反転増幅）するものである。The amplifier (215-2 inverts and amplifies (for example, 100
(inversion amplification).
次に、第２図フローチャートに示す手順に従って、第３
図を用いて第１図構成の動作を順次詳細に説明する。Next, follow the steps shown in the flowchart in Figure 2 to
The operation of the configuration shown in FIG. 1 will be explained in detail using the figures.
第２図において、図中■は、初期設定を行う状態を示す
。これは、第３図■に示すように、予想されるオフセッ
ト電圧■、よりも大きいバイアス電圧Ｖ１１を印加する
ことであって、例えば第１図アンプ＋１１５−１の入力
端に抵抗Ｒ８を介してバイアス電圧■、を印加すること
を意味している。これにより、オフセット電圧の大きさ
に係わらず、ＡＤＣ＋１１２−１，２−２によるオフセ
ット補償電圧Ｖ、 、Ｖ！が常に正の値から始まること
となり、構成が簡単かつ安価なユニボールのＤＡコンバ
ータを使うことが可能となる。向、補償中は、オフセッ
ト発生源１のアナログ入力点は、接地する。In FIG. 2, ■ in the figure indicates a state in which initial settings are performed. This is done by applying a bias voltage V11 that is larger than the expected offset voltage ■, as shown in Figure 3 ■, and for example, by applying a bias voltage V11 to the input terminal of the amplifier +115-1 in Figure 1 via a resistor R8. This means applying a bias voltage ■. As a result, regardless of the magnitude of the offset voltage, the offset compensation voltages V, , V! by ADC+112-1, 2-2! will always start from a positive value, making it possible to use a uniball DA converter with a simple and inexpensive configuration. During compensation, the analog input point of the offset source 1 is grounded.
図中■は、カウンタ（ＩＩをアップする状態を示す。■ in the figure indicates a state in which the counter (II) is increased.
これは、第３図■に示すように、第１図カウンタｆｉｌ
３−１のカウントアンプを行い、このカウントアンプ
したディジタルデータをＤＡＣ（１１２−１に供給して
オフセット補償電圧■、の値を徐々に大きくすることを
意味している。This corresponds to the counter fil in Figure 1, as shown in Figure 3 (■).
This means that the count amplifier 3-1 is performed, and the count-amplified digital data is supplied to the DAC (112-1) to gradually increase the value of the offset compensation voltage (2).
図中■は、コンパレータｆｌ＋の極性が反転したか否か
を判別することを意味している。反転した場合（第１図
コンパレータ１１） ４−１によってオフセット電圧が
所定の基準電圧■８よりも小さくなり、反転した場合）
には、粗補償が終了したので、図中■を実行する。非反
転の場合には、未だ粗補償が十分でないので、図中■に
よって繰り返しカウンタ（１１３−１のカウントアンプ
を行う。In the figure, ■ means that it is determined whether or not the polarity of the comparator fl+ has been reversed. In the case of inversion (Fig. 1 comparator 11) When the offset voltage becomes smaller than the predetermined reference voltage ■8 due to 4-1 and inversion)
Now that the coarse compensation has been completed, execute the step (■) in the figure. In the case of non-inversion, coarse compensation is not yet sufficient, so the count amplification of the repetition counter (113-1) is carried out as indicated by (■) in the figure.
図中■は、カウンタ（１）の値を保持する状態を示す。In the figure, ■ indicates a state in which the value of the counter (1) is held.
これは、第３図■に示すように、図中■で第１図コンパ
レータ１１＋ ４−１によって極性が反転したことが検
出され、粗補償が終了したので、この粗補償したオフセ
ット補償電圧■１の値を保持（第１図カウンタ（１１３
−１のカウントアツプを停止して保持）することを意味
している。この粗補償に要する時間は、第３図に示すよ
うに粗補償時間１．となる。As shown in Figure 3 (■), the comparator 11+4-1 in Figure 1 detects that the polarity has been reversed at (■) in the figure, and the coarse compensation is completed, so this coarsely compensated offset compensation voltage (■1) Holds the value of (Figure 1 counter (113)
This means to stop and hold the count up of -1. The time required for this rough compensation is as shown in FIG. becomes.
図中■は、カウンタ（２）をアンプする状態を示す。In the figure, ■ indicates a state in which the counter (2) is amplified.
これは、第３図■に示すように、第１図カウンタ（２１
３−２のカウントアンプを行い、このカウントアンプし
たディジタルデータをＤ Ａ Ｃ［２１２−２に供給し
てオフセット補償電圧■２の値を徐々に大きくすること
を意味している。This is the counter (21) in Figure 1, as shown in Figure 3 ■.
This means that the count amplifier 3-2 is performed, and the count-amplified digital data is supplied to the DAC [212-2] to gradually increase the value of the offset compensation voltage 2.
図中■は、コンパレーク（２）の極性が反転したか否か
を判別することを意味している。反転した場合（第１図
コンパレータ（２１４−２によってオフセット補償電圧
が零電圧よりも小さくなり、反転した場合）には、微補
償が終了したので、図中■を実行する。非反転の場合に
は、未だ微補償が十分でないので、図中■によって繰り
返しカウンタ（２）３−２のカウントアンプを行う。In the figure, ■ means that it is determined whether the polarity of the comparator (2) has been reversed. In the case of inversion (the offset compensation voltage becomes smaller than zero voltage by the comparator 214-2 in Figure 1 and inversion), the fine compensation is completed, so execute ■ in the figure.In the case of non-inversion Since the fine compensation is not yet sufficient, the count amplification of the repetition counter (2) 3-2 is carried out as indicated by (■) in the figure.
図中■は、カウンタ（２）の値を保持する状態を示す。In the figure, ■ indicates a state in which the value of the counter (2) is held.
これは、第３図■に示すように、図中■で第１図コンパ
レータ（２１４−２によって極性が反転したことが検出
され、微補償が終了したので、この微補償したオフセッ
ト補償電圧ｖ２の値を保持（第１図カウンタ１２＋ ３
−２のカウントアツプを停止して保持）することを意味
している。この微補償に要する時間は、第３図に示すよ
うに微補償時間ｔ２となる。従って、補償に要するオフ
セット補償時間′ｒは、第３図に示すように、粗補償時
間１、と微補償時間り、との和となり、このオフセット
補償時間Ｔを一定とした場合、粗補償と微補償とのよう
に多段階に分けて補償を行うことにより、高速かつ高精
度に補償を行うことが可能となる。As shown in Figure 3 (■), the comparator (214-2 in Figure 1) has detected that the polarity has been reversed and the fine compensation has been completed, so the offset compensation voltage v2 that has been finely compensated is Hold the value (Figure 1 counter 12 + 3
-2 count-up is stopped and held). The time required for this fine compensation is a fine compensation time t2, as shown in FIG. Therefore, as shown in FIG. 3, the offset compensation time 'r required for compensation is the sum of the coarse compensation time 1 and the fine compensation time.If this offset compensation time T is constant, the coarse compensation By performing compensation in multiple stages such as fine compensation, it becomes possible to perform compensation at high speed and with high accuracy.
第３図は、本発明に係わるオフセット電圧補償特性図を
示す。図中縦軸はオフセット補償電圧を示し、横軸は時
間を表す０図中■は第２図■による初期設定された電圧
を示す。図中■は第２図■によって粗補償されている電
圧を示す。図中■は第２図■によって粗補償値が保持さ
れる電圧を示す。図中■は第２図■によって微補償され
ている電圧を示す。図中■は第２図■によって微補償値
が保持される電圧を示し、これによってオフセット電圧
の補償が行われたこととなる。FIG. 3 shows an offset voltage compensation characteristic diagram according to the present invention. In the figure, the vertical axis indicates the offset compensation voltage, and the horizontal axis indicates time. In the figure, ■ indicates the initially set voltage according to FIG. 2, ■. In the figure, ■ indicates a voltage that has been roughly compensated by ■ in Figure 2. In the figure, ■ indicates the voltage at which the coarse compensation value is maintained as shown in Figure 2 (■). In the figure, ■ indicates a voltage that has been slightly compensated by ■ in Figure 2. 3 in the figure indicates the voltage at which the fine compensation value is maintained according to 2 in FIG. 2, and this means that the offset voltage has been compensated.
尚、第１図構成は、粗補償の終了検出、および微補償の
終了検出に夫々コンパレーク（１１４−１。The configuration in FIG. 1 uses a comparator (114-1) for detecting the end of coarse compensation and for detecting the end of fine compensation.
４−２の２つを用いたが、１つのコンパレータを用い、
当該コンパレータに入力する比較基準となる電圧を図示
基準電圧■、と接地電圧とをスイッチにより切り替える
ようにしてもよい。4-2, but using one comparator,
The comparison reference voltage input to the comparator may be switched between the illustrated reference voltage (2) and the ground voltage using a switch.
以上説明したように、本発明によれば、オフセット発生
源ｌによって発生されたオフセット電圧■、゛に対し、
粗補償した後に更に微補償するという多段階の補償を行
う構成を採用しているため、高速かつ高精度にオフセッ
ト補償を行うことができる。As explained above, according to the present invention, for the offset voltages ■ and ゛ generated by the offset generation source l,
Since a multi-stage compensation structure is adopted in which coarse compensation is performed and then further fine compensation is performed, offset compensation can be performed at high speed and with high precision.
第１図は本発明の１実施例構成図、第２図は本発明の動
作説明フローチャー１・、第３図は本発明に係るオフセ
ット電圧補償特性図、第４図は従来技術の構成図、第５
図は従来技術の動作説明図を示す。
図中、ｌはオフセット発生源、２−１．２−２はＤＡＣ
（デジタル・アナログ変換器）、３−１．３−２はカウ
ンタ、４−１４−２はコンパレータ、５−１は加算用の
アンプを表す。
本売日月に係る７７ヒツト電圧葡°イ賞ｆｉ−１’ｉ図
第 ３ 図Fig. 1 is a block diagram of one embodiment of the present invention, Fig. 2 is a flowchart 1 for explaining the operation of the present invention, Fig. 3 is an offset voltage compensation characteristic diagram according to the present invention, and Fig. 4 is a block diagram of a conventional technique. , 5th
The figure shows an explanatory diagram of the operation of the prior art. In the figure, l is the offset source, 2-1.2-2 is the DAC
(digital/analog converter), 3-1.3-2 represents a counter, 4-14-2 represents a comparator, and 5-1 represents an amplifier for addition. Figure 3 of the 77 Hits Voltage Gradient Award fi-1'i figure related to the sale date and month.
Claims (1)
補償するオフセット補償方式において、オフセット発生
源によって発生されたオフセット電圧に対し、逆相の粗
補償によって所定値以下のオフセット電圧にした後、微
補償によって更に微細に補償するように構成したことを
特徴とする多段階オフセット補償方式。In an offset compensation method that compensates for the offset voltage generated by an offset generation source, the offset voltage generated by the offset generation source is reduced to a predetermined value or less by coarse compensation of the opposite phase, and then finer by fine compensation. A multi-stage offset compensation method characterized by being configured to compensate for.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009092A JPH01185004A (en) | 1988-01-19 | 1988-01-19 | System for compensating multistage offset |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63009092A JPH01185004A (en) | 1988-01-19 | 1988-01-19 | System for compensating multistage offset |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01185004A true JPH01185004A (en) | 1989-07-24 |
Family
ID=11710973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63009092A Pending JPH01185004A (en) | 1988-01-19 | 1988-01-19 | System for compensating multistage offset |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01185004A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG100609A1 (en) * | 1996-03-18 | 2003-12-26 | Hitachi Ulsi Eng Corp | Digital/analog conversion output circuit having an offset control circuit |
| JP2007243994A (en) * | 2007-06-11 | 2007-09-20 | Toshiba Corp | Offset compensation circuit |
| JP2008219295A (en) * | 2007-03-01 | 2008-09-18 | Fujitsu Ltd | Offset correction circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677710A (en) * | 1979-11-30 | 1981-06-26 | Chino Works Ltd | Zero-point adjusting circuit |
-
1988
- 1988-01-19 JP JP63009092A patent/JPH01185004A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5677710A (en) * | 1979-11-30 | 1981-06-26 | Chino Works Ltd | Zero-point adjusting circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG100609A1 (en) * | 1996-03-18 | 2003-12-26 | Hitachi Ulsi Eng Corp | Digital/analog conversion output circuit having an offset control circuit |
| JP2008219295A (en) * | 2007-03-01 | 2008-09-18 | Fujitsu Ltd | Offset correction circuit |
| JP2007243994A (en) * | 2007-06-11 | 2007-09-20 | Toshiba Corp | Offset compensation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4246497A (en) | Phase measuring circuit | |
| CN108918980B (en) | Capacitance signal measuring circuit and measuring method | |
| US20150061720A1 (en) | System and apparatus for measuring capacitance | |
| TWI224419B (en) | DC offset compensation circuit of closed loop operational amplifier and method of compensating for DC offset | |
| US4390844A (en) | Integration filter for step waveforms | |
| KR102367809B1 (en) | Method and apparatus for reducing the effect of transistor random mismatch in circuit | |
| CN112083212B (en) | Current sensor and frequency compensation method thereof | |
| JPH01185004A (en) | System for compensating multistage offset | |
| US3943506A (en) | Multiple ramp digitisers | |
| CN101299599A (en) | Method, apparatus and system for acquiring calibration capacitance value of transconductance filter | |
| US10700673B2 (en) | Comparison circuit and delay cancellation method | |
| US3939365A (en) | Pulse peak detector | |
| US8836416B2 (en) | Tuning circuitry and method for active filters | |
| KR20150106845A (en) | CIRCUIT ARRANGEMENT, ANALOG/DIGITAL CONVERTER, GRADIENT AMPLIFIER AND METHOD FOR SUPPRESSING OFFSET, OFFSET DRIFT AND 1/f NOISE DURING ANALOG/DIGITAL CONVERSION | |
| US4327329A (en) | Electrical signal processing | |
| JP2001091373A (en) | Pressure sensor circuit | |
| JPS58167971A (en) | Digital type maximum/minimum detection circuit | |
| CN215181632U (en) | Precise adjustable current source circuit | |
| KR100335136B1 (en) | Apparatus of signal transformation | |
| CN117459063A (en) | Driving circuit and driving device | |
| CN117330812A (en) | Microvolts signal acquisition and recognition method and satellite-borne computer | |
| CN116908553A (en) | Measuring method and circuit for DC gain of operational amplifier ring | |
| SU1688191A1 (en) | Device for measuring high resistances | |
| JP2948633B2 (en) | Method for measuring voltage of semiconductor device | |
| CN117665363A (en) | Micro-current detection system based on Pian-class logarithmic amplification module |