JPH01184878A - Manufacture of lateral pin photo diode - Google Patents
Manufacture of lateral pin photo diodeInfo
- Publication number
- JPH01184878A JPH01184878A JP63006109A JP610988A JPH01184878A JP H01184878 A JPH01184878 A JP H01184878A JP 63006109 A JP63006109 A JP 63006109A JP 610988 A JP610988 A JP 610988A JP H01184878 A JPH01184878 A JP H01184878A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- type
- resist
- region
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 45
- 239000012535 impurity Substances 0.000 claims description 9
- 230000031700 light absorption Effects 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 101100135211 Pseudomonas putida otemo gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、横型ｐｉｎフォトダイオードの製造方法に
関し、さらに詳しくは、電極ストライプ幅を狭くし得る
横型ｐｉｎフォトダイオードの製造方法に係るものであ
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a horizontal pin photodiode, and more particularly, to a method for manufacturing a horizontal pin photodiode that can reduce the electrode stripe width. .
従来例によるこの種の横型ｐｉｎフォトダイオードとし
て、例えば、１９８６年秋季応用物理学会学術講演会講
演予稿集の９．２１１（講演番号３０ａ−Ｙ−５）に記
載されている横型ｐｉｎフォトダイオードの素子構造の
概要を第２図に示す。As a conventional horizontal pin photodiode of this kind, for example, a horizontal pin photodiode element described in 9.211 (lecture number 30a-Y-5) of the 1986 Autumn Academic Conference of the Japan Society of Applied Physics, Proceedings Proceedings. Figure 2 shows an outline of the structure.
すなわち、この第２図従来例構成において、符号１は半
絶縁性基板を示し、２はバッファ層、３は光吸収層、４
は受光窓層であって、これらの各層２，３．および４は
、前記半絶縁性基板ｌ上に順次に形成されており、また
、６および７はこれらの各層間に跨って形成されたｎ型
の注入領域、およびｐ型の注入領域であり、さらに、８
はこれらの各注入領域６．７上に形成されたそれぞれに
各電極である。That is, in the conventional configuration shown in FIG. 2, numeral 1 indicates a semi-insulating substrate, 2 a buffer layer, 3 a light absorption layer, and 4
are light-receiving window layers, and each of these layers 2, 3 . and 4 are sequentially formed on the semi-insulating substrate l, and 6 and 7 are an n-type implantation region and a p-type implantation region formed across each of these layers, Furthermore, 8
are respective electrodes formed on each of these implanted regions 6.7.
しかして、この従来例構成による横型ｐｉｎフォトダイ
オードは、次のようにして製造される。The horizontal pin photodiode having this conventional configuration is manufactured as follows.
まず、半絶縁性基板を１上にバッファ層２．光吸収層３
．および受光窓層４を順次に形成させてなる半導体エピ
タキシャルウェハ上にあって、図示省略したレジストパ
ターンをｎ型注入マスクとして写真製版技術により形成
させ、これをマスクにｎ型不純物をイオン注入してｎ型
注入領域６を形成させ、かつレジスト除去後、アニール
処理してｎ型注入領域６を活性化させ、また、同様な操
作を繰り返すことにより、今度はｎ型注入領域７を形成
、活性化させ、さらに、これらのｎ型注入領域６、およ
びｎ型注入領域７の各パターンにマスク合せして、再度
、新たなレジストパターンを設け、これをマスクして同
各領域６．７上にそれぞれ電極８を形成させ、このよう
にして、所期の横型ｐｉｎフォトダイオードを得るので
ある。First, a semi-insulating substrate 1 is placed on top of a buffer layer 2. Light absorption layer 3
．． and a light-receiving window layer 4 are sequentially formed on a semiconductor epitaxial wafer, a resist pattern (not shown) is formed by photolithography as an n-type implantation mask, and n-type impurities are ion-implanted using this as a mask. After forming an n-type implantation region 6 and removing the resist, annealing is performed to activate the n-type implantation region 6, and by repeating the same operation, an n-type implantation region 7 is formed and activated. Furthermore, a new resist pattern is provided again by matching the mask to each pattern of these n-type implanted regions 6 and 7, and this is masked to form a new resist pattern on each of the same regions 6 and 7, respectively. The electrode 8 is formed, and in this way, the desired horizontal pin photodiode is obtained.
しかしながら、このような従来例での製造方法において
は、写真製版技術によって、ｎ型、およびｐ型の各注入
マスクをそれぞれに設け、これらのマスクでｎ型注入領
域６．およびｎ型注入領域７をそれぞれに形成させた後
、さらに、これらのｎ型注入領域６．およびｎ型注入領
域７の各パターンにマスク合せして、再度、新たなレジ
ストパターンを設け、これをマスクして同各注入領域６
．７上にそれぞれ電極８を形成させるようにしているの
で、こ＼では、マスク合せの精度上の制約から、各注入
領域６，７とこれらの上の各電極８とのストライプ幅を
狭く形成することができず、装置構成での全受光面積に
対して、各注入領域６．７を除いた光吸収領域の面積、
つまり有効受光面積の比率を一定以上に大きくし得ない
と云う不都合があった。However, in such a conventional manufacturing method, each of the n-type and p-type implantation masks is provided by photolithography, and these masks are used to form the n-type implantation region 6. and n-type implantation region 7, respectively, and then further forming these n-type implantation regions 6. A new resist pattern is provided again by matching the mask to each pattern of the n-type implantation region 7, and this is masked to match each pattern of the n-type implantation region 7.
．． Since the electrodes 8 are formed on each of the implanted regions 6 and 7, the stripe widths of the implanted regions 6 and 7 and the electrodes 8 above them are formed narrow due to constraints on the precision of mask alignment. Therefore, the area of the light absorption region excluding each injection region 6.7 with respect to the total light reception area in the device configuration,
In other words, there is a problem in that the ratio of the effective light-receiving area cannot be increased beyond a certain level.
この発明は従来のこのような欠点を解消するためになさ
れたものであって、その目的とするところは、各注入領
域、およびこれらの上の各電極のストライプ幅を狭くさ
せ、これによって有効受光面積の比率を高くし得るよう
にした１、この種の横型ｐｉｎフォトダイオードの製造
方法を提供することである。This invention was made to eliminate these conventional drawbacks, and its purpose is to narrow the stripe width of each injection region and each electrode on these, thereby increasing effective light reception. 1. It is an object of the present invention to provide a method for manufacturing this type of horizontal pin photodiode, which allows the area ratio to be increased.
（課題を解決するための手段）
前記目的を達成するために、この発明方法においては、
各注入領域に対して、マスク合せによることなしに、自
己整合的にそれぞれの各電極を形成させ、このようにし
てこれらの各注入領域、およびこれらの上の各電極のス
トライプ幅を可及的に狭く形成させるようにしたもので
ある。(Means for Solving the Problem) In order to achieve the above object, in the method of this invention,
For each implanted region, each electrode is formed in a self-aligned manner without mask alignment, and in this way the stripe width of each of these implanted regions and each electrode above them is made as large as possible. It is designed to be narrowly formed.
すなわち、この発明方法は、半絶縁性基板上にバッファ
層、光吸収層、受光窓層、およびコンタクト層を順次に
形成させる工程と、これらの上にパターン形成した注入
マスクを用いて第１導電形の不純物をイオン注入させ、
かつこのイオン注入領域上にあって、同領域に対するダ
ミー電極用の絶縁膜を形成させた上で、これをアニール
処理して第１導電形の注入領域を活性化させる工程と、
再度、これらの上にパターン形成した注入マスクを用い
て第２導電形の不純物をイオン注入させ、かつこのイオ
ン注入領域上にあって、同領域に対するダミー電極用の
絶縁膜を形成させた上で、これをアニール処理して第２
導電形の注入領域を活性化させる工程と、これらの各注
入領域上での各絶縁膜をマスクにして、前記コンタクト
層を選択的にエツチング除去する工程と、前記各絶縁膜
のパターン反転されたレジスト１３を用い、前記各注入
領域上に各電極をそれぞれ選択的に形成させる工程とを
含むことを特徴とする横型ｐｉｎフォトダイオードの製
造方法である。That is, the method of the present invention includes the steps of sequentially forming a buffer layer, a light absorbing layer, a light receiving window layer, and a contact layer on a semi-insulating substrate, and using a patterned implantation mask on top of these to form a first conductive layer. ion implantation of impurities in the form of
and a step of forming an insulating film for a dummy electrode on the ion implantation region and then annealing it to activate the implantation region of the first conductivity type;
Again, the second conductivity type impurity was ion-implanted using a patterned implantation mask over these, and an insulating film for a dummy electrode was formed on this ion-implanted region. , this is annealed and the second
a step of activating the conductive type implantation regions; a step of selectively etching away the contact layer using each insulating film on each of these implanted regions as a mask; and a step of reversing the pattern of each of the insulating films. This method of manufacturing a lateral pin photodiode is characterized in that it includes a step of selectively forming each electrode on each of the implanted regions using a resist 13.
従って、この発明方法においては、第１．および第２導
電形の各注入領域に対するそれぞれの各電極を、ダミー
電極用の各絶縁膜と、これらの各絶縁膜のパターンを反
転したレジストとを用いることによって、自己整合的に
形成させることができ、結果的に、これらの第１．およ
び第２導電形の各注入領域と、これらの上に形成される
各電極とのストライブ幅をそれぞれ可及的に狭くさせ得
るのである。Therefore, in the method of this invention, the first. And each electrode for each implantation region of the second conductivity type can be formed in a self-aligned manner by using each insulating film for dummy electrodes and a resist in which the pattern of each of these insulating films is reversed. As a result, these first. In addition, the stripe width of each implanted region of the second conductivity type and each electrode formed thereon can be made as narrow as possible.
以下、この発明に係る横型ｐｉｎフォトダイオードの製
造方法の一実施例につき、第１図（ａ）ないしくｉ）を
参照して詳細に説明する。Hereinafter, an embodiment of the method for manufacturing a horizontal pin photodiode according to the present invention will be described in detail with reference to FIGS. 1(a) to 1(i).
これらの第１図（ａ）ないしくｉ）はこの実施例方法を
適用した横型ｐｉｎフォトダイオードの製造方法を主要
な製造工程順に模式的に示すそれぞれに断面図であって
、これらの第１図（ａ）ないしくｉ）に示す実施例方法
において、前記第３図（ａ）ないしくｉ）に示す従来例
方法と同一符号は同一または相当部分を示している。These FIGS. 1(a) to 1i) are cross-sectional views schematically showing the manufacturing method of a horizontal pin photodiode in the order of main manufacturing steps to which this embodiment method is applied, and these FIGS. In the embodiment method shown in (a) to i), the same reference numerals as in the conventional method shown in FIGS. 3(a) to i) indicate the same or corresponding parts.
すなわち、この第１図実施例構成においても、符号１は
半絶縁性基板を示し、２はバッファ層、３は光吸収層、
４は受光窓層、５はコンタクト層であって、これらの各
層２，３，４．および５は、前記半絶縁性基板ｌ上にそ
れぞれ順次に形成されており、また、６および７はこれ
らのバッファ層２．光吸収層３．および受光窓層４の各
層間に跨って形成されたｎ型の注入領域、およびｐ型の
注入領域であり、さらに、８はこれらの各注入領域６．
７上に形成されたそれぞれに電極であり、そしてまた、
９は前記ｎ型注入領域６のためのｎ型注入マスク用のレ
ジスト、１０はこの口型注入領域６に対するダミー電極
用の絶縁膜、１１は前記、ｎ型注入領域７のためのｐ型
注入マスク用のレジスト、１２はこのｎ型注入領域７に
対するダミー電極用の絶縁膜である。That is, also in the configuration of the embodiment shown in FIG.
4 is a light receiving window layer, 5 is a contact layer, and each of these layers 2, 3, 4 . and 5 are formed in sequence on the semi-insulating substrate l, and 6 and 7 are formed on these buffer layers 2. Light absorption layer 3. and an n-type implantation region and a p-type implantation region formed across each layer of the light-receiving window layer 4, and 8 denotes each of these implantation regions 6.
7 are each formed with an electrode, and also
9 is a resist for an n-type implantation mask for the n-type implantation region 6, 10 is an insulating film for a dummy electrode for this mouth-type implantation region 6, and 11 is a p-type implantation for the n-type implantation region 7. A mask resist 12 is an insulating film for a dummy electrode for this n-type implantation region 7.
こ）で、これらの第１図（ａ）ないしくｊ）実施例方法
においても、この横型ｐｉｎフォトダイオードは、次の
ようにして製造される。Also in the method of the embodiment shown in FIGS. 1(a) to (j), this horizontal pin photodiode is manufactured as follows.
まず、半絶縁性基板ｌ上にバッファ層２．光吸収層３．
受光窓層４．およびコンタクト層５を順次に形成させて
なる半導体エピタキシャルウェハ上にあって、 ｎ型注
入領域形成のための注入マスク用のレジスト９を、写真
製版技術によりバターニング形成させ、これをマスクに
ｎ型不純物をイオン注入してｎ型注入領域６ａを選択的
に形成させ（同図（ａ））、ついで、これらの上から絶
縁膜１０ａを蒸着させた上で（同図（ｂ））、前記レジ
スト９を用い、所要範囲外の絶縁膜１０ａをリフトオフ
することにより、前記ｎ型注入領域６ａに対するダミー
電極用の絶縁膜ｌＯを選択的に形成させ、かつその後、
アニール処理して前記したｎ型注入領域６を活性化させ
る（同図（Ｃ））。First, a buffer layer 2. Light absorption layer 3.
Light receiving window layer 4. and a contact layer 5 are sequentially formed on the semiconductor epitaxial wafer, a resist 9 for an implantation mask for forming an n-type implantation region is patterned by photolithography, and this is used as a mask to form an n-type implantation region. Impurity ions are implanted to selectively form n-type implanted regions 6a (FIG. 2(a)), and then an insulating film 10a is deposited over these regions (FIG. 2(b)), and then the resist 9 to lift off the insulating film 10a outside the required range to selectively form an insulating film lO for a dummy electrode for the n-type implantation region 6a, and then,
The above-mentioned n-type implantation region 6 is activated by annealing treatment (FIG. 4(C)).
続いて、同様な操作を繰り返すことにより、今度は、ｎ
型注入領域７と、このｎ型注入領域７に対するダミー電
極用の絶縁膜１２とをそれぞれ選択的に形成させる。つ
まり、こＳでもｎ型注入領域形成のための注入マスク用
のレジスト１１を、写真製版技術によりバターニング形
成させ、これをマスクにｐ型不純物をイオン注入してｎ
型注入領域７ａを選択的に形成させ（同図（ｄ））、つ
いで、これらの上から絶縁膜を蒸着させた上で、前記レ
ジスト１１を用いて、所要範囲外の絶縁膜をリフトオフ
することにより、前記ｐ型注入領域７ａに対するダミー
電極用の絶縁膜１２を選択的に形成させ、かつその後、
アニール処理してｎ型注入領域７を活性化させるのであ
り、その後、これらのｎ型、ｐ型番注入領域６．７上に
形成されたダミー電極用の各絶縁膜１０．１２をマスク
にして、前記コンタクト層５を選択的にエツチング除去
する（同図（ｅ））。Next, by repeating the same operation, this time, n
A type implantation region 7 and an insulating film 12 for a dummy electrode for this n-type implantation region 7 are selectively formed. In other words, in this S, a resist 11 for an implantation mask for forming an n-type implantation region is patterned by photolithography, and p-type impurities are ion-implanted using this as a mask.
The mold injection regions 7a are selectively formed (FIG. 2(d)), and then an insulating film is deposited on these, and the insulating film outside the required range is lifted off using the resist 11. to selectively form an insulating film 12 for a dummy electrode for the p-type implanted region 7a, and then,
The n-type implantation region 7 is activated by annealing treatment, and then each insulating film 10.12 for dummy electrodes formed on these n-type and p-type implantation regions 6.7 is used as a mask. The contact layer 5 is selectively removed by etching (FIG. 4(e)).
次に、前記ダミー電極用の各絶縁膜ｔｏ、１２のパター
ンを反転してバターニングされたレジスト１３を用い、
前記ｎ型、ｐ型番注入領域６．７上での各電極８をそれ
ぞれ選択的に形成させる。つまり、こ鳥では、全面に再
度、写真製版技術によりレジスト１３ａを塗布し、かつ
これを現像処理して平坦化させ（同図（ｆ））、ついで
、前記ダミー電極用の各絶縁９１０，１２のそれぞれに
頭出しを行なった上で（同図（ｇ））、これらの各絶縁
膜１０．１２をそれぞれに除去して、同ダミー電極用の
各絶縁膜１０．１２でのパターン反転されたレジスト１
３を形成させ（同図（ｈ））、さらに、これらの上から
電極金属を蒸着させた上で、前記レジスト１３を用いて
、所要範囲外の電極金属をリフトオフすることにより、
前記ｎ型、およびｐ型番注入領域６．および７上での各
電極８をそれぞれ選択的に形成させる（同図（ｉ））も
ので、以上、このようにして、所期の横型ｐｉｎフォト
ダイオードを得るのである。Next, using a resist 13 patterned by reversing the pattern of each insulating film 12 for the dummy electrode,
Each electrode 8 is selectively formed on the n-type and p-type implanted regions 6.7. That is, in Kotori, the resist 13a is applied again to the entire surface by photolithography, and it is developed and flattened (FIG. 2(f)). ((g) in the same figure), remove each of these insulating films 10.12 and invert the pattern of each insulating film 10.12 for the same dummy electrode. resist 1
3 ((h) in the same figure), further depositing electrode metal on these, and then using the resist 13 to lift off the electrode metal outside the required range,
The n-type and p-type implant regions6. In this way, the desired horizontal pin photodiode is obtained.
従って、この実施例方法においては、装置構成でのｎ型
、およびｐ型の各注入領域６，７に対するそれぞれの各
電極８を、ダミー電極用の各絶縁膜１０．１２と、これ
らの各絶縁膜１０．１２のパターンを反転したレジスト
１３とによって、自己整合的に形成させることができ、
結果的にｎ型、およびｐ型の各注入領域６．７と、これ
らの上の各電極８とのストライプ幅を狭くさせ得るので
ある。Therefore, in this embodiment method, the respective electrodes 8 for the n-type and p-type implanted regions 6 and 7 in the device configuration are connected to the respective insulating films 10 and 12 for dummy electrodes, and the respective insulating films 10 and 12 for the dummy electrodes. The pattern of the film 10.12 can be formed in a self-aligned manner by using the resist 13 in which the pattern is reversed.
As a result, the stripe widths of the n-type and p-type implanted regions 6.7 and the electrodes 8 thereon can be narrowed.
なお、前記実施例方法の場合、コンタクト層として、バ
ンドギャップの狭い半導体層を用いることにより、ｎ型
、およびｐ型の各注入領域に対して、同種金属でより一
層良好なオーミックコンタクトを得られるのである。In addition, in the case of the above embodiment method, by using a semiconductor layer with a narrow band gap as the contact layer, even better ohmic contact can be obtained with the same type of metal for each of the n-type and p-type implanted regions. It is.
以上詳述したようにこの発明方法によれば、半絶縁性基
板上にあって、バッファ層、光吸収層。As detailed above, according to the method of the present invention, a buffer layer and a light absorption layer are formed on a semi-insulating substrate.
受光窓層、およびコンタクト層を順次に形成させておき
、これらの上にパターン形成した注入マスクで第１導電
形の不純物をイオン注入させ、かつこのイオン注入領域
上に、同領域に対するダミー電極用の絶縁膜を形成させ
た上で、これをアニール処理して第１導電形の注入領域
を活性化させ、また、同様の操作を繰り返して、第２導
電形の注入領域と、この注入領域に対するダミー電極用
の絶縁膜！２とをそれぞれに形成させ、−さらに、これ
らの各注入領域上での各絶縁膜をマスクに、コンタクト
層を選択的にエツチング除去すると共に、各絶縁膜のパ
ターン反転されたレジストを用い、各注入領域上にそれ
ぞれ電極を選択的に形成させるようにしたので、第１．
および第２導電形の各注入領域に対するそれぞれの各電
極を、ダミー電極用の各絶縁膜と、これらの各絶縁膜の
パターンを反転したレジストとにより、自己整合的に形
成させることができ、この結果、これらの第１．および
第２導電形の各注入領域と、これらの上に形成される各
電極とのストライプ幅をそれぞれ可及的に狭くさせるこ
とができ、装置構成での全受光面積に対する各注入領域
部分を除いた光吸収領域の面積、つまり有効受光面積の
比率を格段に向上させ得て、受光感度が高く、かつ電気
的特性に優れたこの種の横型ｐｉｎフォトダイオードを
製造歩留りよく提供でき、しかも、構造的にも比較的簡
単で容易に実施し得るなどの特長を有するものである。A light-receiving window layer and a contact layer are sequentially formed, and an impurity of the first conductivity type is ion-implanted using a patterned implantation mask on top of these layers. After forming an insulating film of Insulating film for dummy electrodes! - Further, using each insulating film on each of these implanted regions as a mask, the contact layer is selectively etched away, and a resist with an inverted pattern of each insulating film is used to form each insulating film. Since the electrodes were selectively formed on each injection region, the first.
The electrodes for the implanted regions of the second conductivity type can be formed in a self-aligned manner using the insulating films for dummy electrodes and the resists in which the patterns of these insulating films are reversed. As a result, these first. The stripe width of each implanted region of the second conductivity type and each electrode formed thereon can be made as narrow as possible, and the stripe width of each implanted region of the second conductivity type can be made as narrow as possible. This type of horizontal pin photodiode can be provided with a high manufacturing yield, which can significantly improve the area of the light absorption region, that is, the ratio of the effective light receiving area, and has high light receiving sensitivity and excellent electrical characteristics. It has the advantage of being relatively simple and easy to implement.
第１図（ａ）ないしくｉ）はこの発明の一実施例方法を
適用した横型ｐｉｎフォトダイオードの製造方法を主要
な製造工程順に模式的に示すそれぞれに断面図であり、
また、第２図は従来例による同上横型ｐｉｎフォトダイ
オードの素子構造の概要を示す断面図である。
ｌ・・・・半絶縁性基板、２・・・・バッファ層、３・
・・・光吸収層、４・・・・受光窓層、５・・・・コン
タクト層、６・・・・ｎ型注入領域、７・・・・ｐ型注
入領域、８・・・・電極、９・・・・ｎ型注入マスク用
レジスト、ｌＯ・・・・ｎ型注入領域のダミー電極用絶
縁膜、１１・・・・ｎ型注入マスク用レジスト、１２・
・・・ｐ型注入領域のダミー電極用絶縁膜、１３・・・
・パターン反転されたレジスト。
第１図
（ａ）
（ｂ）
６・ｎイ詐入鎧工截
第１図
（ｃ）
７ ｐｌどシ乍入４１１域
１２ ： Ｐ”！之＞Ｌ’−４Ｉ’に＋９”ｓ−？Ｒ１
ｔｔ’ｔＳＦＩＩ第１図
（ｆ）
（ｈ）
１３：Ｎクーン厘転コ奴２レジ°λト
第１図
（ｉ）
第２図
手続補正力（自発）
昭和 年 月 日
２、発明の名称
横型ｐ１ｎ ７オトダイオードの製造方法３、補正をす
る者
三菱電機株式会社内
氏名 （７３７５）弁理士大岩増雄゛）ノ
（連絡先０３（２１３１３４２１持ＪＴ部）′（１）明
細書の特許請求の範囲を別紙のとおシ補正特許請求の範
囲
半絶縁性基板上にバッファ層、光吸収層、受光窓層、お
よびコンタクト層を順次に形成させる工程と、これらの
上にパターン形成した注入マスクを用いて第１導電形の
不純物をイオン注入させ、かつこのイオン注入領域上に
あって、同領域に対するダミー電極用の絶縁膜を形成さ
せた上で、これをアニール処理して第１導電形の注入領
域を活性化させる工程と、再度、これらの上にパターン
形成した注入マスクを用いて第２導電形の不純物をイオ
ン注入させ、かつこのイオン注入領域上にあって、同領
域に対するダミー電極用の絶縁膜を形成させた上で、こ
れをアニール処理して第２導電形の注入領域を活性化さ
せる工程と、これらの各注入領域上での各絶縁膜をマス
クにして、前記コンタクト層を選択的にエツチング除去
する工程と、前記各絶縁膜のパターン反転されたレジス
トパターンを用い、前記各注入領域上に各電極をそれぞ
れ選択的に形成させる工程とを含むことを特徴とする横
型ｐｉｎフォトダイオードの製造方法。
（２）同書３頁３行の「それぞれに」を「それぞれの」
と補正する。
（３）同書３頁１９行の「マスクして」を「マスクとし
て」と補正する。
（４）同書４頁１０行の「マスクして」を「マスクとし
て」と補正する。
（５）同書６頁９行及び１７行の「レジスト」を「レジ
ストパターン」と補正する。
（６）同書８頁１１行の「おいても」を「おいては」と
補正する。
（７）同書１０頁５行、１４行および１６行の「レジス
ト」を「レジストパターン」と補正する。
（８）同書１０頁８行の「写真製版技術によシ」を削除
する。
（９）同省１０頁９行の「かつこれを現像処理して」を
削除する。
αＯ）同書１０頁１３行〜１４行の「での」を「の」と
補正する。
αυ 同書１０頁１８行の「での」を「の」と補正する
。
σ２ 同書１１頁６行の「レジスト」を「レジストパタ
ーン」と補正する。
αＪ 同書１２頁９行及び１４行の「レジスト」を「レ
ジストパターン」と補正する。
α弔 同書１３頁１９〜２０行の「パターン反転された
レジスト」を「レジストパターン」と補正する。
０９ 図面の第１図（ｈ）を別紙のとお）補正する。
以上
第１図
（ｈ）FIGS. 1(a) to 1(i) are cross-sectional views schematically showing a method for manufacturing a horizontal pin photodiode in the order of main manufacturing steps to which an embodiment of the method of the present invention is applied;
Moreover, FIG. 2 is a cross-sectional view showing an outline of the element structure of the above-mentioned horizontal pin photodiode according to the conventional example. l...semi-insulating substrate, 2... buffer layer, 3...
... Light absorption layer, 4 ... Light receiving window layer, 5 ... Contact layer, 6 ... N type injection region, 7 ... P type injection region, 8 ... Electrode , 9... Resist for n-type implantation mask, lO... Insulating film for dummy electrode in n-type implantation region, 11... Resist for n-type implantation mask, 12.
...Insulating film for dummy electrode in p-type implantation region, 13...
・Resist with pattern inversion. Figure 1 (a) (b) 6.n I Fraud Armor Work Diagram 1 (c) 7 pl doshi enter 411 area 12: P"!>L'-4I'+9"s-? R1
tt'tSFII Figure 1 (f) (h) 13: N Kuhn Rinkoko 2 Registration °λ To Figure 1 (i) Figure 2 Procedural correction power (spontaneous) Showa year month day 2, name of invention horizontal p1n 7 Otodiode manufacturing method 3, person making the amendment Mitsubishi Electric Corporation Name (7375) Patent attorney Masuo Oiwa') (Contact address 03 (21313421 JT Department)' (1) Scope of claims in the specification Amended Claims of the Attachment A step of sequentially forming a buffer layer, a light absorbing layer, a light receiving window layer, and a contact layer on a semi-insulating substrate, and using an implantation mask patterned thereon. An impurity of the first conductivity type is ion-implanted, an insulating film for a dummy electrode is formed on the ion-implanted region, and this is annealed to form the implanted region of the first conductivity type. activating the ion implantation region, and then ion-implanting impurities of the second conductivity type using a patterned implantation mask over these ion implantation regions. After the film is formed, the film is annealed to activate the implanted regions of the second conductivity type, and the contact layer is selectively irradiated using each insulating film on each of these implanted regions as a mask. and a step of selectively forming each electrode on each of the implanted regions using a resist pattern in which the pattern of each of the insulating films is reversed. Manufacturing method. (2) In the same book, page 3, line 3, change “to each” to “each.”
and correct it. (3) "Mask" on page 3, line 19 of the same book is corrected to "as a mask." (4) "Mask" on page 4, line 10 of the same book is corrected to "as a mask." (5) "Resist" on page 6, lines 9 and 17 of the same book is corrected to "resist pattern." (6) "Otemo" on page 8, line 11 of the same book is amended to "Oteha". (7) "Resist" in lines 5, 14 and 16 of page 10 of the same book is corrected to "resist pattern". (8) Delete "Based on photoengraving technology" on page 10, line 8 of the same book. (9) Delete "and develop this" in line 9 on page 10 of the Ministry of the Ministry of the Ministry of the Ministry of Foreign Affairs. αO) Correct "deno" in lines 13 and 14 of page 10 of the same book to "no". αυ In the same book, page 10, line 18, "deno" is corrected to "no". σ2 "Resist" in line 6 on page 11 of the same book is corrected to "resist pattern". αJ "Resist" in lines 9 and 14 on page 12 of the same book is corrected to "resist pattern". α Condolences Correct "pattern inverted resist" in lines 19-20 on page 13 of the same book to "resist pattern". 09 Figure 1 (h) of the drawings is corrected as shown in the attached sheet). Figure 1 (h)
Claims (1)
およびコンタクト層を順次に形成させる工程と、これら
の上にパターン形成した注入マスクを用いて第１導電形
の不純物をイオン注入させ、かつこのイオン注入領域上
にあつて、同領域に対するダミー電極用の絶縁膜を形成
させた上で、これをアニール処理して第１導電形の注入
領域を活性化させる工程と、再度、これらの上にパター
ン形成した注入マスクを用いて第２導電形の不純物をイ
オン注入させ、かつこのイオン注入領域上にあつて、同
領域に対するダミー電極用の絶縁膜を形成させた上で、
これをアニール処理して第２導電形の注入領域を活性化
させる工程と、これらの各注入領域上での各絶縁膜をマ
スクにして、前記コンタクト層を選択的にエッチング除
去する工程と、前記各絶縁膜のパターン反転されたレジ
スト１３を用い、前記各注入領域上に各電極をそれぞれ
選択的に形成させる工程とを含むことを特徴とする横型
ｐｉｎフォトダイオードの製造方法。Buffer layer, light absorption layer, light receiving window layer, on a semi-insulating substrate.
and a step of sequentially forming a contact layer, and implanting ions of a first conductivity type impurity using a patterned implantation mask on these, and forming a dummy electrode on the ion implanted region for the same region. After forming an insulating film of After ion-implanting and forming an insulating film for a dummy electrode on the ion-implanted region,
a step of annealing this to activate the implanted regions of the second conductivity type; a step of selectively etching away the contact layer using each insulating film on each of these implanted regions as a mask; A method for manufacturing a horizontal pin photodiode, comprising the step of selectively forming each electrode on each of the implanted regions using a resist 13 in which the pattern of each insulating film is reversed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006109A JPH01184878A (en) | 1988-01-13 | 1988-01-13 | Manufacture of lateral pin photo diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006109A JPH01184878A (en) | 1988-01-13 | 1988-01-13 | Manufacture of lateral pin photo diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184878A true JPH01184878A (en) | 1989-07-24 |
Family
ID=11629332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63006109A Pending JPH01184878A (en) | 1988-01-13 | 1988-01-13 | Manufacture of lateral pin photo diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184878A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370186A (en) * | 1989-08-09 | 1991-03-26 | Sumitomo Electric Ind Ltd | Pin photo diode |
| JP2011238942A (en) * | 2002-12-18 | 2011-11-24 | Noblepeak Vision Corp | Semiconductor device having reduced defect of active region, and unique contact scheme |
| CN110088917A (en) * | 2019-03-21 | 2019-08-02 | 深圳市汇顶科技股份有限公司 | Preparation method, photodiode and the cmos image sensor of photodiode |
| CN114242827A (en) * | 2021-12-17 | 2022-03-25 | 中国电子科技集团公司第十三研究所 | Transverse photoelectric detector |
| CN114512557A (en) * | 2022-01-18 | 2022-05-17 | 中国电子科技集团公司第十三研究所 | Transverse photoelectric detector |
-
1988
- 1988-01-13 JP JP63006109A patent/JPH01184878A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0370186A (en) * | 1989-08-09 | 1991-03-26 | Sumitomo Electric Ind Ltd | Pin photo diode |
| JP2011238942A (en) * | 2002-12-18 | 2011-11-24 | Noblepeak Vision Corp | Semiconductor device having reduced defect of active region, and unique contact scheme |
| CN110088917A (en) * | 2019-03-21 | 2019-08-02 | 深圳市汇顶科技股份有限公司 | Preparation method, photodiode and the cmos image sensor of photodiode |
| CN114242827A (en) * | 2021-12-17 | 2022-03-25 | 中国电子科技集团公司第十三研究所 | Transverse photoelectric detector |
| CN114512557A (en) * | 2022-01-18 | 2022-05-17 | 中国电子科技集团公司第十三研究所 | Transverse photoelectric detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4393572A (en) | Method of making low leakage N-channel SOS transistors utilizing positive photoresist masking techniques | |
| US3969744A (en) | Semiconductor devices | |
| US4252574A (en) | Low leakage N-channel SOS transistors and method of making them | |
| US4351099A (en) | Method of making FET utilizing shadow masking and diffusion from a doped oxide | |
| JPH01184878A (en) | Manufacture of lateral pin photo diode | |
| KR20070007046A (en) | Transistor manufacture | |
| KR100268920B1 (en) | Method for manufacturing of semiconductor device | |
| JPH04260336A (en) | Manufacture of thin film transistor and manufacture of liquid crystal display | |
| KR100301801B1 (en) | Method for manufacturing mask rom cell | |
| KR100362191B1 (en) | Thin film transistor in semiconductor device and manufacturing method thereof | |
| JPH06268162A (en) | Semiconductor device and its manufacture | |
| CN108766935B (en) | Array substrate, preparation method thereof and display device | |
| JPS6169176A (en) | Manufacture of semiconductor device | |
| JP3298066B2 (en) | Method for manufacturing compound semiconductor device | |
| JPH06244199A (en) | Thin film transistor and its manufacture | |
| KR100214854B1 (en) | Fabrication method of a mask rom | |
| KR850000037B1 (en) | The method of mos with self alignment metal electroid | |
| JP3064445B2 (en) | Method of manufacturing complementary semiconductor device | |
| KR940010922B1 (en) | Thin film transistor | |
| KR970006740B1 (en) | Method for manufacturing thin film transistor | |
| JPS57106082A (en) | Manufacture of schottky junction type electric field effect transistor | |
| JPS62204578A (en) | Manufacture of field-effect transistor | |
| KR100206556B1 (en) | A method of fabricating a mos gate power transistor for contolling a threshold voltage | |
| KR100268931B1 (en) | Semiconductor device and method for fabricating the same | |
| KR0161848B1 (en) | Method for fabricating semiconductor device |