JPH01181330A - ８／９符号変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、音声や映像のディジタル処理に適した８／
９符号変換方式に関する。

［従来の技術］ ＣＤ（コンパクトディスク）プレーヤにより再生される
コンパクトディスクには、信号再生時のトラッキングサ
ーボに適したＥＦＭ（８／１４符号変換）記録が採用さ
れている。第１Ｏ図に示した従来の８／１４符号器ｌは
、ＣＩＲＣエンコーダ（図示せず）による誤り訂正を受
けた８ビットデータを、変換テーブルに従って１４ビッ
トデータに変換する８／！４変換回路２を有する。８ビ
ットデータは、８／１４変換回路２だけでなく、ビット
変換規則に従う結合ビット候補を発生する結合ビット候
補発生回路３と結合ビット候補のなかから後述のＤＳＶ
評価に従って最適結合ビットを決定する結合ビット決定
回路４にも供給され、結合ビット決定回路４にて決定さ
れた最適結合ビットを、結合ビット挿入回路５において
８／１４変換回路２の出力である１４ビツトデ一タ間に
挿入することにより、１４ビットデータどうしが結合さ
れる。

８／１４変換回路２は、反転を示す“１”と非反転を示
す“０”の２１４通りの組み合わせパターンのなかから
、「“ｌ”と“ｌ”の間に“０”が２個以上入り、かつ
、°０”の個数が１０個以内である」というビット変換
規則に従って選出した２＠（２５６）通りのパターンを
、変換テーブル化して格納したＲＯＭ（読み出し専用メ
モリ）を有しており、入力された８ビットデータは一義
的に対応する１４ビプトデータに変換される。また、１
４ビットデータに間挿する結合ビットの候補を発生する
結合ビット候補発生回路４は、例えば先行する１４ビッ
トデータの最後が“ｌ”で終わり、後続の１４ビットデ
ータが“ｌ”で始まるような場合に対処できるよう、相
前後する１４ビツトデ一タ間に３ビツトの結合ビットを
挿入することで、ビット変換規則との整合を図るもので
あり、結合ビットとして考えられる４種類のパターン０
００゜００１．０１０，１００のなかから、ビット変換
規則を犯さないパターンを結合ビット候補として結合ビ
ット決定回路４に供給する。結合ビット決定回路４は、
結合ビット候補発生回路３から供給される結合ビット候
補から、相前後する１４ビットデータ２８ビツトと３ビ
ツトの結合ビットを合わせた３１ビット分の信号の直流
成分を示すＤＳＶ　（Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒ
ｉａｔｉｏｎ）を最小にするパターンを、最適な結合ビ
ットとして選択するものである。

ところで、ここで扱うＤＳＶとは、１４ビットデータの
信号波形の高レベルを＋１点、低レベルを一１点とし、
１４ビットデータの進行とともに累積される合計点数を
表すものであり、ＤＳＶの絶対値が小さいほど１４ビッ
トデータの直流成分や低周波成分が少なく、それだけコ
ンパクトディスク表面に付いた傷等による影響を受けに
くくなるため、相前後する１４ビットデータの最後に得
られるＤＳＶを最小とする結合ビットが、最適結合ビッ
トとして選択される。

［発明°が解決しようとする課題］ 上記従来の８．／　１４符号器ｌは、信号の直流成分を
打ち消すことはできるが、１４ビットデータどうしを接
続する結合ビットを含めると８ビットデータの変換にか
なりの冗長ビットが必要であり、このため信号の伝送帯
域を徒に広帯域化してしまうといった課題を抱えており
、また再生信号の時間軸が揺れたときの符号誤り・を起
こさないための余裕度（ジッダマージン）を表す検出窓
幅Ｔｗが、ビット間隔Ｔに対して０．４７Ｔと、比較的
小さい等の課題があった。

また、冗長度を４ビット縮め、８／１４符号器ｌの５．
１８Ｔに対し最大符号反転間隔Ｔ　ｗａｘを３．２Ｔに
短縮した８／１０符号器は、最小符号反転間隔Ｔｗｉｎ
が０．８Ｔというように比較的小さいため？こ、どうし
ても最高記録周波数が高くなってしまい、記録系の分解
能を高めなければならず、高密度記録にも適さない等の
課題があった。

さらにまた、符号変換に伴う冗長ビットが最小の１ビツ
トで済む８／９符号器は、最小符号反転間隔Ｔ　ｗｉｎ
を僅かにせよ０．８９Ｔまで拡張できるが、最大符号反
転間隔Ｔ　ｗａｘが２０Ｔとかなり大であるため、記録
周波数帯域が広帯域化する等の課題があった。

［課題を解決するための手段］ この発明は、上記課題を解決したものであり、８ビット
データを９ビットデータに符号変換する８／９符号変換
方式であって、一の８ビットデータ対して互いに異なる
９ビットデータを対応せしめる主副一対の変換テーブル
を用意し、変換のっど更新されるＤＳＶ積算値が、あら
かじめ設定した一定範囲内にあるときは、主変換テーブ
ルに従って符号変換を実行し、また前記ＤＳＶ積算値が
前記一定範囲を逸脱したときは、同種ビットを１３ビッ
ト以上連続させないという条件を優先させつつ、ＤＳＶ
積算値が零に収束するよう、主副いずれか適当な変換テ
ーブルに従って符号変換を実行することを特徴とするも
のである。

［作用］ この発明は、一の８ビットデータ対して互いに異なる９
ビットデータを対応せしめる主副一対の変換テーブルを
用意し、変換のつど更新されるＤＳｖ積算値が、あらか
ビめ設定した一定範囲内にあるときは、主変換テーブル
に従って符号変換を実行し、また前記ＤＳＶ積算値が前
記一定範囲を逸脱したときは、同種ビットを１３ビット
以上連続させないという条件を優先させつつ、ＤＳＶ積
算値が零に収束するよう、主副いずれか適当な変換テー
ブルに従って符号変換を実行することにより、ＤＳＶ積
算値を一定限度枠内に保ったまま変換信号の直流成分を
打ち消し、ＲＬＬＣ則を満たす高能率符号の生成を可能
にする。

［実施例］ 以下、この発明の実施例について、第１図ないし第９図
を参照して説明する。第１図は、この発明の８／９符号
変換方式を適用した８／９符号器の一実施例を示す回路
構成図、第２図ないし第９図は、いずれも第１図に示し
た８／９符号器の符号変換？ご用いる変換テーブルを示
す図である。

第１図中、８／９符号器１１は、８ビットデータを９ビ
ットデータに符号変換するものであり、一の８ビットデ
ータに対して互いに異なる９ビットデータを対応させる
主副一対の変換テーブルを用意し、ＤＳＶ積算値の零収
束と最大符号反転間隔Ｔ　ｗａｘの上限抑制を考慮しつ
つ、適当なテーブルを選択して符号変換を行う。主変換
テーブルと副変換テーブルは、第２図ないし第９図に示
したように、１６進数表現した２５６個の８ビットデー
タをアドレスとして、ＤＳＶの極性が異なる９ビットデ
ータを変換ＲＯＭ１３に格納したものであり、両テーブ
ルとも、前半と後半すなわち８ビットデータ（００）Ｈ
〜（７Ｐ）Ｈと（８０）Ｈ〜（ＦＦ）Ｈとで、ＤＳｖの
極性を逆転させるよう構成しである。なお、変換データ
のＤＳＶは、２の補数で表示され、９ビットデータの上
位側に５ビットデータとして結合させてテーブル内に格
納しである。

さらに、実施例の場合、主変換テーブルの前半では、８
ビットデータ（００）Ｈと（０１）Ｈに対しＤＳＶを＋
１．（０２）Ｈ〜（２７）Ｈに対しＤＳＶを＋３　、　
　（２８）　Ｈ〜（７Ｆ　）　Ｈニ対しＤＳＶを＋１に
設定するとともに、９ビットデータの上位３ビツトに“
Ｏ”と“１″が少なくとも各１ビツトは存在し、かつ下
位２ビツトに“１゜が少なくともｌビット存在するよう
配慮しである。

また、主変換テーブルの後半では、８ビットデータｔＤ
　（８０）Ｈ〜（Ｄ７）　Ｈに対しＤＳＶを−１゜（Ｄ
８）Ｈ〜（ＦＤ）Ｈに対しＤＳＶを−３，そして（ＦＥ
）ｏと（ＦＦ）Ｈｉ、、対しＤＳＶを−１に設定すると
ともに、９ビットデータの上位３ビツトに“０”と“１
“が少なくとも各１ビツトは存在し、かつ下位２ビツト
に“０°が少なくとも１ビツトは存在するようにしであ
る。

これに対し、副変換テーブルでは、８ビットデータの（
００）Ｈと（０１）Ｈに対しそれぞれ９ビットデータ（
０００）Ｈと（００１）Ｈを割り当て、８ビットデータ
の（ＦＢ）Ｈと（、ＦＦ）Ｈに対しそれぞれ９ビットデ
ータの（ＩＦＥ）ｎと（ＩＦＦ）Ｈが割り当てである。

ここで、８ビプトデータは、まず初段のＤフリップフロ
ラプ回路１２を経て主変換テーブルと副変換テーブルを
記憶する変換ＲＯＭ１３に送り込まれる。そして、変換
ＲＯＭＩａ内のいずれか一方のテーブルに従って１４ビ
ットデータに変換された後、下位９ビツトと上位５ビツ
ト及び下位２ビツトが、それぞれ外部出力用のＤフリッ
プフロラプ回路１４とＤＳＶ積算回路１５及びテーブル
選択回路１６に供給される。ＤＳＶ積算回路１５は、変
換ＲＯＭ１３の上位５ビツト出力にそれまでのＤＳＶを
加算することでＤＳＶ積算値を更新する加算回路１７と
、この加算回路１７の出力をラッチするＤフリップフロ
ラプ回路１８からなり、現在のＤＳＶ積算値を表すＤフ
リップフロラプ回路１８の出力が加算回路１７の被加算
入力とされる。

加算回路１７から得られるＤＳＶ積算値は、テーブル選
択回路１６内に設けた比較基準が＋９と−９の比較回路
１９．２０に供給され、ＤＳＶ積算値があら夙じめ設定
した一定範囲−９〜＋９内にあるかどうか判定される。

比較回路１９．２０の比較結果は、オアゲート回路２１
にて総合された後、Ｄフリップフロラプ回路２２にてラ
ッチされる。このＤフリップフロラプ回路２２のラッチ
出力は、実施例の場合、ナントゲート回路２３とノアゲ
ート回路２４を介して変換ＲＯＭ１３のテ−プル選択入
端子に供給され、ＤＳＶ積算値が上記−９〜＋９の範囲
内にある場合は、Ｄフリップフロラフ回路２２のロウレ
ベルのラッチ出力をもって主変換テーブルの選択が実行
される。なお、ロウレベル出力を主変換テーブル選択信
号とするノアゲート回路２４は、ナントゲート２３の出
力を一方の入力とするとともに、入力８ビットデータの
最上位ビットとＤＳＶ積算回路から得られたＤＳｖ積算
値の最上位ビットとの排他的論理和をとる工、クスクル
ーシブオアゲート回路３２の出力を他方の入力とする。

この場合、入力８ビットデータの最上−位ビットは、そ
の０１．“ｌ”が選択テーブルの前半か後半か、すなわ
ち出力９ビットデータのＤＳＶの正負に対応し、またＤ
ＳＶ積算値の最上位ビットは、その０′、“ｌ”がＤＳ
Ｖ積算値の正負を示す。

ところで、ナントゲート回路２３には、ＤＳＶ積算値の
範囲を示すデータを出力するＤフリップフロラフ回路２
２の外に、ＤＳｖ積算値の範囲に関係なく主変換テーブ
ルの選択を強制する２個のナントゲート回路２５．２６
が接続してあり、相前後する２個の９ビットデータを結
合させたときに“０“又は“ｌ”を１３ビツト以上連続
させないよう配慮しである。すなわち、ナントゲート回
路２５には、入力８ビットデータの上位７ビツトをそれ
ぞれインバータ回路２７にて符号反転したデータと、ｌ
クロック前の出力９ビットデータの下位２ビツトが００
であるか否かを判定するノアゲート回路２８に接続した
Ｄフリップフロラフ回路２９のラッチ出力が供給される
。このため、入力８ビットデータが（００）Ｈか（０１
）Ｈで、ｌクロック前の出力９ビットデータの下位２ビ
ツトが００であるときは、ナントゲート回路２５のロウ
レベルの出力により、必ず主変換テーブルによる符号変
換が実行される。また、ナントゲート回路２６には、入
力８ビットデータの上位７ビツトと、１クロツク前の出
力９ビットデータの下位２ビツトが１１であるか否かを
判定するアンドゲート回路３０に接続したＤフリップフ
ロラプ回路３１のラッチ出力が供給される。このため、
人力８ビットデータが（ＦＥ）Ｈ又は（ＦＦ）ｏで１ク
ロッ−り前の出力９ビツト、データの下位２ビツトが１
１°であるときは、ナントゲート回路２６のロウレベル
出力により、必ず主変換テーブルによる符号変換が実行
される。

いまここで、仮にＤＳＶ積算値が０１００１すなわち＋
９であるときに、８ビットデータとしてアドレス（１０
）Ｈに対応する００００１０１０が送られてきたとする
。この場合、ノアゲート回路２１．２４の出力は、とも
にロウレベルであるため、主変換テーブルによる符号変
換が実行され、アドレス（１０）Ｈに対応するデータ０
００１１１１０１０１１　、ｌ　Ｏが出力される。なお
、このときの出力データの上位５ビツト０００１１は、
９ビットデータｔｔｏｉｏｔｔｔｏのＤＳＶ＋３を表し
ており、これがＤＳＶ積算回路１５内でそれまでのＤＳ
Ｖ積算値＋９に加算される結果、ＤＳＶ積算値は＋１２
に変化する。

次に、入力８ビットデータとして（５Ｄ）Ｈが送られて
きたとする。この場合、ＤＳＶ積算値が＋９を越えた時
点で既にノアゲート回路２１の出力がハイレベルに変化
しているため、ナントゲート回路２３の出力はロウレベ
ルとなる。一方、エクスクル−シブオアゲート回路３２
の出力もロウレベルであるため、最終段のノアゲート回
路２４ノ出力はハイレベルとなり、副変換テーブルが選
択される。このため、ＤＳＶが−ｌの９ビットデータ１
１１１０００００が選択され、ＤＳＶ積算値は＋１１と
零個に引き戻されることになる。

さらに、（５Ｄ）ｕに続く入力８ビットデータとして（
００）Ｈが送られてきたとする。この場合、１クロツク
前に出力した９とットデータの下位２ビツトが００であ
ったため、ナントゲート回路２５の出力がロウレベルと
なり、ノアゲート回路、２４のロウレベル出力を受けた
変換Ｒ，０Ｍ１３では、ＤＳＶ積算値が＋９を越えてい
るにも拘わらず、′主変換テーブルが選択される。その
結果、ＤＳＶ積算値は、＋ＩＯと過渡的に零から発散す
る側に振れることになるが、副変換テーブルを選択した
場合に生ずる“０″が１４ビツトも連続するこうして、
次々に送られてくるデータビットは、常にＤＳＶ積算値
を零に収束させる方向で符号変換されていくわけである
が、８ビットデータのビット間隔Ｔに対し、９ビットデ
ータのビット間隔すなわち最小符号反転間隔Ｔｗｉｎは
、８／９・Ｔ（″。

０．８９Ｔで表される。そして、できる限り短ければよ
いとされる最大符号反転間隔Ｔ　ｗａｘは、９ビットデ
ータが・・・・・・・ｔｏ、ｏｏｏｏ。

００００．００１・・・・・・と続いた最悪のケースを
想定することで、１２個の０”が持続する期間、すなわ
ちｌ　２Ｔａｊｎ（＝Ｉ　Ｏ，７Ｔ）となる。

このように、上記８／９符号器１１は、一の８ビットデ
ータ対して互いに異なる９ビットデータを対応せしめる
主側一対の変換テーブルを用意し、変換のっど更新され
るＤＳＶ積算値が、あらかじめ設定した一定範囲（−９
〜＋９）内にあるときは、主変換テーブルに従って符号
変換を実行し、また前記ＤＳＶ積算値が前記一定範囲を
逸脱したときは、同種ビットを１３ビット以上連続させ
ないという条件を優先させつつ、ＤＳｖ積算値が雰に収
束するよう、主副いずれか適当な変換テーブルに従って
符号変換を実行する構成としたから、９ビットデータの
ＤＳＶ積算値を一定限度枠内に制限した上で、直流成分
の変動を抑制することができ、特に最大符号反転間隔に
ついては、同種ビットが１２ビツト連続する場合に発生
するため、ビット間隔の１０００倍程度に押さえること
ができ、これにより記録最高周波数の抑制が可能である
。

また、８／９符号器１１は、２５６個のアドレスをもつ
変換ＲＯＭ１３に、主側一対の変換テーブルを格納し、
変換ＲＯＭ１３からの９ビットデータの読み出しに必要
なりＳＶ積算回路１５とテーブル選択回路１６を付加す
ることで、最小符号反転間隔Ｔｗｉｎが０．８９Ｔ、最
大符号反転間隔Ｔ　ｗａｘが１０．７Ｔ、検出窓幅Ｔｗ
が０．８９ＴのＲＬ　Ｌ　Ｃ（Ｒｕｎ　Ｌｅｎｇｊｈ　
Ｌｉｍ１ｔｅｄ　Ｃｏｄｅ）則を満たす９ビットデータ
が得られるので、小規模ＲＯＭの特徴を活かしたＰＬＡ
化と回路全体の構成の簡単化を図ることができる。

［発明の効果］ 以上説明したように、この発明は、一の８ビットデータ
対して互いに異なる９ビットデータを対応せしめる主側
一対の変換テーブルを用意し、変換のつど更新されるＤ
ＳＶ積算値が、あらかじめ設定した一定範囲内にあると
きは、主変換テーブルに従って符号変換を実行し、また
前記ＤＳＶ積算値が前記一定範囲を逸脱したときは、同
種ビットを１３ビット以上連続させないという条件を優
先させつつ、ＤＳＶ積算値が零に収束するよう、主副い
ずれか適当な変換テーブルに従って符号変換を実行する
ようにしたから、９ビットデータのＤＳＶ積算値を一定
限度枠内に制限した上で、直流成分の変動を抑制するこ
とができ、特に最大符号反転間隔については、同種ビッ
トが１２ビツト連続する場合に発生するため、８ビット
データのビット間隔の１０．７倍程度に押さえることが
でき、これにより記録最高周波数の抑制が可能であり、
また２５６個のアドレスをもつ変換ＲＯＭに、主副一対
の変換テーブルを格納し、９ビットデータの読み出しに
必要なりＳＶ積算回路やテーブル選択回路を付加するこ
とで、最小符号反転間隔と最大符号反転間隔がＲＬＬＣ
則を満たす９ビットデータが得られるので、小規模ＲＯ
Ｍの特徴を活かしたＰＬＡ化と回路全体の構成の簡単化
を図ることができる等の優れた効果を奏する。

【図面の簡単な説明】

第１図は、この発明の８／９符号変換方式を適用した８
／９符号器の一実施例を示す回路構成図、第２図ないし
第９図は、いずれも第１図に示した８／９符号変換器の
符号変換に用いる変換テーブルを示す図、第１θ図は、
従来の８／１４符号器の一例を示す回路構成図である。 １１、、．８／９符号器、１３．．．変換ＲＯＭ、１５
．、、ＤＳＶ積算回路、１６．、、テーブル選択回路。

Claims (1)

【特許請求の範囲】
1. ８ビットデータを９ビットデータに符号変換する８／９
   符号変換方式であって、一の８ビットデータ対して互い
   に異なる９ビットデータを対応せしめる主副一対の変換
   テーブルを用意し、変換のつど更新されるＤＳＶ積算値
   が、あらかじめ設定した一定範囲内にあるときは、主変
   換テーブルに従って符号変換を実行し、また前記ＤＳＶ
   積算値が前記一定範囲を逸脱したときは、同種ビットを
   １３ビット以上連続させないという条件を優先させつつ
   、ＤＳＶ積算値が零に収束するよう、主副いずれか適当
   な変換テーブルに従って符号変換を実行することを特徴
   とする８／９符号変換方式。