JPH01173643A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH01173643A JPH01173643A JP33160687A JP33160687A JPH01173643A JP H01173643 A JPH01173643 A JP H01173643A JP 33160687 A JP33160687 A JP 33160687A JP 33160687 A JP33160687 A JP 33160687A JP H01173643 A JPH01173643 A JP H01173643A
- Authority
- JP
- Japan
- Prior art keywords
- base
- silicon substrate
- groove
- oxide film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 238000000605 extraction Methods 0.000 abstract description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 238000003631 wet chemical etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概 要〕
高速バイポーラトランジスタの製造方法の改良に関し、
シリコン基板上の小さな面積で大きな面積のベースコン
タクトが取れ、ベースの外部抵抗の低い構造の半導体装
置の製造方法の提供を目的とし、高速バイポーラトラン
ジスタの製造方法であって、シリコン基板上に設けたフ
ィールド酸化膜とエミッタ形成領域との間に溝を設け、
該溝内に形成したベース引き出し用ポリシリコン層にイ
オンを注入し、拡散によりシリコン基板上に外部ベース
領域を形成する工程を含むよう構成する。[Detailed Description of the Invention] [Summary] Regarding the improvement of the manufacturing method of high-speed bipolar transistors, the present invention relates to a manufacturing method of a semiconductor device having a structure in which a large base contact can be made with a small area on a silicon substrate and the external resistance of the base is low. To provide a method for manufacturing a high-speed bipolar transistor, the method comprises: forming a groove between a field oxide film provided on a silicon substrate and an emitter formation region;
The method is configured to include a step of implanting ions into the polysilicon layer for base extraction formed in the trench and forming an external base region on the silicon substrate by diffusion.
本発明は、半導体装置の製造方法に係り、特に高速バイ
ポーラトランジスタの製造方法の改良に関するものであ
る。The present invention relates to a method for manufacturing a semiconductor device, and particularly to an improvement in a method for manufacturing a high-speed bipolar transistor.
高速バイポーラトランジスタにおいては、処理速度の高
速化が要求されている。High-speed bipolar transistors are required to have higher processing speeds.
このため、ベースコンタクトのポリシリコンの引き出し
構造が要点となっている。For this reason, the drawing structure of the base contact polysilicon is important.
即ち、コンタクト面積が大きく、且つ出来る限りベース
の外部抵抗の低い構造が要求されている。That is, a structure is required that has a large contact area and has a base with as low external resistance as possible.
以上のような状況から、ベースコンタクトのポリシリコ
ンの引き出しのコンタクト面積が大きく、ベースの外部
抵抗の低い構造の半導体装置の製造方法が要望されてい
る。Under the above circumstances, there is a need for a method of manufacturing a semiconductor device having a structure in which the contact area of the polysilicon base contact is large and the external resistance of the base is low.
従来の高速バイポーラトランジスタの製造方法を第２図
により説明する。A conventional method for manufacturing a high-speed bipolar transistor will be explained with reference to FIG.
先ず、シリコン基板１１の表面に設けたフィールド酸化
膜１２及びシリコン基板１１の表面にベースポリシリコ
ン１６となるポリシリコン膜を形成し、リソグラフィー
技術によりエミッタの窓開きをする。First, a field oxide film 12 provided on the surface of the silicon substrate 11 and a polysilicon film serving as the base polysilicon 16 are formed on the surface of the silicon substrate 11, and an emitter window is opened using lithography technology.
次にアニールによりベースポリシリコン１６を用いてシ
リコン基板ｌｌ上にイオンを拡散して外部ベース領域１
７を形成し、エミツタ窓内にイオンを注入してアニール
し、内部ベース領域１８を形成する。Next, by annealing, ions are diffused onto the silicon substrate 1 using the base polysilicon 16 to form an external base region 1.
7 is formed, ions are implanted into the emitter window and annealed to form the internal base region 18.
次いでポリシリコン・セルファライン方式でこの窓内及
びベースポリシリコン１６の表面に０．２μｍ厚のポリ
酸化膜１９を形成する。Next, a polyoxide film 19 with a thickness of 0.2 μm is formed within this window and on the surface of the base polysilicon 16 using a polysilicon self-line method.
最後にエミツタ窓内にドープドポリシリコンよりなるエ
ミッタポリシリコン２０を形成し、アニールによりイオ
ンを拡散しエミッタ領域２１を形成してトランジスタの
製造が完了する。Finally, an emitter polysilicon 20 made of doped polysilicon is formed within the emitter window, and ions are diffused by annealing to form an emitter region 21, completing the manufacture of the transistor.
以上説明の従来の製造方法で問題となるのは、外部ベー
ス領域をシリコン基板上に平面的に設けるため、ベース
コンタクトをこのシリコン基板上の外部ベース領域の表
面から取っているので、コンタクトに必要なシリコン基
板の面積が大きくなり、外部ベース抵抗が大きくなって
高速化の阻害要因となっていることである。The problem with the conventional manufacturing method described above is that since the external base region is provided flatly on the silicon substrate, the base contact is taken from the surface of the external base region on the silicon substrate, so it is necessary for the contact. The area of the silicon substrate has become larger, and the external base resistance has become larger, which has become an impediment to higher speeds.
本発明は以上のような状況から容易に実施し得る工程に
よる、シリコン基板上の小さな面積で大きな面積のベー
スコンタクトが取れ、ベースの外部抵抗の低い構造の半
導体装置の製造方法の提供を目的とするものである。The present invention aims to provide a method for manufacturing a semiconductor device having a structure in which a large base contact can be made in a small area on a silicon substrate and the external resistance of the base is low, using a process that can be easily implemented in view of the above-mentioned circumstances. It is something to do.
上記問題点は、シリコン基板上に設けたフィールド酸化
膜とエミッタ形成領域との間に溝を設け、この溝内に形
成したベース引き出し用ポリシリコン層にイオンを注入
し、拡散によりシリコン基板上に外部ベース領域を形成
する工程を含む本発明による半導体装置の製造方法によ
って解決される。The above problem can be solved by creating a groove between the field oxide film on the silicon substrate and the emitter formation region, implanting ions into the polysilicon layer for base extraction formed in the groove, and then spreading them onto the silicon substrate by diffusion. The problem is solved by a method of manufacturing a semiconductor device according to the present invention, which includes a step of forming an extrinsic base region.
本発明においては、シリコン基板上に設けたフィールド
酸化膜とエミッタ形成領域との間に溝を設け、この溝に
ベース引き出し用ポリシリコン層を形成し、イオンを注
入してイオンを拡散し、シリコン基板に外部ベース領域
を形成するので、ベース引き出し用ポリシリコン層と外
部ベース領域とのコンタクトを溝に沿って取り得るので
、シリコン基板上の小さな面積で面積の大きなベースコ
ンタクトを取ることが可能となり、ベースの外部抵抗の
低い構造とし得るので、高速バイポーラトランジスタの
処理速度を向上させることが可能となる。In the present invention, a groove is provided between the field oxide film provided on the silicon substrate and the emitter formation region, a polysilicon layer for base extraction is formed in this groove, and ions are implanted and diffused into the silicon substrate. Since the external base region is formed on the substrate, it is possible to make contact between the polysilicon layer for base extraction and the external base region along the groove, making it possible to make a large base contact with a small area on the silicon substrate. Since the base can have a structure with low external resistance, it is possible to improve the processing speed of a high-speed bipolar transistor.
以下第１図について本発明の一実施例を説明する。 An embodiment of the present invention will be described below with reference to FIG.
先ず第１図（ａ）に示すように、シリコン基板１上に形
成したシリコン窒化膜３及びシリコン酸化膜４の、トラ
ンジスタのエミッタ及びベースを形成しようとする領域
をリソグラフィー技術により形成し、このシリコン酸化
膜４及びシリコン窒化膜３をマスクとして酸化し、フィ
ールド酸化膜２を形成する。First, as shown in FIG. 1(a), regions of the silicon nitride film 3 and silicon oxide film 4 formed on the silicon substrate 1 where the emitter and base of the transistor are to be formed are formed by lithography technology, and the silicon Oxidation is performed using the oxide film 4 and silicon nitride film 3 as a mask to form a field oxide film 2.
この場合にシリコン窒化膜３の上にシリコン酸化膜４を
設けるのは、第１図（ｅ）の工程における全面リアクテ
ィブ・イオン・エツチングの際に、シリコン窒化膜３が
エツチングされるのを防止するためである。In this case, the silicon oxide film 4 is provided on the silicon nitride film 3 to prevent the silicon nitride film 3 from being etched during the entire surface reactive ion etching in the step shown in FIG. 1(e). This is to do so.
次に第１図（′ｂ）に示すように、レジスト膜を用いる
リソグラフィー技術によって形成したレジストマスクに
より、シリコン酸化膜４及びシリコン窒化膜３を部分的
にエツチングしてパターニングし、フィールド酸化膜２
で囲まれた領域の中央部に、０．５〜１．０μｍ幅のス
ペースを残してエミッタ位置合わせを行う。Next, as shown in FIG. 1('b), the silicon oxide film 4 and the silicon nitride film 3 are partially etched and patterned using a resist mask formed by a lithography technique using a resist film, and the field oxide film 2 is patterned.
Emitter alignment is performed by leaving a space of 0.5 to 1.0 μm width in the center of the area surrounded by.
次いで第１図（Ｃ）に示すように、苛性加工を用いる選
択ウェットケミカルエツチングを行うと、シリコン基板
１の結晶構造が（１００）の場合は図示のような■溝１
ａが形成される。Next, as shown in FIG. 1(C), when selective wet chemical etching using caustic processing is performed, if the crystal structure of the silicon substrate 1 is (100), a groove 1 as shown in the figure is formed.
a is formed.
その後、第１図（ｄ）に示すように、酸化を行い■１１
ａ内をセルファライン酸化し、シリコン酸化膜５を形成
する。After that, as shown in FIG. 1(d), oxidation is performed.■11
Self-line oxidation is performed inside a to form a silicon oxide film 5.
この際シリコン窒化膜６の周辺とシリコン基板１の間に
図示のようなバーズビーク形状のシリコン酸化膜５が形
成される。At this time, a bird's beak-shaped silicon oxide film 5 as shown is formed between the periphery of the silicon nitride film 6 and the silicon substrate 1.
ここで下記の条件でリアクティブ・イオン・エツチング
（以下、Ｒ，１，Ｅ、と略称する。）によるシリコン酸
化膜４及び５の全面エツチングを行い、第１図（ｅ）に
示すように、上記のバーズビーク形状のシリコン酸化膜
５のみを残す。Here, the entire surface of the silicon oxide films 4 and 5 was etched by reactive ion etching (hereinafter abbreviated as R,1,E) under the following conditions, as shown in FIG. 1(e). Only the bird's beak-shaped silicon oxide film 5 described above is left.
反応ガスー−−−−−一・・・・・−・−・・・−−−
ＣＦ、或いはＣＨＦ３反応ガス流量−−−−−−・・−
−−−−−−−−１００ｃｃ／ｍｉｎ反応室内圧−−−
−−−−−−−−−−−−−−−−０，３Ｔｏｒｒ高周
波電源周波数−−−−一−−−−−−−−−−−−１３
、５６ｋ Ｈｚ高周波電源出力−−一−−−−−・−・
・・−−一−−・−−一−−・・・・−−−−−−−−
４００Ｗ次に第１図（ｆ）に示すように、シリコン基板
ｌの全面にヘースボリシリコン６となる厚さｓ、 ｏｏ
ｏ人のポリシリコン膜を形成し、下記の条件でボロン（
Ｂ１）イオンの注入を行い、アニールしてシリコン基板
１上に外部ベース領域７を形成する。Reactant gas-----------
CF or CHF3 reaction gas flow rate---------
--------100cc/min reaction chamber pressure---
−−−−−−−−−−−−−−−−0,3Torr high frequency power supply frequency−−−−1−−−−−−−−−−−13
, 56kHz high frequency power output - - - - - - - -
・・−−１−−・−−１−−・・・・−−−−−−−−
400W, as shown in FIG.
A polysilicon film of 1000 yen is formed, and boron (
B1) Perform ion implantation and anneal to form external base region 7 on silicon substrate 1.
イオン種・・−・−・−・−・・−・−・−・−−一−
−・−一−−−−−−−・・ボロン（Ｂｏ）注入エネル
ギー・・・・・・・・・−・・・・・−・−・−・−・
−・・−・−・−６０ＫｅＶドーズ量−−−−−−−−
−−・−−−−−−−＝−−−−−−＝−５Ｘ Ｉ Ｑ
” ｃｍ −”次いで第１図Ｔｇ）に示すように、レ
ジスト膜を用いるリソグラフィー技術によって形成した
レジストマスクによるベースポリシリコンロのエツチン
グを行い、シリコン窒化膜３の上のベースポリシリコン
ロを除去し、シリコン窒化膜３を残してエミツタ窓の形
成を行う。その後下記の条件でボロン（Ｂｏ）イオンの
注入を行い、シリコン基板１上に内部ベース領域８を形
成する。Ion species・−・−・−・−・・−・−・−・−−1−
−・−１−−−−−−・・Boron (Bo) implantation energy・・・・・・・・・−・・−・−・−・−・
−・・−・−・−60KeV dose−−−−−−−
−−・−−−−−−−=−−−−−−=−5X I Q
"cm -" Next, as shown in FIG. 1 (Tg), the base polysilicon layer on the silicon nitride film 3 is etched using a resist mask formed by lithography technology using a resist film, and the base polysilicon layer on the silicon nitride film 3 is removed. , the emitter window is formed leaving the silicon nitride film 3. Thereafter, boron (Bo) ions are implanted under the following conditions to form internal base region 8 on silicon substrate 1.
イオン種−・−−−−−一−−・−一−−−−−−−−
−−−−−−−−一−−−−−−ボロン（Ｂつ注入エネ
ルギー−−−一−−−−−−−−−−−−−−−−−−
−−・−−−−一−−−−・・４０ ＫｅＶドーズ量−
・−・−・−一一−−−−−・−１×１０１３〜１×１
０′４伐１ここで第１図（ｈ）に示すように、全面酸化
を行い、ベースポリシリコンロの表面にポリ酸化膜９を
形成し、バーズビーク形状のシリコン酸化膜５と接続さ
せる。Ion species -・-------1--・-1--
−−−−−−−−−−−−−−−−−−−−−−−−−−−
−−・−−−−1−−−−・40 KeV dose−
・−・−・−１１−−−−・−1×1013～1×1
As shown in FIG. 1(h), the entire surface is oxidized to form a polyoxide film 9 on the surface of the base polysilicon layer, which is connected to the bird's beak-shaped silicon oxide film 5.
最後に第１図（１）に示すように、燐酸によるウェット
ケミカルエツチングによりシリコン窒化膜３を除去し、
エミツタ窓内にドープドポリシリコンよりなるエミッタ
ポリシリコン１０を形成し、アニールによりイオンを拡
散しエミッタ領域１１を形成してトランジスタの製造が
完了する。Finally, as shown in FIG. 1(1), the silicon nitride film 3 is removed by wet chemical etching using phosphoric acid.
An emitter polysilicon 10 made of doped polysilicon is formed within the emitter window, and ions are diffused by annealing to form an emitter region 11, completing the manufacture of the transistor.
このようにフィールド酸化膜２とエミッタポリシリコン
１０の間に■溝１ａを設けてこの中にベースポリシリコ
ンロを形成するので、シリコン基板上の小さな面積で大
きな面積のベースコンタクトが取れ、ベースの外部抵抗
の低い構造の半導体装置を製造することが可能となる。In this way, the groove 1a is provided between the field oxide film 2 and the emitter polysilicon 10, and the base polysilicon layer is formed in this groove, so a large base contact can be made with a small area on the silicon substrate. It becomes possible to manufacture a semiconductor device having a structure with low external resistance.
なお、本実施例では、ウェットケミカルエツチングによ
りシリコン基板１の外部ベース領域７に■溝１ａを形成
するものであるが、本発明はウェットケミカルエツチン
グに限定されるものでなく、Ｒ，１，Ｅ、等のドライエ
ツチングによりＵ′ａ等を形成するものでもよい。Note that in this embodiment, the groove 1a is formed in the external base region 7 of the silicon substrate 1 by wet chemical etching, but the present invention is not limited to wet chemical etching. U'a, etc. may be formed by dry etching such as .
又、シリコン窒化膜３の除去も燐酸によるウェットケミ
カルエツチングに限定されるものではない。Furthermore, the removal of the silicon nitride film 3 is not limited to wet chemical etching using phosphoric acid.
以上の説明から明らかなように本発明によれば極めて容
易に実施し得る工程により、シリコン基板上の小さな面
積に大きな面積のベースコンタクトを取ることが可能と
なり、ベースの外部抵抗の低い構造とし得るので、高速
バイポーラトランジスタの処理速度を向上させることが
可能となる等の利点があり、著しい特性向上の効果が期
待でき工業的には極めて有用なものである。As is clear from the above explanation, according to the present invention, it is possible to make a large area base contact in a small area on a silicon substrate through a process that can be carried out extremely easily, and a structure with low external resistance of the base can be achieved. Therefore, it has advantages such as being able to improve the processing speed of high-speed bipolar transistors, and can be expected to significantly improve characteristics, making it extremely useful industrially.
第１図は本発明による一実施例を工程順に示す側断面図
、
第２図は従来の半導体装置の製造方法を示す側断面図、
である。
図において、
１はシリコン基板、
１ａはＶ溝、
２はフィールド酸化膜、
３はシリコン窒化膜、
４はシリコン酸化膜、
５はシリコン酸化膜、
６はベースポリシリコン、
７は外部ベース領域、
８は内部ベース領域、
９はポリ酸化膜、
１０はエミッタポリシリコン、
１１はエミッタ領域、
本発明による一実施例を工程順に示す側断面図第１図
１ｆｌ ポリシリコンの成長及びポロンの■・１．ア
ニール（１エミッタ窓の形成及びボロンの１・１（ｈｌ
ポリ酸化膜の形成
本発明による一実施例を工程順に示す側断面図第 １
図
＋１１ シリコン窒化膜の除去及び
エミッタポリシリコン、エミッタ領域の形成本発明によ
る一実施例を工程順に示す側断面図第１ｖｌｉ
従来の半導体装置の製造方法を工程順に示す側断面図第
２ 図FIG. 1 is a side sectional view showing an embodiment of the present invention in the order of steps, and FIG. 2 is a side sectional view showing a conventional method for manufacturing a semiconductor device. In the figure, 1 is a silicon substrate, 1a is a V-groove, 2 is a field oxide film, 3 is a silicon nitride film, 4 is a silicon oxide film, 5 is a silicon oxide film, 6 is a base polysilicon, 7 is an external base region, 8 1 is an internal base region; 9 is a polyoxide film; 10 is an emitter polysilicon; 11 is an emitter region; FIG. Annealing (formation of 1 emitter window and 1.1 (hl) of boron
Formation of polyoxide film Side sectional view No. 1 showing one embodiment of the present invention in order of steps
Figure 11: Removal of silicon nitride film and formation of emitter polysilicon and emitter region. Side cross-sectional view showing an embodiment of the present invention in order of steps.
Claims (1)
リコン基板（１）上に設けたフィールド酸化膜（２）と
エミッタ形成領域との間に溝（１ａ）を設け、該溝（１
ａ）内に形成したベース引き出し用ポリシリコン層（６
）にイオンを注入し、拡散によりシリコン基板（１）上
に外部ベース領域（７）を形成する工程を含むことを特
徴とする半導体装置の製造方法。A method for manufacturing a high-speed bipolar transistor, comprising: providing a groove (1a) between a field oxide film (2) provided on a silicon substrate (1) and an emitter formation region;
a) Polysilicon layer (6) for drawing out the base formed in
) A method for manufacturing a semiconductor device, comprising the step of implanting ions into a silicon substrate (1) and forming an external base region (7) on a silicon substrate (1) by diffusion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33160687A JPH01173643A (en) | 1987-12-26 | 1987-12-26 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33160687A JPH01173643A (en) | 1987-12-26 | 1987-12-26 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01173643A true JPH01173643A (en) | 1989-07-10 |
Family
ID=18245535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33160687A Pending JPH01173643A (en) | 1987-12-26 | 1987-12-26 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01173643A (en) |
-
1987
- 1987-12-26 JP JP33160687A patent/JPH01173643A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04102317A (en) | Manufacture of semiconductor device | |
| JPH04346229A (en) | Method of separating element of semiconductor device | |
| US5254495A (en) | Salicide recessed local oxidation of silicon | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH0268930A (en) | Manufacture of semiconductor device | |
| JPH01173643A (en) | Manufacture of semiconductor device | |
| JPH08186082A (en) | Manufacture of semiconductor device | |
| JPH0779101B2 (en) | Manufacturing method of semiconductor device | |
| JPH088262A (en) | Manufacture of semiconductor device | |
| JPS63182860A (en) | Semiconductor device and manufacture thereof | |
| KR100425063B1 (en) | Method for fabricating semiconductor device | |
| JPH0335528A (en) | Manufacture of semiconductor device | |
| KR940007663B1 (en) | Manufacturing method of mosfet | |
| JPH0358430A (en) | Semiconductor device and manufacture thereof | |
| JPS62115770A (en) | Manufacture of semiconductor device | |
| JPH04216651A (en) | Manufacture of semiconductor device | |
| JPS6328067A (en) | Manufacture of semiconductor device | |
| JPS6077460A (en) | Manufacture of semiconductor device | |
| JPS58180062A (en) | Manufacture of semiconductor device | |
| JPH02181963A (en) | Manufacture of semiconductor device | |
| JPS63128642A (en) | Manufacture of semiconductor device | |
| JPS63262864A (en) | Manufacture of semiconductor device | |
| JPS6081863A (en) | Manufacture of semiconductor device | |
| JPH11274491A (en) | Semiconductor device and its manufacturing method | |
| JPS6378570A (en) | Manufacture of semiconductor device |