JPH01173476A - デューティ制御回路 - Google Patents
デューティ制御回路Info
- Publication number
- JPH01173476A JPH01173476A JP33211987A JP33211987A JPH01173476A JP H01173476 A JPH01173476 A JP H01173476A JP 33211987 A JP33211987 A JP 33211987A JP 33211987 A JP33211987 A JP 33211987A JP H01173476 A JPH01173476 A JP H01173476A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital signal
- output signal
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006835 compression Effects 0.000 description 10
- 238000007906 compression Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明は光デイスク装置の再生信号処理等に用いられる
デユーティ制御回路に関する。
デユーティ制御回路に関する。
(従来技術)
光デイスク装置等において、電子通信学会技術研究会報
告(1983年3月13日)「ディジタルVTR変調方
式の一検討jなどにより知られるDCフリー符号を用い
て記録媒体に記録された情報信号を再生し、その再生信
号を適当なスライスレベルで2値化して元のディジタル
信号に直す場合。
告(1983年3月13日)「ディジタルVTR変調方
式の一検討jなどにより知られるDCフリー符号を用い
て記録媒体に記録された情報信号を再生し、その再生信
号を適当なスライスレベルで2値化して元のディジタル
信号に直す場合。
その最も単純な方式は再生信号からAC結合回路により
交流成分のみを取り出してその中心レベル(一般にはグ
ランド電位或いはこれに一定のバイアスをかけたもの)
voでスライスする方式である。
交流成分のみを取り出してその中心レベル(一般にはグ
ランド電位或いはこれに一定のバイアスをかけたもの)
voでスライスする方式である。
しかしこの方式では記録媒体における記録膜の特性変動
や記録用エネルギー源(例えば光デイスク装置ではレー
ザ光)のパワー変動等により記録時の記録媒体に記録す
る情報信号(変調信号)が平均的にデユーティ比50%
であっても記録媒体へのrlJ、「0」の記録状態が第
5図に示すように等しくならずに第6図に示すようにな
るので、記録媒体から再生された再生信号をその交流成
分の中心レベルV。でスライスして元のディジタル信号
を得ようとしてもそのデユーティ比が50%にならない
。
や記録用エネルギー源(例えば光デイスク装置ではレー
ザ光)のパワー変動等により記録時の記録媒体に記録す
る情報信号(変調信号)が平均的にデユーティ比50%
であっても記録媒体へのrlJ、「0」の記録状態が第
5図に示すように等しくならずに第6図に示すようにな
るので、記録媒体から再生された再生信号をその交流成
分の中心レベルV。でスライスして元のディジタル信号
を得ようとしてもそのデユーティ比が50%にならない
。
そこで上記方式において得られたディジタル信号の平均
レベルを検出してこれが2値論理レベルのちようと中間
のレベルv3になるようにスライスレベルを変化させる
フィードバック系を設けた方式が特開昭59−7763
4号公報により知られている。
レベルを検出してこれが2値論理レベルのちようと中間
のレベルv3になるようにスライスレベルを変化させる
フィードバック系を設けた方式が特開昭59−7763
4号公報により知られている。
しかしこの方式では記録媒体に変調信号が第6図に示す
ように記録された場合スライスレベルが2値論理レベル
のちぶうど中間のレベルV、に移動して最適なスライス
レベルになるが、記録媒体の経時変化や繰り返し再生等
による劣化などにより再生信号の振幅が初期値(フィー
ドバック系の設計時に仮定した値)に比べて低下してく
ると、フィードバック系の動特性が変化してしまい、不
都合である。すなわちアナログの再生信号振幅が低下し
てもディジタル信号の平均値レベルを検出してこれが2
値論理レベルのちょうど中間のレベル■3になるように
スライスレベルを変化させるので、フィードバック系の
ゲインが変わらず、相対的にアナログの再生信号振幅に
対するスライスレベルの応答の影響度が大きくなる。こ
の結果変調信号パターンによる僅かなディジタル信号の
平均値レベルの変動にも敏感になり、正しいスライスレ
ベルを保つことが困難になる。このためアナログの再生
信号振幅を一定にするようにAGC(自動利得制御)回
路を使うこともあるが、その場合には広帯域なアナログ
回路を多用しなければならず、ノイズや実装の面で問題
があった。
ように記録された場合スライスレベルが2値論理レベル
のちぶうど中間のレベルV、に移動して最適なスライス
レベルになるが、記録媒体の経時変化や繰り返し再生等
による劣化などにより再生信号の振幅が初期値(フィー
ドバック系の設計時に仮定した値)に比べて低下してく
ると、フィードバック系の動特性が変化してしまい、不
都合である。すなわちアナログの再生信号振幅が低下し
てもディジタル信号の平均値レベルを検出してこれが2
値論理レベルのちょうど中間のレベル■3になるように
スライスレベルを変化させるので、フィードバック系の
ゲインが変わらず、相対的にアナログの再生信号振幅に
対するスライスレベルの応答の影響度が大きくなる。こ
の結果変調信号パターンによる僅かなディジタル信号の
平均値レベルの変動にも敏感になり、正しいスライスレ
ベルを保つことが困難になる。このためアナログの再生
信号振幅を一定にするようにAGC(自動利得制御)回
路を使うこともあるが、その場合には広帯域なアナログ
回路を多用しなければならず、ノイズや実装の面で問題
があった。
(目 的)
本発明は上記欠点を解消し、アナログ入力信号の振幅の
大小にかかわらず常に正しいディジタル信号を得ること
ができるデユーティ制御回路を提供することを目的とす
る。
大小にかかわらず常に正しいディジタル信号を得ること
ができるデユーティ制御回路を提供することを目的とす
る。
(構 成)
本発明はアナログ信号をスライスして「1」及び「0」
の2値を持つディジタル信号に変換する装置において、
この装置からのディジタル信号の平均の電圧でこのディ
ジタル信号の「1」または「0」の少なくとも一方のデ
ユーティ比が常に一定になるように制御する手段を具備
するものである。
の2値を持つディジタル信号に変換する装置において、
この装置からのディジタル信号の平均の電圧でこのディ
ジタル信号の「1」または「0」の少なくとも一方のデ
ユーティ比が常に一定になるように制御する手段を具備
するものである。
第1図は本発明の一実施例を示す。
入力信号aは例えば光デイスク装置等において記録媒体
に直流成分を持たない(平均的にデユーティ比が50%
の)変調方式で記録媒体の反射率の大小として記録され
た情報信号をピックアップで記録媒体の反射率の変化の
読み取りにより再生してAC結合回路でその交流成分を
取り出し、これを固定のレベルCで2値化回路によりス
ライスして得られたディジタル信号とする。つまり入力
信号aは平均でデユーティ比が50%になる信号である
。この入力信号aは論理区間伸張圧縮回路1において制
御人力dによりrlJ、「0」のどちらか一方の論理レ
ベルの持続期間が圧縮または伸張される。平均値検出回
路2は論理区間伸張圧縮回路1の出力信号すの平均値を
検出し、演算器3は平均値検出回路2の出力信号Cと図
示しない回路からの目標平均値電圧との差を演算して得
られた誤差電圧を論理区間伸張圧縮回路1へ制御人力d
として出力する。この平均値検出回路2及び演算器3は
フィードバック系を構成している。
に直流成分を持たない(平均的にデユーティ比が50%
の)変調方式で記録媒体の反射率の大小として記録され
た情報信号をピックアップで記録媒体の反射率の変化の
読み取りにより再生してAC結合回路でその交流成分を
取り出し、これを固定のレベルCで2値化回路によりス
ライスして得られたディジタル信号とする。つまり入力
信号aは平均でデユーティ比が50%になる信号である
。この入力信号aは論理区間伸張圧縮回路1において制
御人力dによりrlJ、「0」のどちらか一方の論理レ
ベルの持続期間が圧縮または伸張される。平均値検出回
路2は論理区間伸張圧縮回路1の出力信号すの平均値を
検出し、演算器3は平均値検出回路2の出力信号Cと図
示しない回路からの目標平均値電圧との差を演算して得
られた誤差電圧を論理区間伸張圧縮回路1へ制御人力d
として出力する。この平均値検出回路2及び演算器3は
フィードバック系を構成している。
次にこの実施例の動作を詳しく説明する。
論理区間伸張圧縮回路1は第3図に示すように制御人力
dが0より大きいときには入力信号aの論理「1」の期
間をΔtだけ短縮し、逆に制御入力dが0より小さいと
きには入力信号aの論理「1」の期間をΔtだけ伸張す
る。入力信号aの論理「1」の期間を伸張する方向を正
方向とした時の入力信号aとΔtとの関係は第4図に実
線で示すようになり、Δtは入力信号aにより連続的に
変化する。なおΔLは第4図の点線のように入力信号a
により階段的に変化するようにしてもよい。平均値検出
回路2は第8図に示すように抵抗R1とコンデンサC□
で構成され、論理区間伸張圧縮回路1の出力信号すが丁
度デユーティ比が50%のときには「1」を電圧V工、
「0」を電圧v2に対応させると、c = (V 1+
V 2 ) / 2なる電圧、すなわち2つの論理レ
ベルの中間の電圧を出力する。ここで目標平均値電圧を
(V工+V2)/ 2に設定しておくと、演算器3によ
り平均値検出回路2の出力信号Cと目標平均値電圧(V
1+ V2)/ 2との差が演算されて誤差電圧dが発
生する。この誤差電圧dが論理区間伸張圧縮回路1へ制
御入力として出力され、d>Oのとき、すなわち出力信
号すの論理レベル「1」の平均的な割合が50%より大
きいときには論理区間伸張圧縮回路1はΔしを負にし、
つまり「1」の期間を短くするように動作する。逆に出
力信号すの論理レベル「1」の平均的な割合が50%よ
り小さいときには論理区間伸張圧縮回路1はΔtを正に
し、つまり「1」の期間を長くするように動作する。こ
の結果、出力信号すは常にデユーティ比が50%になる
ように制御される。
dが0より大きいときには入力信号aの論理「1」の期
間をΔtだけ短縮し、逆に制御入力dが0より小さいと
きには入力信号aの論理「1」の期間をΔtだけ伸張す
る。入力信号aの論理「1」の期間を伸張する方向を正
方向とした時の入力信号aとΔtとの関係は第4図に実
線で示すようになり、Δtは入力信号aにより連続的に
変化する。なおΔLは第4図の点線のように入力信号a
により階段的に変化するようにしてもよい。平均値検出
回路2は第8図に示すように抵抗R1とコンデンサC□
で構成され、論理区間伸張圧縮回路1の出力信号すが丁
度デユーティ比が50%のときには「1」を電圧V工、
「0」を電圧v2に対応させると、c = (V 1+
V 2 ) / 2なる電圧、すなわち2つの論理レ
ベルの中間の電圧を出力する。ここで目標平均値電圧を
(V工+V2)/ 2に設定しておくと、演算器3によ
り平均値検出回路2の出力信号Cと目標平均値電圧(V
1+ V2)/ 2との差が演算されて誤差電圧dが発
生する。この誤差電圧dが論理区間伸張圧縮回路1へ制
御入力として出力され、d>Oのとき、すなわち出力信
号すの論理レベル「1」の平均的な割合が50%より大
きいときには論理区間伸張圧縮回路1はΔしを負にし、
つまり「1」の期間を短くするように動作する。逆に出
力信号すの論理レベル「1」の平均的な割合が50%よ
り小さいときには論理区間伸張圧縮回路1はΔtを正に
し、つまり「1」の期間を長くするように動作する。こ
の結果、出力信号すは常にデユーティ比が50%になる
ように制御される。
本実施例は従来のスライスレベルを変化させる方式に比
べてディジタル信号を直接操作しているので、従来のよ
うにスライス前のアナログ信号の振幅が小さくなっても
フィードバック系の動特性が変化することがなく、常に
安定なデユーティ制御が行える。
べてディジタル信号を直接操作しているので、従来のよ
うにスライス前のアナログ信号の振幅が小さくなっても
フィードバック系の動特性が変化することがなく、常に
安定なデユーティ制御が行える。
第2図は本実施例を詳細に示す。
入力信号aは前述のピックアップからの再生信号がAC
結合回路を通過して得られた信号とする。
結合回路を通過して得られた信号とする。
この入力信号aはその交流振幅の中心値(直流電源10
の固定された電圧)voで比較器4によりレベルスライ
スされて2値のディジタル信号となる6後段の可変遅延
回路5.アンドゲート6、オアゲート7、マルチプレク
サ8及び比較器9が論理区間伸張圧縮回路1を構成して
いる。可変遅延@路5は演算器3からの誤差信号dの絶
対値に比例してΔtだけ比較器4の出力信号eを遅延さ
せる。
の固定された電圧)voで比較器4によりレベルスライ
スされて2値のディジタル信号となる6後段の可変遅延
回路5.アンドゲート6、オアゲート7、マルチプレク
サ8及び比較器9が論理区間伸張圧縮回路1を構成して
いる。可変遅延@路5は演算器3からの誤差信号dの絶
対値に比例してΔtだけ比較器4の出力信号eを遅延さ
せる。
アンドゲート6は可変遅延回路5の出力信号fと比較器
4の出力信号eとの論理積をとり、オアゲート7は可変
遅延回路5の出力信号fと比較器4の出力信号eとの論
理和をとる。比較器4の出力信号e、可変遅延回路5の
出力信号f、アンドゲート6の出力信号g、オアゲート
7の出力信号りの関係は第7図に示すようになる。演算
器3からの誤差信号dは比較器9によりd≧0か否かが
検出される。マルチプレクサ8は比較器9の出力信号に
よりd≧Oのときにはアンドゲート6の出力信号gを選
択して出力し、d<Oのときにはオアゲート7の出力信
号りを選択して出力する。また論理rlJ、rOJに対
応する電圧V工+V2が等しい抵抗R工、R2により分
圧されて目標平均値電圧として演算器3に与えられる。
4の出力信号eとの論理積をとり、オアゲート7は可変
遅延回路5の出力信号fと比較器4の出力信号eとの論
理和をとる。比較器4の出力信号e、可変遅延回路5の
出力信号f、アンドゲート6の出力信号g、オアゲート
7の出力信号りの関係は第7図に示すようになる。演算
器3からの誤差信号dは比較器9によりd≧0か否かが
検出される。マルチプレクサ8は比較器9の出力信号に
よりd≧Oのときにはアンドゲート6の出力信号gを選
択して出力し、d<Oのときにはオアゲート7の出力信
号りを選択して出力する。また論理rlJ、rOJに対
応する電圧V工+V2が等しい抵抗R工、R2により分
圧されて目標平均値電圧として演算器3に与えられる。
(効 果)
以上のように本発明によればアナログ信号をスライスし
て「1」及び「0」の2値を持つディジタル信号に変換
する装置において、この装置からのディジタル信号の平
均の電圧でこのディジタル信号の「1」または「0」の
少なくとも一方のデユーティ比が常に一定になるように
制御する手段を具備するので、スライス前のアナログ信
号の振幅によらずにディジタル信号のまま安定にデユー
ティ制御を行うことができ、アナログ入力信号の振幅の
大小にかかわらず常に正しいディジタル信号を得ること
ができる。
て「1」及び「0」の2値を持つディジタル信号に変換
する装置において、この装置からのディジタル信号の平
均の電圧でこのディジタル信号の「1」または「0」の
少なくとも一方のデユーティ比が常に一定になるように
制御する手段を具備するので、スライス前のアナログ信
号の振幅によらずにディジタル信号のまま安定にデユー
ティ制御を行うことができ、アナログ入力信号の振幅の
大小にかかわらず常に正しいディジタル信号を得ること
ができる。
第1図は本発明の一実施例を示すブロック図、第2図は
同実施例を詳しく示すブロック図、第3図は同実施例の
タイミング図、第4図は本発明を説明するための特性図
、第5図及び第6図は情報信号の記録再生を説明するた
めの図、第7図は上記実施例のタイミング図、第8図は
上記実施例の平均値検出回路を示す回路図である。 1・・・論理区間伸張圧縮回路、2・・・平均値検出回
路。 ト ま ci) 榊−がも 櫂
同実施例を詳しく示すブロック図、第3図は同実施例の
タイミング図、第4図は本発明を説明するための特性図
、第5図及び第6図は情報信号の記録再生を説明するた
めの図、第7図は上記実施例のタイミング図、第8図は
上記実施例の平均値検出回路を示す回路図である。 1・・・論理区間伸張圧縮回路、2・・・平均値検出回
路。 ト ま ci) 榊−がも 櫂
Claims (1)
- アナログ信号をスライスして「1」及び「0」の2値を
持つディジタル信号に変換する装置において、この装置
からのディジタル信号の平均の電圧でこのディジタル信
号の「1」または「0」の少なくとも一方のデューティ
比が常に一定になるように制御する手段を具備すること
を特徴とするデューティ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33211987A JPH01173476A (ja) | 1987-12-28 | 1987-12-28 | デューティ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33211987A JPH01173476A (ja) | 1987-12-28 | 1987-12-28 | デューティ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01173476A true JPH01173476A (ja) | 1989-07-10 |
Family
ID=18251366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33211987A Pending JPH01173476A (ja) | 1987-12-28 | 1987-12-28 | デューティ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01173476A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114189A (ja) * | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | 光磁気デイスク再生装置 |
-
1987
- 1987-12-28 JP JP33211987A patent/JPH01173476A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05114189A (ja) * | 1991-10-23 | 1993-05-07 | Fujitsu Ltd | 光磁気デイスク再生装置 |
JP2664302B2 (ja) * | 1991-10-23 | 1997-10-15 | 富士通株式会社 | 光磁気ディスク再生装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60119641A (ja) | トラッキングエラ−信号発生装置 | |
JP2003228916A (ja) | 異常波形検出回路および情報再生装置 | |
US5574714A (en) | Amplifier with peak and bottom signal level shifting control | |
JPS5891514A (ja) | 信号変換回路 | |
US6608524B2 (en) | Automatic gain control circuit | |
US4706236A (en) | Slice level corrector | |
US4503396A (en) | Circuit and method for generating a ramp signal | |
JPH01173476A (ja) | デューティ制御回路 | |
KR0183704B1 (ko) | 디지탈 기록/재생시스템에 있어서 데이타 검출방법 및 장치 | |
JP3101465B2 (ja) | ラジアルサーボ信号の自動利得制御装置 | |
HU206570B (en) | Circuit arrangement for agc | |
JP2000221254A (ja) | ジッタ付加の方法および装置 | |
JPH07320270A (ja) | 光学式情報記録再生装置 | |
JP2664221B2 (ja) | 情報再生装置 | |
JPS6139236A (ja) | 光デイスク装置の読出し回路 | |
JPS60216627A (ja) | デジタルデ−タ生成装置 | |
JP2002216345A (ja) | ドロップアウト検出回路 | |
JPH10269596A (ja) | 光ディスク装置と自動利得サーボ回路 | |
JP3838043B2 (ja) | 光ディスク装置 | |
JPS6323792Y2 (ja) | ||
JPH07129972A (ja) | 光ディスク装置のオントラック検出回路 | |
JPH10134511A (ja) | データスライス回路 | |
JPS59186110A (ja) | デジタルデ−タ生成装置 | |
JPS6356007A (ja) | 包絡線検出回路 | |
JPH04274057A (ja) | 再生装置 |