JPH01173245A - 無応答検出回路 - Google Patents
無応答検出回路Info
- Publication number
- JPH01173245A JPH01173245A JP62332376A JP33237687A JPH01173245A JP H01173245 A JPH01173245 A JP H01173245A JP 62332376 A JP62332376 A JP 62332376A JP 33237687 A JP33237687 A JP 33237687A JP H01173245 A JPH01173245 A JP H01173245A
- Authority
- JP
- Japan
- Prior art keywords
- response
- bus
- processor
- bus slave
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 25
- 238000012544 monitoring process Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、計算機システムにおいて、バスマスタがバス
スレーブに対してアクセスを開始してからバススレーブ
からのアクセス終了信号が戻ってくるまでの時間をタイ
マにより計測し、この時間がある監視時間を超えた場合
には現在アクセス中のバススレーブは存在しないものと
してエラー信号を出力し、アクセスを中止するようにし
た無応答検出回路に関する。
スレーブに対してアクセスを開始してからバススレーブ
からのアクセス終了信号が戻ってくるまでの時間をタイ
マにより計測し、この時間がある監視時間を超えた場合
には現在アクセス中のバススレーブは存在しないものと
してエラー信号を出力し、アクセスを中止するようにし
た無応答検出回路に関する。
従来の無応答検出回路の構成としては監視時間を一定に
することが一般的に行なわれている。 以下に従来の無応答検出回路の構成について2例を示す
。 第4図は全てのアクセス空間に対して無応答時間が一定
の場合の構成を示している。第4図において、100は
バスマスタ、101はプロセッサ、102は無応答検出
回路、111〜114はハススレーブを示している。こ
の場合、バスマスタ100は無応答検出回路102内に
再設定不可能なタイマを1つしか内蔵していないために
全アドレス空間領域に対して無応答監視時間は一定とな
っている。このような構成において、バススレーブ11
1〜114の無応答時間は各々TAI、 Tへ2. T
へ3. TA4であり、その大小関係は、 TAI>TA2>Tへ3>Tへ4 である。 計算機システムでは、一般に最もアクセスの遅いバスス
レーブを基準にある余裕時間αΔを加えて無応答監視時
面としているため、第4図のシステム構成ではTAI+
αAが無応答監視時間となる。 余裕時間α八は、現在接続されている最もアクセスの遅
いハススレーブよりも、さらにアクセスが遅いバススレ
ーブを将来接続出来るように考慮して決められている。 第4図においては、パスマスタ100がバススレーブ1
11をアクセスしたとき、バスマスタ100が無心エラ
ーを検出する場合と、検出しない場合の2通りがある。 以下にそれぞれの場合についての動作を述べる。 バスマスタ100はハススレーブ111に対してアクセ
スを開始すると同時に、無応答検出回路102内に内蔵
しているタイマにより無応答監視時間の計測を始める。 無応答監視時間(TAI+αA)内に、バスマスタ10
0がバススレーブ111より、アクセス終了信号を受信
すると、バスマスタ100は無応答検出回路102内の
タイマをクリアし、次の処理を行なう。 一方、無応答監視時間(TAI+αA)内に、ハスマス
ク100かハススレーブ111よりアクセス終了信号を
受信しなかった場合、ハスマスク100は無応答エラー
であると認知して、バススレーブ111へのアクセス中
止し、タイマをクリアする。 無応答エラーを検出した場合、余裕時間αへのためその
分無応答エラー検出処理は遅くなる。 ハススレーブ112〜114に対しても同様であるが、
無応答エラーの処理能力はさらに低下することになる。 この点をバススレーブ112に対応する無応答エラーに
着目して述べる。 ハススレーブ112自身においては、余裕時間α^を考
慮して(TM01−α八)だけの無応答監視時間があれ
ばよい。 従って、バススレーブ112に対する無応答エラー検出
は(TAI−TA2)時間だけ余分な時間となり、その
分さらに処理能力が低下することになる。 バススレーブ113.114に対しても同様に考えられ
る。 未実装領域へのアクセスは、その動作自身がエラーであ
るから無応答エラーが瞬時に発生することが望ましいが
、このシステム構成においては、無応答監視時間(TΔ
1+αA)経過後、無応答エラー検出処理が行なわれる
ため、特に処理効率が悪い。 次に、バスマスタが複数の無応答監視タイマを内蔵して
いる場合の構成図を第5図に示す。第5図において、2
00はバスマスタ、201はプロセッサ、202,20
3は無応答検出回路、211〜′214はバススレーブ
を示している。 このような構成において、バススレーブ211゜212
はアクセスの遅いバススレーブであり、バススレーブ2
13.214はアクセスの速いバススレーブである。無
応答検出回路202内には、バススレーブ211,21
2に対する無応答監視タイマが内蔵され、無応答検出回
路203内には、バススレーブ213゜214に対する
無応答監視タイマが内蔵されている。 いずれのタイマも再設定不可能である。 バススレーブ211〜214の各無応答時間及びその大
小関係は、 TBI>TB2>TB3>TB4 である。 無応答検出回路202.203の余裕時間は各々αBl
。 αB2であるから、各無応答監視時間は(TBI+αB
l) 、(TBa+αB2)となる。 余裕時間αB2はアクセスの速いバススレーブに対する
余裕時間であるから、αB1よりも短い時間でよい。 第5図において、バスマスタ200がバススレーブ21
1〜214をアクセスしたとき、無応答エラーを検出す
る場合も検出しない場合も第4図の場合と同様の動作で
あるから、ここでは省略し、時間関係についてだけ詳述
する。 バスマスタ200がバススレーブ21L212のいずれ
かをアクセス中に無応答エラーが発生した場合、その処
理効率は第4図の場合とほとんど同じである。 これは、無応答検出回路202における無応答監視時間
(TBI+αBl)が第4図と同様にそのシステム構成
中、最もアクセスの遅いバススレーブを基準にしている
ためである。 これに対して、ハススレーブ213.214をアクセス
中に無応答エラーが発生した場合、無応答監視時間(T
BS+αB2)であるから、((TBI−TBS)+(
αB1−αB2))時間だけ無応答エラー検出処理が速
くなるが、余裕時間αB2が存在するため、それ程の処
理能力向上は期待出来ない。
することが一般的に行なわれている。 以下に従来の無応答検出回路の構成について2例を示す
。 第4図は全てのアクセス空間に対して無応答時間が一定
の場合の構成を示している。第4図において、100は
バスマスタ、101はプロセッサ、102は無応答検出
回路、111〜114はハススレーブを示している。こ
の場合、バスマスタ100は無応答検出回路102内に
再設定不可能なタイマを1つしか内蔵していないために
全アドレス空間領域に対して無応答監視時間は一定とな
っている。このような構成において、バススレーブ11
1〜114の無応答時間は各々TAI、 Tへ2. T
へ3. TA4であり、その大小関係は、 TAI>TA2>Tへ3>Tへ4 である。 計算機システムでは、一般に最もアクセスの遅いバスス
レーブを基準にある余裕時間αΔを加えて無応答監視時
面としているため、第4図のシステム構成ではTAI+
αAが無応答監視時間となる。 余裕時間α八は、現在接続されている最もアクセスの遅
いハススレーブよりも、さらにアクセスが遅いバススレ
ーブを将来接続出来るように考慮して決められている。 第4図においては、パスマスタ100がバススレーブ1
11をアクセスしたとき、バスマスタ100が無心エラ
ーを検出する場合と、検出しない場合の2通りがある。 以下にそれぞれの場合についての動作を述べる。 バスマスタ100はハススレーブ111に対してアクセ
スを開始すると同時に、無応答検出回路102内に内蔵
しているタイマにより無応答監視時間の計測を始める。 無応答監視時間(TAI+αA)内に、バスマスタ10
0がバススレーブ111より、アクセス終了信号を受信
すると、バスマスタ100は無応答検出回路102内の
タイマをクリアし、次の処理を行なう。 一方、無応答監視時間(TAI+αA)内に、ハスマス
ク100かハススレーブ111よりアクセス終了信号を
受信しなかった場合、ハスマスク100は無応答エラー
であると認知して、バススレーブ111へのアクセス中
止し、タイマをクリアする。 無応答エラーを検出した場合、余裕時間αへのためその
分無応答エラー検出処理は遅くなる。 ハススレーブ112〜114に対しても同様であるが、
無応答エラーの処理能力はさらに低下することになる。 この点をバススレーブ112に対応する無応答エラーに
着目して述べる。 ハススレーブ112自身においては、余裕時間α^を考
慮して(TM01−α八)だけの無応答監視時間があれ
ばよい。 従って、バススレーブ112に対する無応答エラー検出
は(TAI−TA2)時間だけ余分な時間となり、その
分さらに処理能力が低下することになる。 バススレーブ113.114に対しても同様に考えられ
る。 未実装領域へのアクセスは、その動作自身がエラーであ
るから無応答エラーが瞬時に発生することが望ましいが
、このシステム構成においては、無応答監視時間(TΔ
1+αA)経過後、無応答エラー検出処理が行なわれる
ため、特に処理効率が悪い。 次に、バスマスタが複数の無応答監視タイマを内蔵して
いる場合の構成図を第5図に示す。第5図において、2
00はバスマスタ、201はプロセッサ、202,20
3は無応答検出回路、211〜′214はバススレーブ
を示している。 このような構成において、バススレーブ211゜212
はアクセスの遅いバススレーブであり、バススレーブ2
13.214はアクセスの速いバススレーブである。無
応答検出回路202内には、バススレーブ211,21
2に対する無応答監視タイマが内蔵され、無応答検出回
路203内には、バススレーブ213゜214に対する
無応答監視タイマが内蔵されている。 いずれのタイマも再設定不可能である。 バススレーブ211〜214の各無応答時間及びその大
小関係は、 TBI>TB2>TB3>TB4 である。 無応答検出回路202.203の余裕時間は各々αBl
。 αB2であるから、各無応答監視時間は(TBI+αB
l) 、(TBa+αB2)となる。 余裕時間αB2はアクセスの速いバススレーブに対する
余裕時間であるから、αB1よりも短い時間でよい。 第5図において、バスマスタ200がバススレーブ21
1〜214をアクセスしたとき、無応答エラーを検出す
る場合も検出しない場合も第4図の場合と同様の動作で
あるから、ここでは省略し、時間関係についてだけ詳述
する。 バスマスタ200がバススレーブ21L212のいずれ
かをアクセス中に無応答エラーが発生した場合、その処
理効率は第4図の場合とほとんど同じである。 これは、無応答検出回路202における無応答監視時間
(TBI+αBl)が第4図と同様にそのシステム構成
中、最もアクセスの遅いバススレーブを基準にしている
ためである。 これに対して、ハススレーブ213.214をアクセス
中に無応答エラーが発生した場合、無応答監視時間(T
BS+αB2)であるから、((TBI−TBS)+(
αB1−αB2))時間だけ無応答エラー検出処理が速
くなるが、余裕時間αB2が存在するため、それ程の処
理能力向上は期待出来ない。
以上の点から従来の構成では次のような問題点が挙げら
れる。 (1)無応答監視時間には余裕時間が含まれているため
、その分どうしても無心エラー検出処理が遅くなる。特
に、未実装領域へのアクセスの場合、その影響は大きい
。 (2)アドレス空間領域の多い計算機システムにおいて
は、多数のハススレーブが接続出来るようになるが、こ
のとき新たに追加するバススレーブは無応答監視時間内
にアクセス可能なものでなければいけないため、新たに
追加出来るバススレーブに制限が生じる。 (3)部品数などを考慮すると、バスマスタに多くの無
応答検出回路を置くことは出来ない。 この発明は、無応答エラー検出時においての一時的なC
PUおよびバス能力の低下を最小限にとどめると共に、
新たなスレーブの追加にも対応できる無応答検出回路を
提供することを目的とする。
れる。 (1)無応答監視時間には余裕時間が含まれているため
、その分どうしても無心エラー検出処理が遅くなる。特
に、未実装領域へのアクセスの場合、その影響は大きい
。 (2)アドレス空間領域の多い計算機システムにおいて
は、多数のハススレーブが接続出来るようになるが、こ
のとき新たに追加するバススレーブは無応答監視時間内
にアクセス可能なものでなければいけないため、新たに
追加出来るバススレーブに制限が生じる。 (3)部品数などを考慮すると、バスマスタに多くの無
応答検出回路を置くことは出来ない。 この発明は、無応答エラー検出時においての一時的なC
PUおよびバス能力の低下を最小限にとどめると共に、
新たなスレーブの追加にも対応できる無応答検出回路を
提供することを目的とする。
計算機システムのバスマスタとバススレーブ間の情報転
送の時間を監視するに際して、アドレス空間を1つ以上
のブロックに分割して各ブロックの無応答監視時間を格
納できるレジスタを設ける。
送の時間を監視するに際して、アドレス空間を1つ以上
のブロックに分割して各ブロックの無応答監視時間を格
納できるレジスタを設ける。
このレジスタにバスマスタから各ブロック単位毎の最適
な無応答監視時間を設定する。
な無応答監視時間を設定する。
第1図に本発明による無応答検出回路のシステム構成図
、第2図にそのアドレスマツプ図、第3図にアドレス構
成図を示す。第1図において、300はバスマスタ、3
01はプロセッサ、311はセレタク、312はレジス
タ、313はカウンタ、321〜324はバススレーブ
を示している。また、第2図において、401.402
.403.404はそれぞれバススレーブ32L322
,323,324の領域、405は未実装領域、406
はレジスタ領域を示している。 各バススレーブ321〜324の領域401〜404お
よび未実装領域405における無応答監視時間は各々T
CI、 Te3. Te3. Te3. Te
3である。 第3図において、上位アドレス501は、全アドレス空
間領域のどのブロックをアクセスするのか、つまり、シ
ステム中のどのバススレーブへのアクセスなのかを示す
のに用いられる。 下位アドレス502は、上位アドレス501で指定され
たハススレーブ内のどの位置かを示すのに用いられる。 セレクタ311には、プロセッサ301からのアドレス
が接続されている。プロセッサ301からレジスタ31
2に対してデータの書き込みを行なう場合、セレクタ3
11 は、下位アドレス502を出力する。 一方、プロセッサ301がバススレーブ321〜324
をアクセスする場合、セレクタ311は上位アドレスを
出力する。 次にプロセッサ301がバススレーブ321の無応答時
間をレジスタ312に格納する動作を示す。 プロセッサ301 はアドレス500を出力する。レジ
スタ312への書き込みであるから、セレクタ311に
よってレジスタ312には下位アドレス502が加わり
、プロセッサ301から出力するデータTCIがレジス
タ312に書き込まれる。 このとき、下位アドレス502は、プロセッサ301が
バススレーブ1をアクセスするとき出力する上位アドレ
スと同値である。 バススレーブ322,323,324および未実装領域
における各無応答時間TC2,Te3. Te3. T
e3も同様にしてレジスタに書き込むことが出来る。 次に、プロセッサ301がバススレーブ321をアクセ
スしたとき、第4図と同様に、無応答エラーを検出する
場合と、検出しない場合についての動作を以下に詳述す
る。 プロセッサ301がバススレーブ321にアクセスを開
始する。プロセッサ301から出力するアドレス500
のうち、上位アドレス501 はバススレーブ321へ
のアクセスであるためセレクタ311を通してレジスタ
312に加わる。 上記により、レジスタ312に加わる上位アドレス50
1には、すでにバススレーブ321の無応答監視時間T
CIが格納されているため、この値TCIがレジスタ3
12より出力し、カウンタ313に加わる。 カウンタ313では入力カウンタ値TCIより減算を行
なう。カウンタ313がカウンタ値ゼロになる前に、バ
スマスタ300がバススレーブ321よりアクセス終了
を受信すると、プロセッサ301はカウンタ313をク
リアし、次の処理を実行する。 一方、バスマスタ300は、カウンタ313がカウント
値ゼロになってもバススレーブ321からのアクセス終
了を受信しなかった場合、プロセッサ311は、無応答
エラーと判断して、カウンタ313をクリアし、ハスス
レーブ321へのアクセスを中止する。 ハススレーブ322 、323 、324及び未実装領
域に対しても同様に考えることが出来る。
、第2図にそのアドレスマツプ図、第3図にアドレス構
成図を示す。第1図において、300はバスマスタ、3
01はプロセッサ、311はセレタク、312はレジス
タ、313はカウンタ、321〜324はバススレーブ
を示している。また、第2図において、401.402
.403.404はそれぞれバススレーブ32L322
,323,324の領域、405は未実装領域、406
はレジスタ領域を示している。 各バススレーブ321〜324の領域401〜404お
よび未実装領域405における無応答監視時間は各々T
CI、 Te3. Te3. Te3. Te
3である。 第3図において、上位アドレス501は、全アドレス空
間領域のどのブロックをアクセスするのか、つまり、シ
ステム中のどのバススレーブへのアクセスなのかを示す
のに用いられる。 下位アドレス502は、上位アドレス501で指定され
たハススレーブ内のどの位置かを示すのに用いられる。 セレクタ311には、プロセッサ301からのアドレス
が接続されている。プロセッサ301からレジスタ31
2に対してデータの書き込みを行なう場合、セレクタ3
11 は、下位アドレス502を出力する。 一方、プロセッサ301がバススレーブ321〜324
をアクセスする場合、セレクタ311は上位アドレスを
出力する。 次にプロセッサ301がバススレーブ321の無応答時
間をレジスタ312に格納する動作を示す。 プロセッサ301 はアドレス500を出力する。レジ
スタ312への書き込みであるから、セレクタ311に
よってレジスタ312には下位アドレス502が加わり
、プロセッサ301から出力するデータTCIがレジス
タ312に書き込まれる。 このとき、下位アドレス502は、プロセッサ301が
バススレーブ1をアクセスするとき出力する上位アドレ
スと同値である。 バススレーブ322,323,324および未実装領域
における各無応答時間TC2,Te3. Te3. T
e3も同様にしてレジスタに書き込むことが出来る。 次に、プロセッサ301がバススレーブ321をアクセ
スしたとき、第4図と同様に、無応答エラーを検出する
場合と、検出しない場合についての動作を以下に詳述す
る。 プロセッサ301がバススレーブ321にアクセスを開
始する。プロセッサ301から出力するアドレス500
のうち、上位アドレス501 はバススレーブ321へ
のアクセスであるためセレクタ311を通してレジスタ
312に加わる。 上記により、レジスタ312に加わる上位アドレス50
1には、すでにバススレーブ321の無応答監視時間T
CIが格納されているため、この値TCIがレジスタ3
12より出力し、カウンタ313に加わる。 カウンタ313では入力カウンタ値TCIより減算を行
なう。カウンタ313がカウンタ値ゼロになる前に、バ
スマスタ300がバススレーブ321よりアクセス終了
を受信すると、プロセッサ301はカウンタ313をク
リアし、次の処理を実行する。 一方、バスマスタ300は、カウンタ313がカウント
値ゼロになってもバススレーブ321からのアクセス終
了を受信しなかった場合、プロセッサ311は、無応答
エラーと判断して、カウンタ313をクリアし、ハスス
レーブ321へのアクセスを中止する。 ハススレーブ322 、323 、324及び未実装領
域に対しても同様に考えることが出来る。
この発明によれば、ハスマスクに、アクセス可能なレジ
スタを設け、計算機システムに接続されている各ハスス
レーブに対して個別に無応答監視時間を設定出来るよう
にしたため、各ハススレーブに対する無応答エラー検出
処理は最適となる。 また、新たなバススレーブを追加することが容易に行な
える。
スタを設け、計算機システムに接続されている各ハスス
レーブに対して個別に無応答監視時間を設定出来るよう
にしたため、各ハススレーブに対する無応答エラー検出
処理は最適となる。 また、新たなバススレーブを追加することが容易に行な
える。
第1図は本発明による無応答検出回路のシステム構成図
、第2図はそのアドレスマツプ図、第3図はアドレス構
成図、第4図、第5図は従来の無応答検出回路のシステ
ム構成図を示している。
、第2図はそのアドレスマツプ図、第3図はアドレス構
成図、第4図、第5図は従来の無応答検出回路のシステ
ム構成図を示している。
Claims (1)
- 1)計算機システムのバスマスタとバススレーブ間の情
報の転送を監視するものにおいて、アドレス空間を一つ
以上のブロックに分割して各ブロックの無応答監視時間
を格納できるレジスタを設け、該レジスタに前記バスマ
スタから各ブロック単位毎の最適な無応答監視時間を設
定可能としたことを特徴とする無応答検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62332376A JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62332376A JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01173245A true JPH01173245A (ja) | 1989-07-07 |
Family
ID=18254274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62332376A Pending JPH01173245A (ja) | 1987-12-28 | 1987-12-28 | 無応答検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01173245A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
-
1987
- 1987-12-28 JP JP62332376A patent/JPH01173245A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011194056A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
JP2011194057A (ja) * | 2010-03-19 | 2011-10-06 | Sophia Co Ltd | 遊技機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0397476B1 (en) | Error logging data storing system | |
US4685057A (en) | Memory mapping system | |
JPH01173245A (ja) | 無応答検出回路 | |
JPH06187256A (ja) | バストレース機構 | |
US5734481A (en) | Copying apparatus for carrying out a copying operation between an active section and a stand-by section | |
JP2600376B2 (ja) | メモリ制御装置 | |
SU1238094A1 (ru) | Устройство дл ввода информации от асинхронных абонентов | |
JPH03100851A (ja) | 先入れ先出し記憶装置 | |
JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
JP2978626B2 (ja) | Dmaコントローラ | |
JPS6249537A (ja) | デ−タバツフアコントロ−ラ | |
JP2614284B2 (ja) | データ処理システムのリセット回路 | |
JPS62216046A (ja) | 論理シミユレ−シヨン装置の記録制御方式 | |
JPH01169654A (ja) | 非同期データ転送制御方式 | |
JPH0363109B2 (ja) | ||
JPH01251240A (ja) | 暴走検出方式 | |
JPH0411887B2 (ja) | ||
JPH04157552A (ja) | データ転送装置 | |
JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
JPS62295153A (ja) | 共通バス情報履歴記録装置 | |
JPH0822443A (ja) | プロセッサ間のデータ転送方式 | |
JPS6195455A (ja) | 情報処理装置の応答エラ−検出方式 | |
JPH04127259A (ja) | 共用ramにおける重複書き込み禁止回路 | |
JPH03180953A (ja) | Dma制御方式 | |
JPH0488452A (ja) | データ抜け検出回路 |