JPH01171045A - 外部記憶装置制御方式 - Google Patents
外部記憶装置制御方式Info
- Publication number
- JPH01171045A JPH01171045A JP62330929A JP33092987A JPH01171045A JP H01171045 A JPH01171045 A JP H01171045A JP 62330929 A JP62330929 A JP 62330929A JP 33092987 A JP33092987 A JP 33092987A JP H01171045 A JPH01171045 A JP H01171045A
- Authority
- JP
- Japan
- Prior art keywords
- information processing
- data
- disk
- processing system
- external storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims abstract description 67
- 238000012545 processing Methods 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 abstract description 41
- 238000000034 method Methods 0.000 description 13
- 239000000872 buffer Substances 0.000 description 9
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
複数の情報処理システムによって共有される外部記憶装
置を有する外部記憶装置制御方式に関し、外部記憶装置
への平均アクセス時間を最適化することを目的とし、 それぞれ独立した複数の情報処理システムと、情報処理
システムで共有される外部記憶手段と、外部記憶手段を
制御する外部記憶制御手段、情報処理システムから転送
されたデータを記憶する一時記憶手段、一時記憶手段内
にキャッシングするデータの大きさを各システムごとに
設定して所望の割合となるように制御する一時記憶制御
手段を有して外部記憶手段へのデータ書き込み処理を制
御する書き込み処理制御手段とを具えるように構成して
いる。
置を有する外部記憶装置制御方式に関し、外部記憶装置
への平均アクセス時間を最適化することを目的とし、 それぞれ独立した複数の情報処理システムと、情報処理
システムで共有される外部記憶手段と、外部記憶手段を
制御する外部記憶制御手段、情報処理システムから転送
されたデータを記憶する一時記憶手段、一時記憶手段内
にキャッシングするデータの大きさを各システムごとに
設定して所望の割合となるように制御する一時記憶制御
手段を有して外部記憶手段へのデータ書き込み処理を制
御する書き込み処理制御手段とを具えるように構成して
いる。
本発明は、外部記憶装置制御方式に関し、特に、複数の
情報処理システムで例えばディスク装置を共有している
場合において、ディスク装置への平均アクセス時間を全
てのシステムに対して最適化する外部記憶装置制御方式
に関するものである。
情報処理システムで例えばディスク装置を共有している
場合において、ディスク装置への平均アクセス時間を全
てのシステムに対して最適化する外部記憶装置制御方式
に関するものである。
従来から、情報処理システムの外部記憶装置としてハー
ドディスク等のディスク装置が用いられている。このデ
ィスク装置は、書き込み及び読み出しの速度が半導体メ
モリに比べて著しく遅いという欠点がある。そこで、特
にディスクへの書き込みの際に、ディスク制御装置とデ
ィスクキャッシュメモリ(以後キャッシュメモリと呼ぶ
)とを具えたディスクアダプタをシステムとディスク装
置との間に設け、情報処理システムからのデータをキャ
ッシュメモリに一時保持し、その後キャッシュメモリ内
のデータをディスクに書き込むライトバックと呼ばれる
技法が採られている。この技法では、データをキャッシ
ュメモリに保持した時点で情報処理システムをディスク
書き込みルーティンから解放するので、情報処理システ
ムがディスク装置への書き込み処理に拘束される時間を
短縮することができる。
ドディスク等のディスク装置が用いられている。このデ
ィスク装置は、書き込み及び読み出しの速度が半導体メ
モリに比べて著しく遅いという欠点がある。そこで、特
にディスクへの書き込みの際に、ディスク制御装置とデ
ィスクキャッシュメモリ(以後キャッシュメモリと呼ぶ
)とを具えたディスクアダプタをシステムとディスク装
置との間に設け、情報処理システムからのデータをキャ
ッシュメモリに一時保持し、その後キャッシュメモリ内
のデータをディスクに書き込むライトバックと呼ばれる
技法が採られている。この技法では、データをキャッシ
ュメモリに保持した時点で情報処理システムをディスク
書き込みルーティンから解放するので、情報処理システ
ムがディスク装置への書き込み処理に拘束される時間を
短縮することができる。
更に、ライトバックを行なった後のキャッシュメモリ内
のデータを残しておいて、情報処理システムからの読み
出し命令が来たときに、キャッシュメモリ内にデータが
あればキャッシュメモリからデータを読みだすことによ
って、情報処理システムのディスク装置への平均アクセ
ス時間を短くすることができる。しかし、ディスクに書
き込まれたデータの全てをキャッシュメモリに残してお
くことはできないので、キャッシュメモリ内に残してお
くデータを取捨選択する必要がある。この取捨選択は、
例えば“10kB以上のデータは消去する”などのよう
に、キャッシュメモリに残しておくデータの最大値を予
めディスクアダプタに設定しておき、この最大値との比
較によって行なわれる。
のデータを残しておいて、情報処理システムからの読み
出し命令が来たときに、キャッシュメモリ内にデータが
あればキャッシュメモリからデータを読みだすことによ
って、情報処理システムのディスク装置への平均アクセ
ス時間を短くすることができる。しかし、ディスクに書
き込まれたデータの全てをキャッシュメモリに残してお
くことはできないので、キャッシュメモリ内に残してお
くデータを取捨選択する必要がある。この取捨選択は、
例えば“10kB以上のデータは消去する”などのよう
に、キャッシュメモリに残しておくデータの最大値を予
めディスクアダプタに設定しておき、この最大値との比
較によって行なわれる。
例えば、金融機関の情報処理システムとして、印鑑の照
合を行なう画像情報処理システムと通帳の記帳等を行な
う金額情報処理システム等があり、それぞれ独立のプロ
セッサ(CPU)と主記憶装置を持っていて、データを
保存じておく外部記憶装置としてハードディスクを共有
している。しかし両システムで扱うデータの大きさには
大きな差があり、画像情報処理システムでは平均数百k
Bに対して、金額情報処理システムでは平均数kBであ
る。
合を行なう画像情報処理システムと通帳の記帳等を行な
う金額情報処理システム等があり、それぞれ独立のプロ
セッサ(CPU)と主記憶装置を持っていて、データを
保存じておく外部記憶装置としてハードディスクを共有
している。しかし両システムで扱うデータの大きさには
大きな差があり、画像情報処理システムでは平均数百k
Bに対して、金額情報処理システムでは平均数kBであ
る。
ところで、上述した金融機関の情報処理システムにあっ
ては、単にデータの大きさがディスクアダプタに設定さ
れた最大値以下であるか否かによってキャッシュメモリ
にデータを残すか否かを判別している。
ては、単にデータの大きさがディスクアダプタに設定さ
れた最大値以下であるか否かによってキャッシュメモリ
にデータを残すか否かを判別している。
例えば、最大値が両システムで扱うデータの大きさの最
大値となっていると、キャッシュメモリに残るデータの
数は、両システムのデータの書き込み処理の実行頻度に
対応した数となる。この場合、一つのデータが大きい画
像情報処理システムのデータがキャッシュメモリ内で極
めて大きなメモリ領域を占めてしまうことになる。この
ため金額情報処理システムのデータがキャッシュに残る
率が小さくなり、金額情報処理システムのディスク装置
への平均アクセス時間が長くなる。
大値となっていると、キャッシュメモリに残るデータの
数は、両システムのデータの書き込み処理の実行頻度に
対応した数となる。この場合、一つのデータが大きい画
像情報処理システムのデータがキャッシュメモリ内で極
めて大きなメモリ領域を占めてしまうことになる。この
ため金額情報処理システムのデータがキャッシュに残る
率が小さくなり、金額情報処理システムのディスク装置
への平均アクセス時間が長くなる。
一方、設定された値が両システムで扱うデータの大きさ
の平均値の間になっていると、画像情報処理システムの
データがキャッシュメモリに残る率が極端に小さくなる
ので、画像情報処理システムのディスク装置への平均ア
クセス時間が長くなってしまう。
の平均値の間になっていると、画像情報処理システムの
データがキャッシュメモリに残る率が極端に小さくなる
ので、画像情報処理システムのディスク装置への平均ア
クセス時間が長くなってしまう。
このように、固定化された最大値を設けてキャッシュメ
モリにデータを残すか否かを判別する方式では、ディス
クを共有している複数のシステムの扱うデータの大きさ
に大きな差がある場合、全てのシステムのディスクへの
平均アクセス時間を最適とすることはできないという問
題点があった。
モリにデータを残すか否かを判別する方式では、ディス
クを共有している複数のシステムの扱うデータの大きさ
に大きな差がある場合、全てのシステムのディスクへの
平均アクセス時間を最適とすることはできないという問
題点があった。
本発明は、このような点にかんがみて創作されたもので
あり、ディスクを共有している全てのシステムのディス
クへの平均アクセス時間を最適化するようにした外部記
憶装置制御方式を提供することを目的としている。
あり、ディスクを共有している全てのシステムのディス
クへの平均アクセス時間を最適化するようにした外部記
憶装置制御方式を提供することを目的としている。
第1図は、本発明の外部記憶装置制御方式の原理ブロッ
ク図である。
ク図である。
図において、情報処理システム111,112゜・・・
、Nは、それぞれ独立した情報処理を行なう。
、Nは、それぞれ独立した情報処理を行なう。
外部記憶手段121は、情報処理システム111.11
2. ・・・、Nで共有される。
2. ・・・、Nで共有される。
書き込み処理制御手段101は、外部記憶手段を制御す
る外部記憶制御手段104と、情報処理システム111
,112. ・・・、Nから転送されるデータを記憶
する一時記憶手段103と、一時記憶手段103内にキ
ャッシングするデータの大きさを各システムごとに設定
して所望の割合となるように制御する一時記憶制御手段
102とを有し、情報処理システム111,112.
・・・。
る外部記憶制御手段104と、情報処理システム111
,112. ・・・、Nから転送されるデータを記憶
する一時記憶手段103と、一時記憶手段103内にキ
ャッシングするデータの大きさを各システムごとに設定
して所望の割合となるように制御する一時記憶制御手段
102とを有し、情報処理システム111,112.
・・・。
Nが外部記憶手段121へのデータ書き込み処理を制御
する。
する。
従って、全体として、一時記憶手段103内にキャッシ
ングするデータの大きさを各システムごとに設定して各
システムにとって所望の割合となるように一時記憶手段
103内の記憶領域を割り当てるように構成している。
ングするデータの大きさを各システムごとに設定して各
システムにとって所望の割合となるように一時記憶手段
103内の記憶領域を割り当てるように構成している。
情報処理システム111,112. ・・・、Nから
書き込み処理制御手段101に転送されたデータは、一
時記憶手段103に一旦記憶された後、外部記憶制御手
段104を介して外部記憶手段121に記録される。
書き込み処理制御手段101に転送されたデータは、一
時記憶手段103に一旦記憶された後、外部記憶制御手
段104を介して外部記憶手段121に記録される。
その後、一時記憶制御手段102によりデータがどの情
報処理システムのものであるがを判断し各情報処理シス
テムごとに設定された最大値に基づいて一時記憶手段1
03に残すデータを選択し、一時記憶手段103内の記
憶領域を割り当てる。
報処理システムのものであるがを判断し各情報処理シス
テムごとに設定された最大値に基づいて一時記憶手段1
03に残すデータを選択し、一時記憶手段103内の記
憶領域を割り当てる。
以下、図面に基づいて本発明の実施例について詳細に説
明する。
明する。
第2図は、本発明の一実施例における外部記憶装置制御
方式の構成を示す。
方式の構成を示す。
■、 旋削と第1図との対応関係1
ここで、本発明の実施例と第1図との対応関係を示して
おく。
おく。
書き込み処理制御手段101は、ディスクアダプタ20
1に相当する。
1に相当する。
一時記憶制御手段102は、ディスクアダプタ201の
マイクロプロセッサ(MPU)214に相当する。
マイクロプロセッサ(MPU)214に相当する。
一時記憶手段103は、ディスクアダプタ201のディ
スクアダプタメモリ212に相当する。
スクアダプタメモリ212に相当する。
外部記憶制御手段104は、ディスクアダプタ201の
ディスクドライバ213に相当する。
ディスクドライバ213に相当する。
情報処理システム111,112. ・・・、Nは、
金額情報処理システム202及び画像情報処理システム
203に相当する。
金額情報処理システム202及び画像情報処理システム
203に相当する。
外部記憶手段121は、ハードディスク装置204に相
当する。
当する。
共通バス131は、共通バス205に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
実施例について説明する。
第2図において、本発明実施例における外部記憶装置制
御方式は、比較的小さい(数kB)データを扱う金額情
報処理システム202と、膨大な(数百kB)データを
扱う画像情報処理システム203と、この二つのシステ
ムが共有しているハードディスク装置204を制御する
ディスクアダプタ201とで形成されている。
御方式は、比較的小さい(数kB)データを扱う金額情
報処理システム202と、膨大な(数百kB)データを
扱う画像情報処理システム203と、この二つのシステ
ムが共有しているハードディスク装置204を制御する
ディスクアダプタ201とで形成されている。
各部は、共通バス205で接続されており、データの転
送ができるようになっている。
送ができるようになっている。
(ii)ディスクアダプタの構成
ディスクアダプタ201は、共通バス205による通信
を制御する共通バスコントローラ211と、処理に必要
なプログラム及びデータと二つの情報処理システム20
2,203からのデータを記憶するディスクアダプタメ
モリ212(後述する)と、ハードディスク装置204
を駆動するディスクドライバ213と、各部を制御する
MPU214とから構成されている。
を制御する共通バスコントローラ211と、処理に必要
なプログラム及びデータと二つの情報処理システム20
2,203からのデータを記憶するディスクアダプタメ
モリ212(後述する)と、ハードディスク装置204
を駆動するディスクドライバ213と、各部を制御する
MPU214とから構成されている。
(iii )金額情報処理システムの構成金額情報処理
システム202は、共通バス205による通信を制御す
る共通バスコントローラ221と、金額情・報データを
記憶する主記憶装置222と、各部の動作を制御するC
PU223とから構成されている。
システム202は、共通バス205による通信を制御す
る共通バスコントローラ221と、金額情・報データを
記憶する主記憶装置222と、各部の動作を制御するC
PU223とから構成されている。
(iv)画像情報処 システムの構成
画像情報処理システム203は、共通バス205による
通信を制御する共通バスコントローラ231と、金額情
報データを記憶する主記憶装置232と、各部の動作を
制御するCPU233とから構成されている。
通信を制御する共通バスコントローラ231と、金額情
報データを記憶する主記憶装置232と、各部の動作を
制御するCPU233とから構成されている。
(V)ディスクアダプタメモリの1
デイスクアダプタメモリ212は、第3図に示すように
、ディスク及びキャッシュメモリを制御するためのプロ
グラムを格納するプログラム格納領域301と、二つの
情報処理システムからディスクアダプタ201に送られ
た命令であるチャネルコマンドワード(CCW)を格納
するCCW格納領域302と、二つの情報処理システム
202゜203から転送されるデータを格納するキャッ
シュ領域303とから構成されている。
、ディスク及びキャッシュメモリを制御するためのプロ
グラムを格納するプログラム格納領域301と、二つの
情報処理システムからディスクアダプタ201に送られ
た命令であるチャネルコマンドワード(CCW)を格納
するCCW格納領域302と、二つの情報処理システム
202゜203から転送されるデータを格納するキャッ
シュ領域303とから構成されている。
(vi)キャッシュ領域の構成
ディスクアダプタメモリ212のキャッシュ領域303
は、第4図に示すように、ディスクのセクタと同じ容量
を持つN個の領域に分割されており、この分割された各
領域をバッファと呼んでいる。各々のバッファには、例
えば1からNのように番号が付けられていて、それぞれ
に対してアクセスすることができる。また各々のバッフ
ァに対応して、バッファが書き込み可能か否かを示すデ
ィスクリブタを設けて、MPU214がこのディスクリ
ブタを参照することによってバッファを割り付けること
ができるようにする。
は、第4図に示すように、ディスクのセクタと同じ容量
を持つN個の領域に分割されており、この分割された各
領域をバッファと呼んでいる。各々のバッファには、例
えば1からNのように番号が付けられていて、それぞれ
に対してアクセスすることができる。また各々のバッフ
ァに対応して、バッファが書き込み可能か否かを示すデ
ィスクリブタを設けて、MPU214がこのディスクリ
ブタを参照することによってバッファを割り付けること
ができるようにする。
l−犬施M旦軌立
上述した実施例において、金額情報処理システム202
或いは画像情報処理システム203からのデータをディ
スクに書き込む場合について、説明する。
或いは画像情報処理システム203からのデータをディ
スクに書き込む場合について、説明する。
第5図は、上述した実施例におけるディスク書き込み動
作を説明する流れ図である。ここで、システムXは、金
額情報処理システム202或いは画像情報処理システム
203を示す。
作を説明する流れ図である。ここで、システムXは、金
額情報処理システム202或いは画像情報処理システム
203を示す。
Dsは、システムXから転送されるデータの大きさであ
る。
る。
Kmaxは、プログラムに設定された金額情報処理シス
テムのデータのうちキャッシュメモリに残されるデータ
の大きさの最大値である。
テムのデータのうちキャッシュメモリに残されるデータ
の大きさの最大値である。
Gmaxは、プログラムに設定された画像情報処理シス
テムのデータのうちキャッシュメモリに残されるデータ
の大きさの最大値である。
テムのデータのうちキャッシュメモリに残されるデータ
の大きさの最大値である。
以下、第2図〜第5図を参照する。
システムXからディスクアダプタ201へ共通バス20
5を介してCCWの形でデータのディスク書き込み命令
が送られる(ステップ501)。
5を介してCCWの形でデータのディスク書き込み命令
が送られる(ステップ501)。
ディスクアダプタ201のMPU214は、CCWを解
釈して、書き込みを行なうデータの大きさDsを読み取
る(ステップ502)。
釈して、書き込みを行なうデータの大きさDsを読み取
る(ステップ502)。
MPU214は、ディスクリブタを調べてキャッシュメ
モリ内の空いているバッファを見つけ、書き込まれるデ
ータに見合った数のバッファを割りつける(ステップ5
03)。
モリ内の空いているバッファを見つけ、書き込まれるデ
ータに見合った数のバッファを割りつける(ステップ5
03)。
システムXはディスクアダプタ201のキャッシュメモ
リにデータを転送する。転送が終了するとシステムXは
ディスク書き込みルーティンから解放される(ステップ
504)。
リにデータを転送する。転送が終了するとシステムXは
ディスク書き込みルーティンから解放される(ステップ
504)。
MPU214は、キャッシュメモリから書き込むべきデ
ータを読み出して、ディスクドライバに送りディスクに
書き込む(ステップ505)。
ータを読み出して、ディスクドライバに送りディスクに
書き込む(ステップ505)。
MPU214は、書き込まれたデータがどちらの情報処
理システムのデータかを判別し、プログラム中でそれぞ
れのシステムに対して設定した最大値(例えば画像情報
処理システムに対してはGmax)と書き込まれたデー
タの大きさDsとを比較する(ステップ507aまたは
ステラ、プ507b)。
理システムのデータかを判別し、プログラム中でそれぞ
れのシステムに対して設定した最大値(例えば画像情報
処理システムに対してはGmax)と書き込まれたデー
タの大きさDsとを比較する(ステップ507aまたは
ステラ、プ507b)。
データの大きさDsが設定された最大値(例えばGma
x)よりも大きいときは、書き込まれたデータはキャッ
シュメモリに保存されないから、そのデータを保持して
いるバッファは“′書き込み可°°となるので、対応す
るディスクリブタに“書き込み可”をセットする(ステ
ップ508aまたはステップ50=8 b )。
x)よりも大きいときは、書き込まれたデータはキャッ
シュメモリに保存されないから、そのデータを保持して
いるバッファは“′書き込み可°°となるので、対応す
るディスクリブタに“書き込み可”をセットする(ステ
ップ508aまたはステップ50=8 b )。
一方、データの大きさDsが設定された最大値(例えば
Gmax)よりも小さいときは、書き込まれたデータは
キャッシュメモリに保存されるので、そのデータを保持
しているバッファは゛書き込み不可°゛であるので、対
応するディスクリブタに“°書き込み不可”をセットす
る(ステップ509aまたはステップ509b)。
Gmax)よりも小さいときは、書き込まれたデータは
キャッシュメモリに保存されるので、そのデータを保持
しているバッファは゛書き込み不可°゛であるので、対
応するディスクリブタに“°書き込み不可”をセットす
る(ステップ509aまたはステップ509b)。
■、 詐例のまとめ
このようにして、ハードディスク装置204を共有して
いる二つの情報処理システム202及び203のデータ
に対して別々の最大値を設け、その最大値と書き込んだ
データの大きさを比較することによりディスクアダプタ
201のキャッシュメモリにデータを残すか否かを判別
し、キャッシュメモリを各情報処理システムから見て均
等となるように割り当てることによって、二つの情報処
理システム202及び203の両方のディスク装置への
平均アクセス時間を最適化することができる。
いる二つの情報処理システム202及び203のデータ
に対して別々の最大値を設け、その最大値と書き込んだ
データの大きさを比較することによりディスクアダプタ
201のキャッシュメモリにデータを残すか否かを判別
し、キャッシュメモリを各情報処理システムから見て均
等となるように割り当てることによって、二つの情報処
理システム202及び203の両方のディスク装置への
平均アクセス時間を最適化することができる。
■、 明の・形斡
なお、上述した本発明の実施例にあっては、金融機関の
画像情報処理システムと金額情報処理システムに共有さ
れたハードディスク装置を制御するディスクアダプタに
おいて、二つのシステムのディスク装置への平均アクセ
ス時間を最適化することを考えたが、金融機関の処理シ
ステムに限らず、複数のシステムがディスクアダプタを
介してハードディスク装置を共有しているものならば本
発明を適用できる。
画像情報処理システムと金額情報処理システムに共有さ
れたハードディスク装置を制御するディスクアダプタに
おいて、二つのシステムのディスク装置への平均アクセ
ス時間を最適化することを考えたが、金融機関の処理シ
ステムに限らず、複数のシステムがディスクアダプタを
介してハードディスク装置を共有しているものならば本
発明を適用できる。
また、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。
上述したように、本発明によれば、ハードディスク装置
をディスクアダプタを介して共有している複数の情報処
理システムにおいて、全ての情報処理システムのディス
ク装置への平均アクセス時間を最適化することができ、
実用的には極めて有用である。
をディスクアダプタを介して共有している複数の情報処
理システムにおいて、全ての情報処理システムのディス
ク装置への平均アクセス時間を最適化することができ、
実用的には極めて有用である。
第1図は本発明の外部記憶装置制御方式の原理ブロック
図、 第2図は本発明の一実施例による外部記憶装置制御方式
の構成ブロック図、 第3図は第2図に示す一実施例におけるディスクアダプ
タメモリの構成、 第4図は第3図に示すキャッシュメモリの構成、第5図
は第2図に示す一実施例における動作を表す流れ図であ
る。 図において、 101は書き込み処理制御手段、 102は一時記憶制御手段、 103は一時記憶手段、 104は外部記憶制御手段、 111.112. ・・・、Nは情報処理システム、
121は外部記憶手段、 131は共通バス、 201はディスクアダプタ、 202は金額情報処理システム、 203は画像情報処理システム、 204はハードディスク装置、 205は共通バス、 211,221,231は共通バスコントローラ、21
2はディスクアダプタメモリ、 213はディスクドライバ、 214はMPU。 222.232は主記憶装置、 223.233はCPU。 301はプログラム格納領域、 302はCCW格納領域、 303はキャッシュ領域である。 第2図
図、 第2図は本発明の一実施例による外部記憶装置制御方式
の構成ブロック図、 第3図は第2図に示す一実施例におけるディスクアダプ
タメモリの構成、 第4図は第3図に示すキャッシュメモリの構成、第5図
は第2図に示す一実施例における動作を表す流れ図であ
る。 図において、 101は書き込み処理制御手段、 102は一時記憶制御手段、 103は一時記憶手段、 104は外部記憶制御手段、 111.112. ・・・、Nは情報処理システム、
121は外部記憶手段、 131は共通バス、 201はディスクアダプタ、 202は金額情報処理システム、 203は画像情報処理システム、 204はハードディスク装置、 205は共通バス、 211,221,231は共通バスコントローラ、21
2はディスクアダプタメモリ、 213はディスクドライバ、 214はMPU。 222.232は主記憶装置、 223.233はCPU。 301はプログラム格納領域、 302はCCW格納領域、 303はキャッシュ領域である。 第2図
Claims (1)
- 【特許請求の範囲】 複数の独立した情報処理システム(111、112、・
・・、N)と、 前記情報処理システム(111、112、・・・、N)
で共有される外部記憶手段(121)と、前記情報処理
システム(111、112、・・・、N)から共通バス
(131)を介して転送されるデータを記憶する一時記
憶手段(103)、前記一時記憶手段(103)にキャ
ッシングするデータの大きさを各システムごとに設定し
て各システムで所望の割合となるように制御する一時記
憶制御手段(102)、前記外部記憶手段(121)の
書き込みおよび読み出しの動作を制御する外部記憶制御
手段(104)を有し、前記情報処理システム(111
、112、・・・、N)が前記外部記憶手段(121)
へのデータ書き込み処理を制御する書き込み処理制御手
段(101)と、を具えるように構成したことを特徴と
する外部記憶装置制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62330929A JPH01171045A (ja) | 1987-12-26 | 1987-12-26 | 外部記憶装置制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62330929A JPH01171045A (ja) | 1987-12-26 | 1987-12-26 | 外部記憶装置制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01171045A true JPH01171045A (ja) | 1989-07-06 |
Family
ID=18238024
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62330929A Pending JPH01171045A (ja) | 1987-12-26 | 1987-12-26 | 外部記憶装置制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01171045A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205571A (ja) * | 1990-11-30 | 1992-07-27 | Matsushita Graphic Commun Syst Inc | 電子ファイル装置 |
US6553476B1 (en) | 1997-02-10 | 2003-04-22 | Matsushita Electric Industrial Co., Ltd. | Storage management based on predicted I/O execution times |
JP2010182313A (ja) * | 2002-10-21 | 2010-08-19 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
-
1987
- 1987-12-26 JP JP62330929A patent/JPH01171045A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04205571A (ja) * | 1990-11-30 | 1992-07-27 | Matsushita Graphic Commun Syst Inc | 電子ファイル装置 |
US6553476B1 (en) | 1997-02-10 | 2003-04-22 | Matsushita Electric Industrial Co., Ltd. | Storage management based on predicted I/O execution times |
JP2010182313A (ja) * | 2002-10-21 | 2010-08-19 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
JP2011018343A (ja) * | 2002-10-21 | 2011-01-27 | Emulex Design & Manufacturing Corp | 遠隔管理システム |
US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8225044B2 (en) | Storage system which utilizes two kinds of memory devices as its cache memory and method of controlling the storage system | |
JPH1063578A (ja) | 情報記録再生装置 | |
JP2003150447A (ja) | キャッシュ・バッファ制御方法及び制御装置 | |
JPH07104817B2 (ja) | データレコード転送方法 | |
US5293618A (en) | Method for controlling access to a shared file and apparatus therefor | |
JPH0816886B2 (ja) | 高速書き込み方法 | |
JPH07334310A (ja) | ディスク装置及び同装置における読み出しデータのバッファ記憶制御方法 | |
US5835939A (en) | Data transfer control method and apparatus for external storage subsystem adapted to perform erasing after writing | |
US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
JPH01171045A (ja) | 外部記憶装置制御方式 | |
JP2576775B2 (ja) | 磁気テープ先読み制御装置 | |
KR102482191B1 (ko) | 하이브리드 메모리 장치 및 이의 관리 방법 | |
JPH076088A (ja) | 情報記憶装置 | |
JPS583103A (ja) | 磁気デイスク装置 | |
JP3111912B2 (ja) | ディスクキャッシュ制御方式 | |
JPH04111113A (ja) | ハードディスクエミュレータ | |
JPH01303547A (ja) | 情報記憶制御システム | |
JPH0520196A (ja) | デイスク・キヤツシユ制御装置 | |
WO1984002016A1 (en) | Dynamic addressing for variable track length cache memory | |
JP2973474B2 (ja) | 光磁気ディスク装置 | |
JP2002140169A (ja) | ディスクアレイ制御装置及びディスクアレイ制御方法 | |
JPH0934782A (ja) | 情報記憶装置 | |
JPH0477916A (ja) | 磁気ディスク装置 | |
JPS603224B2 (ja) | ペ−ジ・バツフア・メモリにおけるペ−ジ格納域数調整用デ−タ作成方式 | |
JPS59172186A (ja) | キヤツシユ・メモリ制御方式 |