JPH01163845A - Control circuit for microcomputer - Google Patents

Abstract

PURPOSE:To forcibly reset a microcomputer by providing the title control circuit for runaway detection to output the resetting signal of the microcomputer when the cycle of the signal of the microcomputer is out of a prescribed range. CONSTITUTION:When a microcomputer 1 runs away, for example, the cycle of a signal RES 1 becomes shorter than a TR1, and the signal RES 1 rises, a D latch 3 latches the value of a signal DATA, the signal DATA at such a time is still at High level because the cycle of the signal RES 1 is shorter than the TR1, and as this result, the signal at the same High level is outputted to a signal Q. Since the signal RES 1 rises at the High level, a signal RES 3 set by obtaining a NAND between the signals RES 1 and Q is at a Low level. For this reason, a signal RES 4 becomes at the High level, the microcomputer 1 is forcibly reset, and on the contrary, when the cycle of the signal RES 1 is longer than a TR2, the forcible reset can be carried out by the same action. Thus, the runaway microcomputer 1 can be forcibly reset.

Description

【発明の詳細な説明】 産業上の利用分野 本発明はマイクロコンピュータ制御システムにおけるマ
イクロコンピュータの暴走検出機能および暴走検出時の
強制リセット機能をもつ制御回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a control circuit in a microcomputer control system that has a microcomputer runaway detection function and a forced reset function when runaway is detected.

従来の技術 従来マイクロコンピュータの暴走を検出するための手段
としては、（１）マイクロコンピュータの内蔵する暴走
検知機能（ウォッチ・ドッグ機能）を用いる方法、（つ
マイクロコンピュータの制御信号を外部回路または他の
マイクロコンピュータにて監視して暴走検出する方法な
どがとられてきた。2. Description of the Related Art Conventionally, methods for detecting runaway in a microcomputer include (1) a method using the runaway detection function (watchdog function) built into the microcomputer; Methods such as monitoring with a microcomputer and detecting runaway have been used.

上記（１）の方式を以下説明する。第５図はマイクロコ
ンピュータ動作時の処理の流れを簡易的に示したもので
、太線矢印で示した流れがメインフローを表わし、■〜
［Ｆ］は表示処理、出力処理、キー取り込み処理などの
各メイン処理を示す。０１Ｏ１■、■はサブ処理で各々
対応するメイン処理内で呼び出されて処理される。マイ
クロコンピュータは常時■→Φ−一−［Ｆ］→のの順で
各メイン処理とこれに付随するサブ処理を実行するため
、このメインフロー１周に要する時間、つまりプログラ
ムの走行時間はある規定できる範囲内の値となる。The method (1) above will be explained below. Figure 5 simply shows the flow of processing when a microcomputer is operating, and the flow indicated by thick arrows represents the main flow.
[F] indicates each main process such as display processing, output processing, and key import processing. 01O1■ and ■ are sub-processes that are respectively called and processed within the corresponding main process. Since the microcomputer always executes each main process and its associated sub-processes in the order of ■→Φ-1-[F]→, the time required for one round of the main flow, that is, the running time of the program, is determined by a certain standard. The value is within the possible range.

暴走検出を行なうためにマイクロコンピュータの内部タ
イマーを専用に設け、一方プログラムにおいて１例えば
第６図で示したように第５図の［Ｆ］と［Ｆ］の処理の
間に、Ｏという処理を追加し、ここでは暴走検出用に設
けられた前記内部タイマーのリセットを行なうようにす
る。マイクロコンピュータが正常にメインフローを■→
■−−−■゛→のの順で実行している場合は毎回■処理
を行なってタイマーのリセットを行なうが、例えば暴走
が発生して破線矢印のようにＯ処理からの処理に移らず
に■処理に戻ってしまうような流れになると、■処理が
実行されなくなってタイマーがカウントをし続け、ある
時間が経過した時点でタイマーがオーバーフローしてし
まい、これによって暴走が検出できる。In order to detect runaway, an internal timer of the microcomputer is dedicated, and on the other hand, in the program, as shown in FIG. In addition, here, the internal timer provided for detecting runaway is reset. The microcomputer normally runs the main flow ■→
■－－－■ If the process is executed in the order of ゛→, the ■ process is performed every time and the timer is reset, but for example, if a runaway occurs and the process does not move from the O process as shown by the dashed line arrow. ■If the flow returns to the process, ■the process will no longer be executed and the timer will continue to count, and after a certain period of time, the timer will overflow, and runaway can be detected.

暴走検出機能を有するマイクロコンピュータはこのオー
バーフローを直接ハード処理して、リセット用ポートに
リセット信号を送るという機能を持つ。A microcomputer with a runaway detection function has the function of directly processing this overflow with hardware and sending a reset signal to the reset port.

上記（２）の方式は、このタイマー機能を外部回路また
は他のマイクロコンピュータで実現し、暴走を検出しよ
うとするマイクロコンピュータからメインフロー実行の
毎にタイマーのリセット信号を出力するものである。上
記（１）と同じ考え方で暴走時にこのリセット信号が出
力されなくなるため、外部に設けたタイマーが、プログ
ラムの走行時間から決められた規定値をオーバーし、こ
れを検出してマイクロコンピュータにリセット信号を送
るものである。In the method (2) above, this timer function is realized by an external circuit or another microcomputer, and the microcomputer that attempts to detect runaway outputs a timer reset signal every time the main flow is executed. Using the same idea as in (1) above, this reset signal will not be output when the program runs out of control, so an external timer will detect when the program's running time exceeds a predetermined value and send a reset signal to the microcomputer. It is something to send.

発明が解決しようとする問題点 ところがこのような方式であると暴走の形態によっては
、つまり暴走時のプログラムの流れ方によっては検出で
きない場合が生じる。第６図において■処理を含む経路
でマイクロコンピュータが暴走した場合９例えば■→［
Ｆ］→［Ｆ］→■という流れで暴走した場合には■処理
が行なわれてタイマーがリセットされてしまうため、検
出することは不可能である。Problems to be Solved by the Invention However, with such a system, depending on the form of runaway, that is, depending on the flow of the program at the time of runaway, it may not be possible to detect it. In Figure 6, if the microcomputer goes out of control on a path that includes ■ processing 9 For example, ■ → [
If there is a runaway in the flow of [F]→[F]→■, the process (2) is performed and the timer is reset, so it is impossible to detect it.

問題点を解決するための手段 この問題点を解決するためには、先に述べたプログラム
の走行時間がある範囲で規定されるという点に着目し、
走行時間を監視してこの規定範囲よりはずれた場合に暴
走と判定する手法を用いる。Means for solving the problem In order to solve this problem, we should focus on the point that the running time of the program mentioned above is specified within a certain range.
A method is used in which the running time is monitored and if it deviates from this specified range, it is determined that the vehicle has run out of control.

こうすると、上記のような経路で暴走した場合は走行時
間が規定よりも短くなるためこれを検出できる分けであ
る。この手段はマイクロコンピュータ内部で行なおうと
するとハード処理だけでは難しく、ソフト処理、つまり
プログラムの助けを借りなければならないため、そのプ
ログラム自体が暴走してしまった場合には不可能であり
信頼性にかける。このためマイクロコンピュータの信号
の周期が規定された範囲をはずれた場合、マイクロコン
ピュータのリセット用の信号を出力する暴走検出用の制
御回路を設けたものである。In this way, if the vehicle runs out of control on the route described above, the travel time will be shorter than the specified time, so this can be detected. If this method is attempted to be performed inside a microcomputer, it will be difficult to do so with only hardware processing, and it will require the help of software processing, that is, a program, which will be impossible and unreliable if the program itself goes out of control. put on. For this reason, a control circuit for detecting runaway is provided which outputs a signal for resetting the microcomputer when the period of the microcomputer signal deviates from a specified range.

作用 マイクロコンピュータのプログラムにおいてメインフロ
ー上にリセット信号を出力する処理を設け、メインフロ
ー実行毎に規定のパルス幅を有したリセット信号を出力
する。このリセット信号の周期は変動はするものの前述
のように規定されたある範囲に入っている。外部回路と
して、この信号の周期を監視できるように自身基準時間
を持った制御回路を設け、常時リセット信号の周期と、
自らの持つ基準時間との比較を行なう。リセット信号の
周期が自身の基準時間をはずれた場合は、マイクロコン
ピュータが暴走したと判定しマイクロコンピュータのリ
セットポートにリセット用の信号を送って強制的にリセ
ットする。A process for outputting a reset signal on the main flow is provided in the program of the working microcomputer, and a reset signal having a prescribed pulse width is output every time the main flow is executed. Although the period of this reset signal varies, it falls within a certain range defined above. As an external circuit, a control circuit with its own reference time is provided so that the cycle of this signal can be monitored, and the cycle of the reset signal is constantly monitored.
Compare with your standard time. If the period of the reset signal deviates from its own reference time, it is determined that the microcomputer has gone out of control, and a reset signal is sent to the reset port of the microcomputer to force a reset.

実施例 以下本発明の一実施例を第１図〜第４図を参照して用い
て説明する。EXAMPLE An example of the present invention will be described below with reference to FIGS. 1 to 4.

１はマイクロコンピュータである。２は二進カウンタ、
３はＤラッチ、４は遅延回路、５はクロック信号発生回
路をそれぞれ示し、それらで制御回路を構成している。1 is a microcomputer. 2 is a binary counter,
3 is a D latch, 4 is a delay circuit, and 5 is a clock signal generation circuit, which constitute a control circuit.

マイクロコンピュータ１のＤ端子からは正常時には周期
がＴ１以以下２以下のリセット信号ＲＥＳＩが出力され
ている。このリセット信号ＲＥＳ　１は遅延回路４によ
ってＬｏｗからＨｉｇｈの立ち上りのタイミングをｔＤ
だけ遅らせてリセット信号ＲＥＳ２として二進カウンタ
２のリセット信号ＲＥＳに入力されている。一方二進カ
ウンタ２の出力端子ＯＮからはリセット信号ＲＥＳ　１
の解除後クロック信号発生回路５の基準クロック信号Ｃ
ＬＫをＮ分周した信号を順次出力している。以上の信号
のタイミングチャートを第２図に示した。The D terminal of the microcomputer 1 normally outputs a reset signal RESI having a period of T1 or more and 2 or less. This reset signal RES1 is controlled by the delay circuit 4 to adjust the rising timing from Low to High to tD.
It is inputted to the reset signal RES of the binary counter 2 as the reset signal RES2 after being delayed by the same amount. On the other hand, a reset signal RES 1 is sent from the output terminal ON of the binary counter 2.
After the release of the reference clock signal C of the clock signal generation circuit 5
Signals obtained by dividing LK by N are sequentially output. A timing chart of the above signals is shown in FIG.

第２図のように基準クロック信号ＣＬＫの周波数を選ん
で、ここではＱｎ−、とＱｎ比出力同時にＨｉｇｈにな
っている期間ＴＲ，〜ＴＲ，間に前記のＴ工とＴ８が入
るように設計している。Ｄラッチ３のＤＡＴＡ端子に入
力される信号ＤＡＴＡはＱｎ−ｉとＱｎ比出力ＮＡＮＤ
をとったものであるからＴＲ１〜ＴＲ，間のみＬｏｗで
他の期間はＨｉｇｈが入力されている。The frequency of the reference clock signal CLK is selected as shown in Fig. 2, and the design is designed so that the above-mentioned T and T8 are inserted between the period TR, ~TR, in which Qn- and Qn ratio output are simultaneously high. are doing. The signal DATA input to the DATA terminal of D latch 3 is Qn-i and Qn ratio output NAND
Since the input signal is set to TR1 to TR, Low is input only during the period, and High is input during the other periods.

第３図に正常時の各部信号波形を示した。以下時間の経
過に従って動作を説明する。Figure 3 shows the signal waveforms of various parts during normal operation. The operation will be explained below as time passes.

（１）信号ＲＥＳＩが立ち下った後Ａ点（Ｑｎ−、とＱ
ｎが両方Ｈｉｇｈに立ち上る直前）までＤラッチ３はＣ
ＬＯＣＫ人力がＬｏｗの間は信号ＤＡＴＡの値ｆ（ｉ　
ｇ　ｈをそのままＱ端子に出力する。このためＱ端子か
ら出力される信号Ｑと信号ＲＥＳ　１　（７）ＮＡＮＤ
をとった信号ＲＥＳ　３はＨｉｇｈとなっている。(1) After the signal RESI falls, point A (Qn-, and Q
D latch 3 is C until immediately before both n rise to High.
While the LOCK input is Low, the value f(i
g Outputs h as is to the Q terminal. Therefore, the signal Q output from the Q terminal and the signal RES 1 (7) NAND
The signal RES3 that has taken the value is High.

（２）Ａ点からＢ点（信号ＲＥＳＩが立ち上る直前）ま
で（１）と同様ＣＬＯＣＫ入力はＬｏｗなのでＤラッチ
３は信号ＤＡＴＡの値Ｌｏｗを、信号Ｑとして出力し信
号ＲＥＳ　３はＨｉｇｈを継続する。(2) From point A to point B (just before the signal RESI rises), as in (1), the CLOCK input is Low, so D latch 3 outputs the Low value of signal DATA as signal Q, and signal RES 3 continues to be High. .

（３）Ｂ点から６点（信号ＲＥＳ２が立ち上る直前）ま
で信号ＲＥＳＩが立ち上ることによりＤラッチ３は信号
ＤＡＴＡの値Ｌｏｗをラッチし、（ワと同じく信号Ｑは
Ｌｏｗを出力して信号ＲＥＳ　３はＨｉｇｈを継続する
。(3) As the signal RESI rises from point B to point 6 (just before the signal RES2 rises), the D latch 3 latches the low value of the signal DATA, and (same as W), the signal Q outputs the low value and the signal RES3 remains High.

（４）６点からＤ点（信号ＲＥＳ　１が立ち下る直前）
まで信号ＲＥＳ２が立ち上ると、二進カウンタ２がリセ
ットされＱＮ出力はオールＬｏｗとなる。このため信号
ＤＡＴＡの値はＨｉｇｈとなるがすでに（３）でＬｏｗ
のデータがラッチされているため、信号ＱはＬｏｗ出力
を継続し、同じく信号ＲＥＳ３はＨｉｇｈのままである
。(4) From point 6 to point D (just before signal RES 1 falls)
When the signal RES2 rises to the maximum, the binary counter 2 is reset and the QN outputs become all Low. Therefore, the value of the signal DATA becomes High, but it is already Low at (3).
Since the data is latched, the signal Q continues to output Low, and the signal RES3 also remains High.

（００点以降は上記（１）〜（４）の動作を繰り返す。(After 00 points, repeat the operations (1) to (4) above.

以上のようにＲＥＳ３の信号は常時Ｈｉｇｈのため、マ
イクロコンピュータ１のリセット端子ＲＥＳに入力され
る信号ＲＥＳ　４は常時Ｌｏｗであり、リセットされる
ことはない。As described above, since the signal RES3 is always High, the signal RES4 inputted to the reset terminal RES of the microcomputer 1 is always Low and is never reset.

ところが第４図のようにマイクロコンピュータ１が暴走
して例えば信号ＲＥＳ　１の周期がＴＲ１より短くなっ
た場合には、次のようにしてマイクロコンピュータ１は
強制的にリセットされる。まず、信号ＲＥＳ　１が立ち
下った後Ｂ点（信号ＲＥＳＩが立ち上る直前）までは前
記正常時の（１）と同様の動作で信号ＲＥＳ　３がはＨ
ｉｇｈになっている。ところが信号ＲＥＳ１が立ち上る
とＤラッチ３は信号ＤＡＴＡの値をラッチするが、この
ときの信号ＤＡＴＡは信号ＲＥＳ　１の周期がＴＲ□よ
り短いためまだＨｉｇｈであり、この結果信号Ｑには同
じ＜　Ｈｉｇｈの信号が出力される。信号ＲＥＳＩはＨ
ｉｇｈに立ち上っているためこの信号Ｒｒ！、Ｓ１と信
号ＱのＮＡＮＤをとった信号ＲＥＳ　３はＬｏｗになる
。However, as shown in FIG. 4, when the microcomputer 1 goes out of control and, for example, the period of the signal RES1 becomes shorter than TR1, the microcomputer 1 is forcibly reset as follows. First, after the signal RES 1 falls until point B (just before the signal RESI rises), the operation is the same as in (1) during normal operation, and the signal RES 3 goes high.
It has become igh. However, when the signal RES1 rises, the D latch 3 latches the value of the signal DATA, but the signal DATA at this time is still High because the period of the signal RES1 is shorter than the TR□, and as a result, the signal Q has the same < High signal is output. Signal RESI is H
This signal Rr! , S1 and signal Q are NAND'ed together, and the signal RES3 becomes Low.

このため信号ＲＥＳ４は）Ｉｉｇｈとなりマイクロコン
ピュータ１は強制的にリセットされる。逆に、信号ＲＥ
Ｓ　１の周期がＴＲ２よりも長くなったときも同様の動
作によってこれを検出し、強制リセットを実行する。Therefore, the signal RES4 goes high and the microcomputer 1 is forcibly reset. Conversely, the signal RE
When the period of S1 becomes longer than TR2, this is detected by the same operation and a forced reset is executed.

発明の効果 以上の説明のように本発明によって従来本質的に検出す
ることができなかったマイクロコンピュータの暴走が検
出可能となり、合わせて暴走したマイクロコンピュータ
を強制的にリセットすることによってシステムの安全性
を向上することが出来る。Effects of the Invention As explained above, the present invention makes it possible to detect a runaway in a microcomputer, which was essentially undetectable in the past, and also improves system safety by forcibly resetting a runaway microcomputer. can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明に基づく一実施例を示した制御回路図で
、第２図から第４図はこの一実施例における各部の信号
波形図を示し、第５図はマイクロコンピュータの処理フ
ローの説明図、第６図はこれに暴走検知機能を加えた従
来の説明図である。 １・・・マイクロコンピュータ。 ２・・・二進カウンタ、　３・・・Ｄラッチ、４・・・
遅延回路、　５・・・クロック信号発生回路。Fig. 1 is a control circuit diagram showing an embodiment based on the present invention, Figs. 2 to 4 show signal waveform diagrams of various parts in this embodiment, and Fig. 5 shows a processing flow of a microcomputer. An explanatory diagram, FIG. 6, is an explanatory diagram of a conventional system in which a runaway detection function is added to this. 1...Microcomputer. 2... Binary counter, 3... D latch, 4...
delay circuit; 5... clock signal generation circuit;

Claims (1)

【特許請求の範囲】[Claims] ある規定された範囲の周期をもつ信号を常時出力するマ
イクロコンピュータと、このマイクロコンピュータの出
力信号を入力しその周期の変化を監視するとともに前記
出力信号の周期が規定された範囲をはずれた場合に前記
マイクロコンピュータのリセット用の信号を出力する制
御回路とで構成されたことを特徴とするマイクロコンピ
ュータの制御回路。A microcomputer that constantly outputs a signal with a period within a specified range, and a microcomputer that inputs the output signal of this microcomputer and monitors changes in the period, and when the period of the output signal deviates from the specified range. A control circuit for a microcomputer, comprising: a control circuit that outputs a signal for resetting the microcomputer.