JPH01157137A - System for sharing multiplexing large scale integrated circuit - Google Patents

Abstract

PURPOSE:To remarkably reduce a developing cost and to lower the unit price of an LSI by enabling two kinds of functions to be executed by one kind of LSI by separating only a circuit part to be set as a different circuit independently and attaching the function to be switched by external control. CONSTITUTION:Firstly, a frequency (8.448MHz at the time of using MUX for 2M/8M, and 34.368MHz at the time of using MUX for 8M/34M) obtained from an oscillator 11 is frequency-divided by an appropriate frequency division ratio at a circuit consisting of counters 12 and 13, a selector 14, and a selector control signal 15. A frequency-divided appropriate frequency signal 114' is supplied to corresponding buffer memories 110 and 111, and speed of four signals 16-19 of low-order group having independent frequencies are unified. The memories 110 and 111 are selected by a selector l12 based on the signal 15, and the obtained signals 16-19 are multiplexed to one signal of high-order group at a MUX part 113. Simultaneously, a frame bit representing which bit represents which channel is inserted from a frame pulse generation circuit 114 to the MUX part 113. And it is outputted after being encoded at an HDB3 encoder circuit 115.

Description

【発明の詳細な説明】 ［産業上の利用分ｆＪＦ］ 本発明は、ＣＣＩＴＴ勧告によるＣＥＰＴ系ディジタル
ハイアラーキに準じた時分割多重通信装置に関し、特に
その装置の内部多重回路（以下、ＨＵＸと略す）を構成
するＬＳＩに関する。[Detailed Description of the Invention] [Industrial Application fJF] The present invention relates to a time division multiplex communication device that complies with the CEPT digital hierarchy recommended by the CCITT, and particularly relates to an internal multiplex circuit (hereinafter abbreviated as HUX) of the device. Regarding the LSI that constitutes the.

［従来の技術］ 従来、この種の大規模集積回路（以下、ＬＳＩと略す）
は、２．０４８　ＭＨｚから８．４４８　ＭＨｚに多重
するＬＳＩと、８．４４１３８Ｈ２から３４．３６８　
ＨＩＩＺに多重するＬＳＩとが、分離独立して設計、開
発及び商用化されていた。[Prior art] Conventionally, this type of large-scale integrated circuit (hereinafter abbreviated as LSI)
is an LSI that multiplexes from 2.048 MHz to 8.448 MHz, and from 8.44138H2 to 34.368
The LSI multiplexed to the HIIZ was designed, developed, and commercialized separately.

第５図に、８８／２ＨＨＵＸの従来技術例を示す。FIG. 5 shows a prior art example of 88/2HHUX.

従来の技術は、まず８．４４８　Ｈｆ１ｚの周波数をも
つＩＢ−Ｅ３が５１により与えられ、８Ｈ用カウンタ５
□により分周される。分周されてそれぞれに対し適当な
周波数をもつ信号が２Ｍバッファメモリ５１ｏ。In the conventional technology, first, IB-E3 having a frequency of 8.448 Hf1z is given by 51, and the 8H counter 5
The frequency is divided by □. The frequency-divided signals each having an appropriate frequency are stored in a 2M buffer memory 51o.

ＨＵＸ部５１３、フレームパルス発生器５１４に与えら
れ、ａ終的に８．４４８　ＭＨｚの１本の信号に多重さ
れる。The signal is applied to a HUX unit 513 and a frame pulse generator 514, and is ultimately multiplexed into a single signal of 8.448 MHz.

第６図は、８）１／３４１１０Ｘの従来技術例である。FIG. 6 is a prior art example of 8) 1/34110X.

第５図と全く同じで、３４Ｈカウンタ６、と８Ｍバッフ
ァメモリ６１１部のみ異なっている。It is exactly the same as FIG. 5, except for the 34H counter 6 and the 8M buffer memory 611.

［発明が解決しようとする課題］ このように、上述した従来の方式のＬＳＩでは、２Ｍ／
８ＨＨＩＪＸ用ＬＳＩ　ト、８Ｎ／３４ＨＨＵＸ用［Ｓ
■とを独立してつくっていたので、その開発費は膨大な
ものとなり、又、部品の種類もふえるところから、製造
上の繁雑性をもっという欠点がある。[Problem to be solved by the invention] As described above, in the conventional LSI described above, 2M/
LSI for 8HHIJX, 8N/34HHUX [S
(2) Since they were manufactured independently, the development costs were enormous, and the number of types of parts increased, making manufacturing more complex.

そこで、本発明の技術的課題は上記欠点に廊み、２Ｍ／
８１４ＨＵＸ用ＬＳＩと８１４／３４ＨＨＵＸ用ＬＳＩ
との２種類の機能を、１種類のＬＳＩで機能させること
のできるマルチプレクス用大規模集積回路共用方式を提
供することである。Therefore, the technical problem of the present invention is to address the above-mentioned drawbacks and to solve the problem of 2M/
LSI for 814HUX and LSI for 814/34HHUX
An object of the present invention is to provide a large-scale integrated circuit sharing method for multiplexing that can function two types of functions with one type of LSI.

［課題を解決するための手段］ 本発明によれば、２８７８ＨＨＵＸ　、　８Ｍ　／３４
ＨＨＵＸ用ＬＳＩを共用する手段において、ＬＳＩ内部
に １）１本の信号に多重する際、４本の低次群の信号を順
序よく並べる手段と、 ２）それによって並べられた４本の低次群の信号を、高
次群１本に多重する手段と、 ３）高次群から低次群へ分離する際、どのビットがどの
チャネルに相当するかを認識する為に、どこから数え始
めるかという情報をあらわす基準信号（フレームパルス
）をつくりだす手段と、４）前記多重化された１本の信
号を、符号化する手段と、 ５）それぞれ異なった周波数をもちうる２Ｍ４本の信号
のスピードを統一する為の第１の統一手段と、 ６）それぞれ異なった周波数をもちうる８Ｍ４本の信号
のスピードを統一する為の第２の統一手段と、 ７）又、前記多重化された１本の信号にフレームパルス
を、ＣＣＩＴＴ　８ＭＨｚフレーム構成に従った周期ご
とに挿入する第１の挿入手段と、 ８）同様に、ＣＣＩＴＴ　３４　ＭＩＩＺ　７レーム構
成に従った周期ごとに挿入する第２の挿入手段と、９）
　　５）、　６）の第１及び第２の統一手段及び７）。[Means for solving the problem] According to the present invention, 2878HHUX, 8M/34
In a means for sharing an LSI for HHUX, the LSI includes 1) a means for arranging four low-order group signals in order when multiplexing them into one signal, and 2) a means for arranging four low-order group signals in order thereby. 3) a reference signal representing information on where to start counting in order to recognize which bit corresponds to which channel when separating the signals from the higher order group into the lower order group; 4) means for encoding the single multiplexed signal; and 5) a first method for unifying the speed of the four 2M signals, each of which may have a different frequency. 6) a second unifying means for unifying the speeds of the four 8M signals, each of which may have a different frequency, and 7) also adding a frame pulse to the single multiplexed signal, 8) A second insertion means that similarly inserts every cycle according to the CCITT 34 MIIZ 7 frame configuration; 9)
5), the first and second unifying means of 6) and 7).

８）の第１及び第２の挿入手段を各々、外部制御により
切換る手段 と有していることを特徴とするマルチプレクス用大規模
集積回路共用方式が得られる。A large-scale integrated circuit sharing system for multiplexing is obtained, characterized in that the first and second insertion means of 8) each include means for switching by external control.

又、本発明によれば、前記第１及び第２の統一手段は、
１つの２８　／８Ｍ共用バッファメモリにより組成され
て、前記第１及び第２の挿入手段は、１つの（２Ｍ　／
８Ｍ　）　／　（８Ｍ　／３４Ｍ　）共用カウンタによ
り構成されることを特徴とするマルチプレクス用大規模
集積回路共用方式が得られる。Further, according to the present invention, the first and second unifying means include:
Comprised of one 28/8M shared buffer memory, said first and second insertion means have one (2M/8M) shared buffer memory.
A large-scale integrated circuit sharing system for multiplexing is obtained, which is characterized in that it is constituted by 8M)/(8M/34M) shared counters.

即ち、本発明によれば、２．０４８　ＭＨｚから８．４
４８８ｔｌｚまテＨＵＸする為ノＬＳＩと、８．４４８
　ＭＨｚ　カら３４．３６８　ＨｌｌｚまテＨｕｘする
為ノＬＳＩニオイテ、８．４４８　ＭＨｚのフレーム構
成に従ったビット列にＨＵＸす６手段と、３４．３６８
　ＨＨｚノ７レ−ム’ｔＫ成４１ｍ従ったビット列にＨ
ＵＸする手段のみをそれぞれ独立して存在させ、それら
を外部制御により切換える手段をもち、その他のフレー
ムパルス発生部、ＣｏＤＥＲ部ハ２Ｍ　／８８　ＨＵＸ
　、８Ｎ　／３４８８ｔｌＸ共に利用できる構成にし、
１つのＬＳＩか２８　／８８ＨＵＸ　、８Ｍ　／３４８
　ＨｕＸ両方に利用できるようにしたことを特徴とする
マルチプレクス（Ｍｕｌｔｉｐｌｅｘ）用大規模集積回
路共用方式が得られる。That is, according to the present invention, from 2.048 MHz to 8.4
488tlz and HUX LSI and 8.448
In order to HUX from 34.368 MHz to 34.368 MHz, there are 6 means for HUXing the bit string according to the 8.448 MHz frame structure, and 34.368 MHz.
H
Only the means for UX exist independently, and means for switching them by external control is provided, and the other frame pulse generation section and CoDER section are 2M/88 HUX.
, 8N /3488tlX can be used together,
1 LSI or 28/88HUX, 8M/348
A large-scale integrated circuit sharing method for multiplex is obtained, which is characterized in that it can be used for both HuX and HuX.

［実施例］ 次に本発明の実施例について図面を参照して説明する。[Example] Next, embodiments of the present invention will be described with reference to the drawings.

一第１実施例− 第１図は本発明の第１実施例である。1.First embodiment- FIG. 1 shows a first embodiment of the present invention.

まず、１．で示される発振器若しくはそれ相当のものか
ら得られる周波数（２Ｍ／８ＨＨＵＸ使用時は８．４４
８　ＭＨｚ　、　８Ｍ　／　３４　ＨＨＵＸ使用時は３
４．３６８　ＭＨｚ）を適当な分周比で分周する。これ
は、使われる２つのＨＵＸ間では、必要とされる分周比
が異なる為、それを設定する為の２つのカウンタ１ｚ、
１ｉとセレクタ１４及び第１のセレクタ制ｍ信号１５を
設ける。これにより分周される適当な周波数をもった信
号１４′が２Ｈ及び８Ｈバッファメモリ１１０及び１１
、に与えられ、独立した周波数をもつ低次群の４本の信
号１６〜１９のスピードが統一される。又、この２種の
バッファメモリ自身１１０＋　１　＋　ｌも、第１のセ
レクタ制御信号ＩＳに基づいて、バッファメモリ出力選
択回路（セレクタ）１１□により選択され、その選択さ
れ統一したスピードをもつ４本の低次群信号は、ＭＩＸ
部１目において、高次群信号１本に多重される。この時
、同時に、どのビットがどのチャネルに相当するかをあ
らわすフレームパルスかフレームパルス発生回路１１４
によりつくられＨＵＸ部１１３に挿入される。尚、これ
らの多重の際に与えられるクロックはセレクタ１４にお
いて選択された適当な基準周波数をもった信号である。First, 1. The frequency obtained from the oscillator shown in or equivalent (8.44 when using 2M/8HHUX)
8 MHz, 3 when using 8M/34HHUX
4.368 MHz) at an appropriate frequency division ratio. This is because the required frequency division ratio is different between the two HUXs used, so two counters 1z and 1z are required to set it.
1i, a selector 14, and a first selector-controlled m signal 15 are provided. As a result, the divided signal 14' with an appropriate frequency is transmitted to the 2H and 8H buffer memories 110 and 11.
, and the speeds of the four low-order group signals 16 to 19 having independent frequencies are unified. Furthermore, these two types of buffer memories 110+1+l are also selected by the buffer memory output selection circuit (selector) 11□ based on the first selector control signal IS, and the four selected buffer memories having a uniform speed are selected. The low-order group signal of MIX
In part 1, the signals are multiplexed into one high-order group signal. At this time, the frame pulse generating circuit 114 also generates a frame pulse that indicates which bit corresponds to which channel.
is created and inserted into the HUX section 113. Note that the clock applied during these multiplexing is a signal having an appropriate reference frequency selected by the selector 14.

そして最後に、多重化された高次群１本の信号はＨＤＢ
　３符号化回路１、うにより符号化された後出力１．６
される。Finally, the multiplexed high-order group signal is HDB
3 encoding circuit 1, the output after being encoded by U is 1.6
be done.

一第２実施例− 第２図は第１実施例に更に改良を加えた第２実施例を示
すものである。改良点は２種類のバッファメモリ１１０
１１１１を別々に用いていたところを、１つの２８　／
８Ｍ共用バッファメモリ２□０に置き換え、第２の外部
制御信号２．で制御することにより、それぞれの機能を
果たす１つのバッファメモリとしたことを特徴とするも
のである。又同様に、８Ｈと３４８で２種類のカウンタ
１□、１３を別々に有していたところを、１つの（２Ｍ
／８Ｍ　）／　（８１４／３４Ｍ　）共用カウンタ２□
に置き換え、第２の外部制御信号２５で制御することに
より、それぞれの機能を果たすカウンタになるというも
のである。第３図は、その８Ｍ／３４Ｍ共用カウンタ２
１６の実施例である。尚、８Ｈカウンタ１２と３４８カ
ウンタ１３は、ＣＣＩＴＴ勧告の規定から、それぞれ４
Ｘ５３Ｘ４のカウンタ、４×９６×４のカウンタを必要
としており、ここに示ず例は、５３／９６共用カウンタ
の一例である。- Second Embodiment - FIG. 2 shows a second embodiment which is a further improvement of the first embodiment. Improvements include two types of buffer memory 110
1111 was used separately, now one 28 /
Replaced with 8M shared buffer memory 2□0, second external control signal 2. This feature is characterized in that it is a single buffer memory that performs each function by controlling the buffer memory. Similarly, 8H and 348 had two types of counters 1□ and 13 separately, but now they have one (2M
/8M)/(814/34M) Common counter 2□
By replacing them with , and controlling them with the second external control signal 25, they become counters that perform their respective functions. Figure 3 shows the 8M/34M common counter 2.
This is 16 examples. Note that the 8H counter 12 and the 348 counter 13 are each 4
A counter of X53X4 and a counter of 4x96x4 are required, and the example not shown here is an example of a 53/96 common counter.

−第３実施例− 第４図は、第２実施例の改良例である。これは第３図の
セレクタ部とフリップフロップとを同一ブロックにした
ものである。これにより、ＬＳＩ設計ゲート数の縮少、
並びに信号遅延時間の短縮が図られる。-Third Embodiment- Fig. 4 is an improved example of the second embodiment. In this case, the selector section and the flip-flop shown in FIG. 3 are made into the same block. This reduces the number of LSI design gates,
In addition, signal delay time can be shortened.

［発明の効果］ 以上説明したように本発明は、多重方式の酷似しテイル
２Ｍ　／８８８ｔｌＸ　、　８Ｍ　／　３４ＨＨｔｌＸ
　ノ多重回路において、共通な回路構成部は同一回路を
使用し、違った回路にしなくてはならない回路部分だけ
を独立させ、或いは、１つの共通回路として独立して構
成し、外部ｒｒＩＩａ１１によりそれを切換る機能をも
たせりＬＳＩ４：：より２８　／８８　ＨＵＸ　、　８
Ｍ／３４８ＨＵＸの装置に用いるＬＳＩの共用化を図る
。[Effects of the Invention] As explained above, the present invention provides highly similar tails of multiplexing system 2M/888tlX, 8M/34HHtlX
In the multiplex circuit, the common circuit components use the same circuit, and only the circuit parts that need to be made into different circuits are made independent, or they can be configured independently as one common circuit and connected by external rrIIa11. LSI4::28/88 HUX, 8 with switching function
We aim to share the LSI used in M/348HUX equipment.

それにより、従来では２Ｍ／８ＨＨＵＸ用、　８８３４
　ＨＨＵＸ用と、２種類のＬＳＩの開発が必要なところ
、１種類ですむので、大幅な開発費の削減が図られ又、
構成部品の縮少統一化がなされることにより製造コスト
も下げられ、同時にＬＳＪの足産効果が期待できること
からＬＳＩ自体の単価も安くできる効果がある。As a result, conventionally for 2M/8HHUX, 8834
Instead of having to develop two types of LSI for HHUX, only one type is required, which significantly reduces development costs.
By reducing and unifying component parts, manufacturing costs can be lowered, and at the same time, the unit price of the LSI itself can be lowered because the LSJ can be expected to produce fewer parts.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の第１実施例、第２図は第１図の改良例
である第２実施例、第３図は第２図の共用カウンタの具
体例、第４図は第３図の改良例である第３実施例、第５
図は２Ｍ／８ＨＨＵＸの従来技術例、第６図は８１４／
３４８ＨＵＸの従来技術例である。 １、−３．４４８　Ｈｌｌｚ　　（２Ｍ　／８８　ＨＵ
Ｘ使用時）発振Ｈ，３４，３６８ＨＮ３（８Ｍ　／３４
８　ＨＵＸ使用時）発’ＩＡＨ５１、−２Ｍ／８ＭＨＵ
Ｘ用カウンタ（２Ｍ／８ＭＭＵＩＪ！用Ｍ）　、１　、
　、・８Ｍ　／３４ＨＨＵＸ　用カウンタ　＜８８　／
３４ＨＨｔｌＸ　ｆｆｆｉ用時＞　、１　、　・、／７
ウンタ出力選択回路（セレクタ）、１．・・・セレクタ
制御信号、ｌａ、１９・・・低次群入力（２，０４８Ｈ
ｂ／ｓ　、　２Ｍ　／８８　ＨＵＸ使用時、８．４４８
　Ｍｂ／ｓ　；　８Ｎ／３４８ＨＬＩＸ使用時）　、１
．０−２Ｈ用バツフアメモＩＪ　（２Ｍ　／８８　ＨＵ
Ｘ　使用時）、１１Ｉ・・・８Ｈ用バッファメモリ（８
Ｈ／３４ＨＭｕｘ使用時）、１．２・・・バッファメモ
リ出力選択回路（セレクタ）、１＋ｉ・・・ＭＩＸ回路
、１１４・・・フレームパルス発生回路、１＋ｓ・・・
ＨＤＢ　３符号化回路、１１６・・・高次群出力（８，
４４８ＭＨｚ　；　２Ｍ　／８８　ＨＵＸ使用時、３４
．３６８ＭＨｚ　；　８Ｈ／　３４８　ＨＵＸ使用時）
　、２　、　・８．４４８ＭＨｚ　　（２Ｍ　／８８　
ＨＵＸ使用時）発振器及び３４．３６８８Ｈ２（８Ｍ　
／３４ＨＨＵＸ使用時）発振器、２ｘ−（２８／８Ｍ）
／　（８Ｍ　／３４Ｍ　＞共用カウンタ、２４・・・カ
ウンタ出力信号、２．・・・セレクタ制御信・制 号、２ｓ　、２ｅ・・・低次群人力ｆ２．０４８Ｈｂ／
ｓ　；　２Ｍ／８ＨＨＵＸ使用時、８．４４８　ｔ４ｂ
／ｓ　；　８Ｍ　／　３４ＨＨｕＸ使用時）、２１ｏ・
・・２Ｈ／８Ｍ共用バヅファメモリ、２８．・・・ＨＵ
Ｘ回路、２，４・・・フレームパルス発生回路、２１．
・・・ＩＩＤＢ　３符号化回路、２１６・・・高次群出
力＜８．４４８　Ｍｂ／ｓ　；　２Ｍ　／８８　　ＨＵ
Ｘ使用時。 ３４．３６８　Ｈｂ　／ｓ　；　８Ｍ　／　３４８　Ｈ
ＵＸ　ｖ！用時）、５　＋　・８．４４８　ＭＨｚ発振
器、５□−２Ｎ　／８ＨＨＵＸ用カウンタ、５６〜５９
・・・低次群２．０４８８ｂ〜Ｓ入力、５＋ｏ・・・２
Ｈ用バヴフアメモリ、５ｔｉ・・・ＨＵＸ回路、５，４
・・・フレームパルス発生回路、５３．・・・ＨＤＢ３
符号化回路、５１６・・・高次群８．４４８　Ｈｂ／ｓ
出力、６、・・・３４．３６８　ＭＨｚ発振器、６．・
・・８Ｈ／３４ＨＵＵＸ用カウンタ、６６〜６９−・低
次Ｌｆｆ８．４４８　Ｈｂ／Ｓ入力、６．。・・・８Ｈ
用バッファメモリ、６１３・・・ＨＵＸ回路、６１４・
・・フレームパルス発生回路、６１゜・・・１１０８３
符号化回路、６１６・・・高次群３４．３６８　Ｈｂ　
／Ｓ出力。FIG. 1 shows a first embodiment of the present invention, FIG. 2 shows a second embodiment which is an improved example of FIG. 1, FIG. 3 shows a specific example of the shared counter shown in FIG. 2, and FIG. The third and fifth embodiments are improved examples of
The figure shows an example of conventional technology for 2M/8HHUX, and Figure 6 shows 814/8HHUX.
This is an example of the conventional technology of 348HUX. 1, -3.448 Hllz (2M /88 HU
When using X) Oscillation H, 34, 368HN3 (8M /34
8 When using HUX) IAH51, -2M/8MHU
Counter for X (M for 2M/8MMUIJ!), 1,
,・8M /34HHUX counter <88 /
34HHtlX For fffi> , 1 , ・, /7
Counter output selection circuit (selector), 1. ... Selector control signal, la, 19 ... Low-order group input (2,048H
b/s, 2M/88 When using HUX, 8.448
Mb/s; when using 8N/348HLIX), 1
．． 0-2H buffer memo IJ (2M /88 HU
When using X), 11I...8H buffer memory (8
(When using H/34HMux), 1.2... Buffer memory output selection circuit (selector), 1+i... MIX circuit, 114... Frame pulse generation circuit, 1+s...
HDB 3 encoding circuit, 116...High order group output (8,
448MHz; 2M/88 When using HUX, 34
．． 368MHz; 8H/ When using 348 HUX)
, 2, ・8.448MHz (2M/88
When using HUX) oscillator and 34.3688H2 (8M
/34HHUX) Oscillator, 2x-(28/8M)
/ (8M /34M > Common counter, 24...Counter output signal, 2....Selector control signal/control signal, 2s, 2e...Low order group human power f2.048Hb/
s; 8.448 t4b when using 2M/8HHUX
/s; 8M/34HHuX), 21o・
・・2H/8M shared buffer memory, 28. ...HU
X circuit, 2, 4... frame pulse generation circuit, 21.
...IIDB 3 encoding circuit, 216...High order group output <8.448 Mb/s; 2M /88 HU
When using X. 34.368 Hb/s; 8M/348H
UX v! (when used), 5 + 8.448 MHz oscillator, 5□-2N /8HHUX counter, 56 to 59
...low order group 2.0488b~S input, 5+o...2
Vavfur memory for H, 5ti...HUX circuit, 5,4
...Frame pulse generation circuit, 53. ...HDB3
Encoding circuit, 516...high order group 8.448 Hb/s
Output, 6,...34.368 MHz oscillator, 6.・
・・Counter for 8H/34HUUX, 66 to 69-・Low order Lff8.448 Hb/S input, 6. . ...8H
Buffer memory for, 613...HUX circuit, 614...
...Frame pulse generation circuit, 61°...11083
Encoding circuit, 616...higher order group 34.368 Hb
/S output.

Claims (1)

【特許請求の範囲】 １）ＬＳＩ内部に１本の信号に多重する際、４本の低次
群の信号を順序よく並べる手段と、 それによって並べられた４本の低次群の信号を、高次群
１本に多重する手段と、 高次群から低次群へ分離する際、どのビットがどのチャ
ネルに相当するかを認識する為にどこから数え始めるか
という情報をあらわす基準信号（フレームパルス）をつ
くりだす手段と、 前記多重化された１本の信号を、符号化する手段と、 それぞれ異なった周波数をもちうる２Ｍ４本の信号のス
ピードを統一する為の第１の統一手段と、前記多重化さ
れた１本の信号にフレームパルスを、ＣＣＩＴＴ８ＭＨ
ｚフレーム構成に従った周期ごとに挿入する第１の挿入
手段と、 同様に、ＣＣＩＴＴ３４ＭＨｚフレーム構成に従つた周
期ごとに挿入する第２の挿入手段と、 前記第１及び第２の統一手段及び第１及び第２の挿入手
段を各々、外部制御により切換る手段とを有しているこ
とを特徴とするマルチプレクス用大規模集積回路共用方
式。 ２）第１請求項記載のマルチプレクス用大規模集積回路
共用方式において、 前記第１及び第２の統一手段は、１つの２Ｍ／８Ｍ共用
バッファメモリにより構成されて、前記第１及び第２の
挿入手段は、１つの（２Ｍ／８Ｍ）／（８Ｍ／３４Ｍ）
共用カウンタにより構成されることを特徴とするマルチ
プレクス用大規模集積回路共用方式。[Claims] 1) means for arranging four low-order group signals in order when multiplexing them into one signal inside an LSI; A means for multiplexing into one line, and a means for generating a reference signal (frame pulse) representing information on where to start counting in order to recognize which bit corresponds to which channel when separating high-order groups into low-order groups. , means for encoding the single multiplexed signal; first unifying means for unifying the speed of the four 2M signals, each of which may have a different frequency; and the multiplexed single signal. Add a frame pulse to the signal of CCITT8MH
a first insertion means that inserts every cycle according to the CCITT 34 MHz frame structure; a second insertion means that inserts every cycle according to the CCITT 34 MHz frame structure; 1. A large-scale integrated circuit sharing system for multiplexing, comprising means for switching the first and second insertion means by external control. 2) In the multiplex large-scale integrated circuit sharing system according to claim 1, the first and second unifying means are constituted by one 2M/8M shared buffer memory, and the first and second The insertion means is one (2M/8M)/(8M/34M)
A large-scale integrated circuit sharing system for multiplexing characterized by being configured with a shared counter.