JPH01149461A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01149461A JPH01149461A JP30814587A JP30814587A JPH01149461A JP H01149461 A JPH01149461 A JP H01149461A JP 30814587 A JP30814587 A JP 30814587A JP 30814587 A JP30814587 A JP 30814587A JP H01149461 A JPH01149461 A JP H01149461A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- recess
- gaas layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000012858 packaging process Methods 0.000 abstract 1
- 230000002265 prevention Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明は半導体装置に関し、特に化合物半導体音用いた
高周波用途の半導体装置に適用して好適な半導体装置に
関する。
高周波用途の半導体装置に適用して好適な半導体装置に
関する。
従来、マイクロ波等の高周波用デバイスとしてＧ ａ
Ａ ｓ等の化合物半導体を用い九電界効果トランジスタ
型の半導体装置が使用されている。この種の半導体装置
では、半導体装置の実装に際してソース電極と実装基板
側の接地電極との接続をポンディング線を用いて行うと
、このボンディング線のインダクタンス分が高周波特性
を劣化させるおそれがある。このため、従来では半導体
装置のソース電極に対応する部分に基板裏側から穴（ピ
アホールと称する）ｔ−開け、このピアホールを通して
ソース電極を実装基板の接地電極に電気的に接続する構
造を採用している。
Ａ ｓ等の化合物半導体を用い九電界効果トランジスタ
型の半導体装置が使用されている。この種の半導体装置
では、半導体装置の実装に際してソース電極と実装基板
側の接地電極との接続をポンディング線を用いて行うと
、このボンディング線のインダクタンス分が高周波特性
を劣化させるおそれがある。このため、従来では半導体
装置のソース電極に対応する部分に基板裏側から穴（ピ
アホールと称する）ｔ−開け、このピアホールを通して
ソース電極を実装基板の接地電極に電気的に接続する構
造を採用している。
例えば、第３図はその一例であり、半絶縁性のＧ ａ
Ａ ｓ基板ＩＫ能動層４ｔ−形成し、この上にゲート電
極５．ソース、ドレインの各オーミック電極６．７及び
これらに接続するソース、ドレインの６上部電極８．９
ｔ″形成してＦＥＴｔ′構成している。図中、１０は絶
縁保護膜である。そして、この構成におしてソース上部
電極８に対応する基板１の裏面にピアホール１４ｖｉ−
形成しこのピアホール１４の内面から基板１の裏面にか
けて裏面電極１３を形成し、この裏面電極１３をソース
上部電極８に電気的に接続させている。
Ａ ｓ基板ＩＫ能動層４ｔ−形成し、この上にゲート電
極５．ソース、ドレインの各オーミック電極６．７及び
これらに接続するソース、ドレインの６上部電極８．９
ｔ″形成してＦＥＴｔ′構成している。図中、１０は絶
縁保護膜である。そして、この構成におしてソース上部
電極８に対応する基板１の裏面にピアホール１４ｖｉ−
形成しこのピアホール１４の内面から基板１の裏面にか
けて裏面電極１３を形成し、この裏面電極１３をソース
上部電極８に電気的に接続させている。
したがって、この構成によれば基板１を第４図のように
実装基板１５にンルダ材１６を用いて実装すればソース
上部電極８は・裏面電極１３及びンルダー材１６を介し
て実装基板１５の接地電極に接続でき、インダクタンス
分を低減して半導体装置の高周波特性の改善全図ること
ができる。
実装基板１５にンルダ材１６を用いて実装すればソース
上部電極８は・裏面電極１３及びンルダー材１６を介し
て実装基板１５の接地電極に接続でき、インダクタンス
分を低減して半導体装置の高周波特性の改善全図ること
ができる。
上述した従来の半導体装置では、半導体基板に貫通する
ピアホールを形成する為機械的強度が弱くなる。従って
実装基板２１への実装を行う時に破損し半導体装置の損
傷を招いた夕、その後の機械的衝撃により破損し半導体
装置の損傷金招いたりし２歩留の低下や、信頼度上の問
題を生じたりする欠点を有している。
ピアホールを形成する為機械的強度が弱くなる。従って
実装基板２１への実装を行う時に破損し半導体装置の損
傷を招いた夕、その後の機械的衝撃により破損し半導体
装置の損傷金招いたりし２歩留の低下や、信頼度上の問
題を生じたりする欠点を有している。
本発明の半導体装置は半導体基板を貫通するピアホール
を形成することなくソース電極を裏面電極に電気的に接
続し、半導体装置の機械的強度を強くすることで実装時
やその後の機械的衝撃での破損全防止して半導体装置の
歩留や、信頼性を高めるものである。
を形成することなくソース電極を裏面電極に電気的に接
続し、半導体装置の機械的強度を強くすることで実装時
やその後の機械的衝撃での破損全防止して半導体装置の
歩留や、信頼性を高めるものである。
不発明の半導体装ｔはソース電極と電気的に接続され友
高濃度１１膚と該高濃度導電層と電気的に接続された裏
面電極上を有している。
高濃度１１膚と該高濃度導電層と電気的に接続された裏
面電極上を有している。
次に９本発明を図面を参照して説明する。
第１図（ａｌ〜（ｄＪは本発明の一実施例を製造工程順
に示す図である。先ず、同図（ａ）のように半絶縁性Ｇ
ａ Ａ ｓ基板１に高濃度層２となる部分子 Ｓ ｉ
Ｏ□等の絶縁膜３をマスクにして選択的に３０〜５０
μｍエツチングする。次いで、同図＋ｂＪのように前記
エツチングした凹部にＳｎやＺｎ等を不純物として濃度
を１０〜５×１０ ｃｒｒＬ ドーピングした導電性高
濃度ＧａＡｓ／１２を選択的に成長させ凹部全埋める。
に示す図である。先ず、同図（ａ）のように半絶縁性Ｇ
ａ Ａ ｓ基板１に高濃度層２となる部分子 Ｓ ｉ
Ｏ□等の絶縁膜３をマスクにして選択的に３０〜５０
μｍエツチングする。次いで、同図＋ｂＪのように前記
エツチングした凹部にＳｎやＺｎ等を不純物として濃度
を１０〜５×１０ ｃｒｒＬ ドーピングした導電性高
濃度ＧａＡｓ／１２を選択的に成長させ凹部全埋める。
次いで同図ｔｃ＋のように半絶縁性Ｇ ａ Ａ ｓ基板
１に能動層４を形成し、この上にショットキー接合のゲ
ート電極５と、ソース領域及び高濃度層２にまたがるソ
ースオーミック電極６及びドレインオーミック電極７を
夫々形成する。そして基板１上にンース、ドレインの各
オーミック電極６，７に接して上部電極８．９を夫々形
成しかつゲート電極５を絶縁性保護膜１０で被覆し、こ
れによりＧａＡｓＦＥＴｆ構成スル。
１に能動層４を形成し、この上にショットキー接合のゲ
ート電極５と、ソース領域及び高濃度層２にまたがるソ
ースオーミック電極６及びドレインオーミック電極７を
夫々形成する。そして基板１上にンース、ドレインの各
オーミック電極６，７に接して上部電極８．９を夫々形
成しかつゲート電極５を絶縁性保護膜１０で被覆し、こ
れによりＧａＡｓＦＥＴｆ構成スル。
次いで同図（ｄＪのように、高濃度層２に対応する位置
において基板ｌに裏面側から高濃度層２に到達する深さ
の凹部１１を形成し、さらに高濃度層とオーミック接触
をとる裏面オーミック電極１２及び前記裏面オーミック
電極１２に接する裏面上部電極１３を形成し本発明によ
る一実施例の半導体装置を完成させる。
において基板ｌに裏面側から高濃度層２に到達する深さ
の凹部１１を形成し、さらに高濃度層とオーミック接触
をとる裏面オーミック電極１２及び前記裏面オーミック
電極１２に接する裏面上部電極１３を形成し本発明によ
る一実施例の半導体装置を完成させる。
次いで、第２図に本発明の他の実施例の完成図を示す。
この実施例は第１図（ＣＪに示し次工程を完了した後第
２図に示すように裏面全エツチング又は研磨によ＃）高
濃度層２が裏面に露出するまで薄くし、前記高濃度層と
オーミック接触をとる裏面オーミック電極１１及び上部
裏面電極１２を形成し本発明による他の実施例の半導体
装置を完成させる。
２図に示すように裏面全エツチング又は研磨によ＃）高
濃度層２が裏面に露出するまで薄くし、前記高濃度層と
オーミック接触をとる裏面オーミック電極１１及び上部
裏面電極１２を形成し本発明による他の実施例の半導体
装置を完成させる。
以上説明したように、本発明は半導体基板を貫通するピ
アホールを形成することなく、導電性高濃度ＧａＡｓ鳥
ｉ介して裏面にソース電極全電気的に接続することによ
り通常のピアホールを形成し友のと同じ効果をも九すこ
とができる。したがって通常のピアホールを形成し九半
導体装置に比して半導体装置の機械的強度を同上させる
ことができ後工程での歩留同上及び信頼性の向上の効果
が大きい。
アホールを形成することなく、導電性高濃度ＧａＡｓ鳥
ｉ介して裏面にソース電極全電気的に接続することによ
り通常のピアホールを形成し友のと同じ効果をも九すこ
とができる。したがって通常のピアホールを形成し九半
導体装置に比して半導体装置の機械的強度を同上させる
ことができ後工程での歩留同上及び信頼性の向上の効果
が大きい。
第１図（ａｌ〜（ｄ）は本発明の一実施例全製造工程順
に示す断面図、第２図は不発明の他の実施例を示す断面
図、第３図は従来構造の断面図、第４図はその実装状態
における断面図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・導電性
高濃度ＧａＡｓ層、３・・・絶縁膜、４・・・能動層、
５・・・ゲート電極、６・・・ソースオーミヅク電極、
７・・・ドレインオーミック電極、８・・・ソース上部
電極、９・・・ドレイン上部電極、１０・・・絶縁性保
護膜、１１・・・高濃度層に到達する凹部、１２・・・
裏面オーミック電極、１３・・・裏面上部電極、１４・
・・ピアホール貫通孔、１５・・・実装基板、１６・・
・ソルダー材代理人 弁理士 内 原 晋 第１図
に示す断面図、第２図は不発明の他の実施例を示す断面
図、第３図は従来構造の断面図、第４図はその実装状態
における断面図である。 １・・・半絶縁性Ｇ ａ Ａ ｓ基板、２・・・導電性
高濃度ＧａＡｓ層、３・・・絶縁膜、４・・・能動層、
５・・・ゲート電極、６・・・ソースオーミヅク電極、
７・・・ドレインオーミック電極、８・・・ソース上部
電極、９・・・ドレイン上部電極、１０・・・絶縁性保
護膜、１１・・・高濃度層に到達する凹部、１２・・・
裏面オーミック電極、１３・・・裏面上部電極、１４・
・・ピアホール貫通孔、１５・・・実装基板、１６・・
・ソルダー材代理人 弁理士 内 原 晋 第１図
Claims (1)
- 半導体装置の表面側に形成した電極を、半導体基板の
表面側電極直下に導電性高濃度層を形成し導電性高濃度
層を介して裏面に形成した電極と電気的に接続したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30814587A JPH01149461A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30814587A JPH01149461A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149461A true JPH01149461A (ja) | 1989-06-12 |
Family
ID=17977431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30814587A Pending JPH01149461A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149461A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
-
1987
- 1987-12-04 JP JP30814587A patent/JPH01149461A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004530289A (ja) * | 2001-02-23 | 2004-09-30 | ニトロネックス・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| JP4792558B2 (ja) * | 2001-02-23 | 2011-10-12 | インターナショナル・レクティファイアー・コーポレーション | バックサイドビアを含む窒化ガリウム材料デバイスおよび方法 |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11862536B2 (en) | 2016-08-10 | 2024-01-02 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4339870A (en) | Series-connected two-terminal semiconductor devices and their fabrication | |
| CN112382711A (zh) | 发光二极管器件及其制备方法 | |
| JPH01149461A (ja) | 半導体装置 | |
| JP3365743B2 (ja) | 半導体装置 | |
| JPS5895862A (ja) | 積層構造半導体装置 | |
| JPH0472381B2 (ja) | ||
| JP2000349088A (ja) | 半導体装置及びその製造方法 | |
| JP2550623B2 (ja) | 半導体装置 | |
| JP3365380B2 (ja) | 高周波半導体装置とその製造方法 | |
| JP2703908B2 (ja) | 化合物半導体装置 | |
| JPS62128179A (ja) | 半導体装置 | |
| JPH10229059A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH06326330A (ja) | 半導体装置及びその製造方法 | |
| JPH04311069A (ja) | 高周波用半導体装置 | |
| JPH01108730A (ja) | 半導体装置 | |
| GB1250248A (ja) | ||
| JPH0555454A (ja) | 半導体装置と、その製造方法 | |
| JP2863216B2 (ja) | 半導体装置の製造方法 | |
| JPH033335A (ja) | バイポーラバンプトランジスタおよびその製造方法 | |
| JPH05335296A (ja) | 半導体装置の製造方法 | |
| JP2549795B2 (ja) | 化合物半導体集積回路及びその製造方法 | |
| JP2890527B2 (ja) | 半導体装置の製造方法 | |
| JPH0216589B2 (ja) | ||
| JPS62229955A (ja) | 半導体装置 | |
| JPH05166848A (ja) | 半導体装置 |