JPH01147879A - 積層型圧電素子の製造方法 - Google Patents
積層型圧電素子の製造方法Info
- Publication number
- JPH01147879A JPH01147879A JP62306501A JP30650187A JPH01147879A JP H01147879 A JPH01147879 A JP H01147879A JP 62306501 A JP62306501 A JP 62306501A JP 30650187 A JP30650187 A JP 30650187A JP H01147879 A JPH01147879 A JP H01147879A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric ceramic
- piezoelectric element
- printed
- cut
- ceramic sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000000919 ceramic Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000011230 binding agent Substances 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 4
- 238000007639 printing Methods 0.000 abstract description 2
- 238000010304 firing Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001962 electrophoresis Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910020698 PbZrO3 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/87—Electrodes or interconnections, e.g. leads or terminals
- H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/01—Manufacture or treatment
- H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
- H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Transducers For Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はアクチュエータ或いはセンサー等として用いる
積層型圧電素子の製造方法に関する。
積層型圧電素子の製造方法に関する。
（従来の技術）
電気的エネルギーと機械的エネルギーとを変換する圧電
素子として未焼結圧電セラミックスシートの一面に内部
電極を形成積層後焼成した積層型圧電素子が知られてい
る。
素子として未焼結圧電セラミックスシートの一面に内部
電極を形成積層後焼成した積層型圧電素子が知られてい
る。
この積層型圧電素子は対向する２つの電極を積層方向に
交互に接続して外部に取り出すべく、素子の側面に露出
する電極を一層おきに絶縁物で被覆し、この上から外部
電極を塗布形成するようにしている。
交互に接続して外部に取り出すべく、素子の側面に露出
する電極を一層おきに絶縁物で被覆し、この上から外部
電極を塗布形成するようにしている。
このような構造の積層型圧電素子を製造するには特開昭
６２−１３９３７１号にも記載されているように従来か
ら電気泳動法を利用している。
６２−１３９３７１号にも記載されているように従来か
ら電気泳動法を利用している。
（発明が解決しようとする問題点）
電気泳動法を利用した製造方法にあっては、切断片の両
側面に別々に電気泳動法によって絶縁物スラリーを付着
させ、更にその都度絶縁物スラリーに熱処理を施さなけ
ればならず、未焼結圧電セラミックスシートの脱バイン
ダー、焼成及び外部電極の焼付けを含めると最低５回の
熱処理工程が必要で、工程が複雑となり設備面及び生産
効率の点で不利がある。
側面に別々に電気泳動法によって絶縁物スラリーを付着
させ、更にその都度絶縁物スラリーに熱処理を施さなけ
ればならず、未焼結圧電セラミックスシートの脱バイン
ダー、焼成及び外部電極の焼付けを含めると最低５回の
熱処理工程が必要で、工程が複雑となり設備面及び生産
効率の点で不利がある。
（問題点を解決するための手段）
上記問題点を解決すべく本発明は、積層される内部電極
の端部に、電気泳動法によらずシルクスクリーン等を用
いて絶縁ペーストを印刷するようにした。
の端部に、電気泳動法によらずシルクスクリーン等を用
いて絶縁ペーストを印刷するようにした。
（作用）
切断片の両側面に印刷した絶縁ペーストの熱処理を未焼
結圧電セラミックスの焼成と同時に行うことができるの
で熱処理回数が少なくなる。
結圧電セラミックスの焼成と同時に行うことができるの
で熱処理回数が少なくなる。
（実施例）
以下に本発明の実施例を添付図面に基づいて説明する。
第１図は本発明方法を工程順に示したブロック図、第２
図乃至第５図は主要工程を説明した図である。
図乃至第５図は主要工程を説明した図である。
本発明方法にあっては先ず未焼結（グリーン）の圧電セ
ラミックスシートを用意する。この圧電セラミックスシ
ートを構成する組成物としてはＰｂＺｒＯ３−ＰｂＴｉ
０：＋ （ＰＺＴ）ｃ７）ような２成分系、Ｐｂ（Ｍ
ｇ届Ｎｂ％）０３−ＰｂＴｉ０３−ＰｂＺｒＯ３のよう
な３成分系の組成物を用い、−例としては３成分系のＰ
ｂ原子の一部をＳｒで置換するとともに、Ｓ ｎｏ 、
Ｚ ｎＯ。
ラミックスシートを用意する。この圧電セラミックスシ
ートを構成する組成物としてはＰｂＺｒＯ３−ＰｂＴｉ
０：＋ （ＰＺＴ）ｃ７）ような２成分系、Ｐｂ（Ｍ
ｇ届Ｎｂ％）０３−ＰｂＴｉ０３−ＰｂＺｒＯ３のよう
な３成分系の組成物を用い、−例としては３成分系のＰ
ｂ原子の一部をＳｒで置換するとともに、Ｓ ｎｏ 、
Ｚ ｎＯ。
Ｂ ｉ ｔ ０３ 、Ｓｍｚ ０３ 、ＣｕＯのうち
の少なくとも一種を所定ＭＯＬ％（例えば０．０２〜８
．０ ｍｏ１％）添加した組成物にバインダーを混合し
てシート状に成形する。
の少なくとも一種を所定ＭＯＬ％（例えば０．０２〜８
．０ ｍｏ１％）添加した組成物にバインダーを混合し
てシート状に成形する。
そして第２図（Ａ）に示すように用意した未焼結の圧電
セラミックスシー）１の一面全面に内部電極となる導電
層２を印刷、塗布或は貼着等によって形成し、この圧電
セラミックスシート１を多数枚重ね合せ圧着して、第２
図（Ｂ）に示すように、圧電セラミックスシートｌと導
電層２とが交互に積層された積層体３を得る。
セラミックスシー）１の一面全面に内部電極となる導電
層２を印刷、塗布或は貼着等によって形成し、この圧電
セラミックスシート１を多数枚重ね合せ圧着して、第２
図（Ｂ）に示すように、圧電セラミックスシートｌと導
電層２とが交互に積層された積層体３を得る。
次いで積層体３を所定寸法に切断し、第３図に示すよう
な後に圧電素子となる切断片４とする。
な後に圧電素子となる切断片４とする。
この切断片４の寸法は後の焼結による収縮を見込んだも
のとする。また切断片４の両側には導電層２の端部がセ
ラミックスシートｌの間から露出している。
のとする。また切断片４の両側には導電層２の端部がセ
ラミックスシートｌの間から露出している。
そして、第４図に示すように切断片４の両側面に露出す
る導電層２の端部に各側面において一層おきにシルクス
クリーン印刷等によって絶縁ペースト５を印刷する。こ
こで圧電素子となった場合に電圧がパラレルに取り出せ
るように、−層おきの導電層２ａ・・・については図に
おいて右側面に露出する端部に絶縁ペースト５を印刷し
、これら導電層２ａ・・・の間に存在する導電層２ｂ・
・・については左側面に露出する端部に絶縁ペースト５
を印刷するようにしている。尚、絶縁ペーストとしては
１０００℃〜１３００℃で焼結でき、更に前記圧電セラ
ミックスシート１と同−又はこれに近い素材からなるも
のが好ましい。
る導電層２の端部に各側面において一層おきにシルクス
クリーン印刷等によって絶縁ペースト５を印刷する。こ
こで圧電素子となった場合に電圧がパラレルに取り出せ
るように、−層おきの導電層２ａ・・・については図に
おいて右側面に露出する端部に絶縁ペースト５を印刷し
、これら導電層２ａ・・・の間に存在する導電層２ｂ・
・・については左側面に露出する端部に絶縁ペースト５
を印刷するようにしている。尚、絶縁ペーストとしては
１０００℃〜１３００℃で焼結でき、更に前記圧電セラ
ミックスシート１と同−又はこれに近い素材からなるも
のが好ましい。
次いで脱バインダーを行うとともに、切断片４を構成す
る未焼結の圧電セラミックスを１２００°Ｃ以上の温度
で焼成する。尚、この焼成によって絶縁ペースト５は流
動性のない絶縁体となる。
る未焼結の圧電セラミックスを１２００°Ｃ以上の温度
で焼成する。尚、この焼成によって絶縁ペースト５は流
動性のない絶縁体となる。
このように圧電セラミックスシート１と絶縁ペースト５
の焼成を同時に行った後、第５図に示すように絶縁体の
部分を覆うように切断片４の両側面に外部電極６となる
導電性ペーストを印刷し、これを焼付けて外部電極とし
、この外部電極６によって絶縁体が形成されていない導
電層２・・・を各側面において電気的に導通するように
している。そしてこの後必要に応じて外部電極６にリー
ド線を接続し、目的とする積層型圧電素子を得る。
の焼成を同時に行った後、第５図に示すように絶縁体の
部分を覆うように切断片４の両側面に外部電極６となる
導電性ペーストを印刷し、これを焼付けて外部電極とし
、この外部電極６によって絶縁体が形成されていない導
電層２・・・を各側面において電気的に導通するように
している。そしてこの後必要に応じて外部電極６にリー
ド線を接続し、目的とする積層型圧電素子を得る。
（発明の効果）
以上に説明した如く本発明によれば、スクリーン印刷法
等により絶縁ペーストを導電層の露出する端部に形成す
るようにしたので、従来の電気泳動法のように、片面ず
つ絶縁ペーストを付着せしめ、且つその都度熱処理する
必要がなくなり、更に斯かる熱処理をセラミックスの焼
成と同時に行うことができるので、工程が簡略化され生
産効率が大巾に向上する。また、絶縁ペーストとして圧
電セラミックスシートと同一の素材のものを用いれば上
記の焼成を更に良好に行える。
等により絶縁ペーストを導電層の露出する端部に形成す
るようにしたので、従来の電気泳動法のように、片面ず
つ絶縁ペーストを付着せしめ、且つその都度熱処理する
必要がなくなり、更に斯かる熱処理をセラミックスの焼
成と同時に行うことができるので、工程が簡略化され生
産効率が大巾に向上する。また、絶縁ペーストとして圧
電セラミックスシートと同一の素材のものを用いれば上
記の焼成を更に良好に行える。
第１図は本発明方法を工程順に示したブロック図、第２
図乃至第５図は本発明方法の主要工程を説明したブロッ
ク図である。 尚、図面中、１は未焼結圧電セラミックスシート、２は
導電層、３は積層体、４は切断片、５は絶縁ペースト、
６は外部電極である。
図乃至第５図は本発明方法の主要工程を説明したブロッ
ク図である。 尚、図面中、１は未焼結圧電セラミックスシート、２は
導電層、３は積層体、４は切断片、５は絶縁ペースト、
６は外部電極である。
Claims (3)
- （１）未焼結圧電セラミックスシートの一面に内部電極
となる導電層を形成し、この未焼結圧電セラミックスシ
ートを複数枚重ねてセラミックス層と導電層とが交互に
積層された積層体とし、この積層体を所定寸法に切断し
た後、切断片の側面に露出する導電層に対し一層おきに
絶縁ペーストを印刷し、次いで前記切断片に対し脱バイ
ンダーと焼成を施した後、切断片の側面に外部電極を形
成するようにした積層型圧電素子の製造方法。 - （２）前記絶縁ペーストは圧電セラミックスシートと同
一の素材からなることを特徴とする特許請求の範囲第１
項記載の積層型圧電素子の製造方法。 - （３）前記絶縁ペーストは１０００℃〜１３００℃で焼
結できるものであることを特徴とする特許請求の範囲第
１項記載の積層型圧電素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306501A JPH01147879A (ja) | 1987-12-03 | 1987-12-03 | 積層型圧電素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306501A JPH01147879A (ja) | 1987-12-03 | 1987-12-03 | 積層型圧電素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01147879A true JPH01147879A (ja) | 1989-06-09 |
Family
ID=17957786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306501A Pending JPH01147879A (ja) | 1987-12-03 | 1987-12-03 | 積層型圧電素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01147879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560860B2 (ja) * | 1999-11-02 | 2010-10-13 | Ｔｄｋ株式会社 | 積層型圧電体の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196068A (ja) * | 1982-05-12 | 1983-11-15 | Nec Corp | 電歪効果素子 |
-
1987
- 1987-12-03 JP JP62306501A patent/JPH01147879A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58196068A (ja) * | 1982-05-12 | 1983-11-15 | Nec Corp | 電歪効果素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4560860B2 (ja) * | 1999-11-02 | 2010-10-13 | Ｔｄｋ株式会社 | 積層型圧電体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523645A (en) | Electrostrictive effect element and methods of producing the same | |
| JPH04253382A (ja) | 電歪効果素子 | |
| JPH04159785A (ja) | 電歪効果素子 | |
| US4470098A (en) | Multilayer ceramic dielectric capacitors | |
| JPH0254647B2 (ja) | ||
| JPS6127688A (ja) | 電歪効果素子およびその製造方法 | |
| JPH0311980A (ja) | セラミック アクチュエータ及びその製法 | |
| JP2531019B2 (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JPH11340081A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2000150289A (ja) | 積層セラミックコンデンサ | |
| JP2001297946A (ja) | 複合電子部品およびその製造方法 | |
| JPH01147879A (ja) | 積層型圧電素子の製造方法 | |
| JP2798136B2 (ja) | サーミスタ | |
| JPH07263272A (ja) | 積層電子部品の製造方法 | |
| JP2000252537A (ja) | 積層型圧電セラミック | |
| JPS636121B2 (ja) | ||
| JPS60176208A (ja) | 積層部品およびその製造法 | |
| JPH0534122Y2 (ja) | ||
| JPH08181032A (ja) | 積層セラミックコンデンサ | |
| JPH04320301A (ja) | 急変サーミスタおよびその製造方法 | |
| JPH01194479A (ja) | 積層熱電素子およびその製造方法 | |
| JPS63285982A (ja) | セラミックアクチュエ−タの電極形成方法 | |
| JPS639168A (ja) | 電歪式変位素子 | |
| JPH0923030A (ja) | 積層型圧電素子の製造方法 | |
| JP2536101B2 (ja) | 電歪効果素子 |