JPH01135275A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、低照度被写体の撮影時においても固定パタ
ーンノイズの少ない出力信号が得られるようにした固体
撮像装置に関する。

〔従来の技術〕

従来、固体撮像装置としてはＭＯＳトランジス夕を使用
したもの、あるいはＣＣＤ、ＢＢＤ等の電荷結合デバイ
スを使用したものが一般的である。

しかしＭＯＳ）ランジスタを使用したものは、出力信号
が微弱であり、ＳＮ比が悪く、光感度も低いという欠点
があり、またＣＣＤ、ＢＢＤ等を用いたものは電荷転送
時に電荷の損失があり、製造も困難である等の欠点があ
るものである。

これらの欠点を解決するものとして、各画素に静電誘導
トランジスタ（Ｓｔａｔｉｃ　Ｉｎｄｕｃｔｉｏｎ　Ｔ
ｒａｎｓｉｓｔｏｒ。

以下ＳＩＴと略称する）を用いた固体撮像装置が提案さ
れている。この中の一つとして、特願昭６１−２７７３
４６号には第５図に示すような構成のものが提案されて
いる。すなわち、図において、１０−１１．１０−１２
．・・・・・１０−１４．１０−２１．１０−２２．・
・・・・・１０−２４．・・・・・１０−４４は、画素
を構成するＳＩＴであり、この構成例ではこれらのＳＩ
Ｔを説明の便宜上４行４列にマトリックス状に縦横に配
列した例を示している。縦に配列されたＳＩＴの各ソー
スは垂直信号線１１４．１１−２．・・・・・１１−４
に共通に接続され、また横に配列されたＳＩＴのゲート
はキャパシタを介して行ライン１２−１．１２−２．・
・・・・１２−４にそれぞれ接続されている。そして垂
直信号線１１−１゜１１−２．・・・・・１１−４はサ
ンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２０−Ｌ２０−２．・・
・・・２０−４のドレイン−ソース通路を経て、ドライ
ブ用ＭＯＳ　Ｆ　ＥＴｌＢ−Ｌ　１Ｂ−２，・・・・・
１８−４のゲートにそれぞれ接続され、またサンプル用
ＭＯ５Ｆ　Ｅ　Ｔ２Ｏ−１，２０−２，・・・・・２０
−４の各ゲートには共通にサンプルホールドパルスφ８
．を印加するように構成されている。またドライブ用Ｍ
ＯＳ　Ｆ　ＥＴｌＢ−１，１８−２，・・・・１８−４
のドレインは基板電源ＶＤＤに共通に接続され、それら
のソースは水平選択スイッチを構成するスイッチ用Ｍ　
ＯＳ　Ｆ　Ｅ　Ｔ１３−Ｌｉ２−２．・・・・・１３−
４を介してビデオライン１４に接続されている。スイッ
チ用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ１３−１．１３−２゜・・・
・１３−４の各ゲートは水平走査回路１５に接続され、
水平走査パルスφＳｌ＋　　φ、２．・・・・・φｓ４
が印加されるようになっている。またビデオライン１４
には負荷抵抗ＲＬ及びリセット用ＭＯ３ＦＥＴ１９が並
列に接続されており、リセット用ＭＯ５ＦＥＴ１９のゲ
ートにはビデオラインリセットパルスφＲＶが印加され
るようになっている。

一方、行ライン１２−Ｌ　１２−２．・・・・・１２−
４は垂直走査回路１６に接続され、垂直走査パルスφ６
１．φＧ２＋・・・・φＧ４が印加されるようになって
いる。更に垂直信号線１１−１．１１−２．・・・・・
１１−４の前記サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２Ｏ−
１，２０−２，・・・・・２０−４に接続する側とは反
対側の端部は、それぞれ垂直信号線リセット用Ｍ　ＯＳ
　Ｆ　Ｅ　Ｔ２１−１．２１−２．・０．・・２１−４
を介して接地され、これらの垂直信号線リセット用ＭＯ
３ＦＥＴの各ゲートには、共通に画素ＳＩＴの垂直信号
線リセットパルスφ麗が印加されるようになっている。

なお画素を構成する各ＳＩＴのドレインはドレイン電源
Ｖ。に共通に接続されている。

次にこの構成例の動作を説明すると、まず垂直信号線リ
セットパルスφ、により垂直信号線リセット用Ｍ　ＯＳ
　Ｆ　Ｅ　Ｔ２１−１．２１−２．・・・・・２１−４
がターンオンし、垂直走査パルスφＧ＋（ｉ＝１．２．
・・・・・・・）がリセントレベルｖ１３となると、そ
の行うイン１２−ｉにつながる画素ＳＩＴのゲート−ソ
ースで構成されるダイオードは順バイアスとなり、ゲー
ト電位はそのダイオードの順方向闇値電圧φ８となり、
ソース電位はＧＮＤレベルとなる。また、φ６８．φ、
がターンオフすると、画素ＳＩＴのゲートは逆バイアス
状態となり、光積分を開始する。

所定の積分時間経過後φＧ！＝ＶＩＩＤとすると、ｉ番
目の行ラインの画素ＳＩＴのゲートは読み出し状態にバ
イアスされる。

この状態で、サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２Ｏ４，
２０＝２．・・・・・２０−４のゲートに印加するサン
プルホールドパルスφ３．ＩをＨｉｇｈレベルにすると
、ｉ番目の行ラインの画素ＳＩＴのソース電位は一斉に
サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２Ｏ−１，２０−２，
・・・・・２０−４を介してドライブ用ＭＯＳ　Ｆ　Ｅ
ＴｌＢ−１，１８−２，・・・・・１８−４のゲートに
伝達され、サンプルホールドパルスφ８ＨをＬｏｗレベ
ルとした後もドライブ用ＭＯ３ＦＥＴ１８〜１．１８−
２．・・・・・１８−４のゲート容量に保持される。

その後、垂直走査パルスφＧｉをＬｏｗレベルとする。

なお、φＧ！−Ｖｌｌｌｌとするタイミングは、サンプ
ルホールドパルスφ３ＭをＨｉｇｈレベルにしたあとで
もよい。また垂直信号線リセットパルスφ８はサンプル
ホールドパルスφ３１１がターンオフした後ターンオン
し、次のラインの垂直走査パルスφＧ１１ｌがＶＲＤと
なる直前にターンオフするようにし、φ、。

（ｉ＝１．２．・・、、、４）はφ８と同じタイミング
もしくはφ８がＨｉｇｈレベルの期間中にリセットレベ
ル■。とする。

そしてドライブ用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ１８−ｉのゲー
ト容量にホールドされた電圧信号は、サンプルホールド
パルスφＳＨがＬｏｗレベルの期間に、水平走査パルス
φｓ、（ｊ＝１．２．・・・・・４）でスイッチ用ＭＯ
３Ｆ　Ｅ　Ｔ１３−ｊをオンすることにより順次読み出
され、出力電圧Ｖ　Ｓ　Ｉ　Ｇが得られるようになって
いる。

〔発明が解決しようとする問題点〕

ところで先に提案した固体撮像装置は、次のような２つ
の欠点を有することが判明した。すなわち第１は、ゲー
トパルスφ。をリードレベルにした後、サンプル用トラ
ンジスタ２０−１．２０−２．・・・・・２０−４のＯ
Ｎ、ＯＦＦによって、それぞれの垂直信号線の電位をド
ライブ用トランジスタ１Ｂ−１，１８−２゜・・・・１
８−４のゲート容量に保持する際、前記サンプル用トラ
ンジスタのゲートに印加されるサンプルホールドパルス
φＳＨのフィードスルーが前記ドライブ用トランジスタ
のゲート容量に現れ、保持電荷の一部が失われることで
ある。すなわち、サンプルホールドパルスφ、Ｈのレベ
ルがＬｏｗとなり、上記サンプル用トランジスタがＯＦ
Ｆするとき、そのゲート・ドレイン及びゲート・ソース
寄生容量の充放電電流が流れる。前記トランジスタの画
素ＳＩＴの垂直信号線１１４．１１−２．・・・・・１
１−４につながる方の端子に流れる前記充放電電流は、
信号読み出し特性に影響することはないが、他方ドライ
ブ用トランジスタのゲートに流れる充放電電流は、保持
電荷から供給されるため、その一部が失われることにな
る。上記電荷損失量はサンプル用ＭＯ３ＦＥＴがＯＦＦ
した後、立ち下がるパルスの振幅と寄生容量によって決
まり、前記振幅は保持電圧に依存する。

また、この電荷損失量は、前記サンプル用トランジスタ
の寄生容量のばらつきによって、変動することが考えら
れる。以上に述べたサンプルホールドパルスφＳＨのフ
ィードスルーの影響ハ、出力信号に固定パターンノイズ
となって現れ、特に保持電荷量が少ない低照度被写体を
撮像したとき顕著となる。

第２の欠点は、ドライブ用トランジスタ１Ｂ−１゜１８
−２．・・・・・１８−４及び水平選択用トランジスタ
１３−１゜１３−２．・・・・・１３−４及び負荷抵抗
ＲＬで構成する読み出し回路の特性に関する。第６図（
８）は、画素ＳＩＴの垂直信号線１本につながる読み出
し回路を、同図■）は、φＳＨ及びφＳがＨｉｇｈレベ
ルのときのその静特性を示しており、■アはドライブ用
トランジスタ１Ｂ−１，１８−２，・・・・・１８−４
の閾値電圧、Ｖ、は垂直信号線の電位を表している。第
６図田）より、入力電圧ＶＩＮが■アに近い部分で出力
特性が下に凸な部分があり、ＶＩＮがおよそ（Ｖｔ＋１
．５Ｖ）をこえると、出力特性は入力電圧ＶＩＮに対し
て直線的になることがわかる。実際に前記固体揚傷素子
が動作するとき、前述のφ、Ｈのフィードスルーによる
保持電荷の損失を考えないとすると、Ｖ、、−ｖ３とな
り、その最小値ＶＳＭＩＮ及び最大値Ｖ　５ＩＩＡＸは
、後述の０式から次のようになる。

Ｃｃ ＶＳＭＩＮ””φｍ　＋　　　　　　　　（ＶＲＤ　　
Ｖ’ｓ）　　ＶＰＣＧ＋ＣＪ ・・・・・・■ Ｇ ＶＳｌＩＡ）ｌ＝φｍ　十□　ＶＩＤ　　ＶｐＣＧ＋Ｃ
Ｊ ・・・・・・■ 出力信号Ｖ、、、が入射光量に対して直線的に増加する
には、すなわちγを１とするには、ＶＳＭＩＮ〉Ｖｔ　
＋１．５Ｖとなるように■。及びＶＲ３を選ばなければ
ならない。

ここで−船釣な測定値、φｍ　＝０．　Ｔ　Ｖ、　Ｃｃ
　／（ＣＧ＋ＣＪ）＝０．５．ＶＰ−０，３Ｖ、Ｖア＝
０．５　Ｖを０式に代入し、Ｖ３ＭＩＮ＝　ＶＴ　＋　
１．５　Ｖとなるようなり０とＶｔ＋３の関係を求めて
みると、ＶＲＤ＝ＶＩＳ＋３．２Ｖ　　　　　　　　・
・・・・・■となる。■式に上記値を代入すると、 Ｖｓｘａｘ＝１．７　＋〇、　５　Ｘ　ｖ’ｓ　　　　
　　・−・−・・■となり、■□＝３Ｖとすると、Ｖ、
□ｘ−３，２Ｖと計算される。

ところでリセット直後のゲート電位は、このバイアス条
件のとき、 Ｇ φ８−□・Ｖ＋＋ｓ−０，８Ｖ・・・・・・■Ｃ，＋Ｃ
。

であるが、画素５ＩＴＯ中に、ゲート・ソース逆バイア
ス電圧が、最大４．ＯＶとなるものが存在する可能性が
ある。この値は画素ＳＩＴのゲート・ソース接合耐圧二
６■に近いため、両端子間にリーク電流が流れ、ゲート
に蓄積された光電荷が破壊される可能性があるので好ま
しいバイアス設定でない。前記画素内置大逆バイアス電
圧を小さくする方法にリセソトレベルＶ＋ｔＳを小さく
することが考えられるが、リセット時のゲート・ソース
間ダイオードのｇ１低下を招きリセット不完全となるた
め、限界がある。また高感度化に伴いＣ６の縮小化を考
えると、ＣＧ／（ＣＧ＋ＣＪ）の値は更に小さくなり、
その結果■。及びＶＩＩＳを大きく設定しなければなら
ないことになる。このような理由で、現状では■、の電
圧範囲は、第６図田）に示すＡの範囲のようになり、低
照度域までγを１に保つことは困難である。

本発明は、上記２つの欠点を解決し、低照度撮像におい
ても、固定パターンノイズが少なく、且つ入射光量に対
して直線性のよい出力を得ることのできる固体撮像装置
を提供することを目的とするものである。

〔問題点を解決するための手段及び作用〕上記問題点を
解決するため、本発明は、複数の行ライン及び複数の垂
直信号線間にマトリックス状に配列され、ゲート電極を
行ラインに、一方の主電極を垂直信号線にそれぞれ接続
した複数の静電導電トランジスタと、前記複数の垂直信
号線の各々にサンプル用トランジスタを介して接続した
ドライブ用ＭＯ５）ランジスタと、前記静電誘トランジ
スタに蓄積された信号を、所定の読み出し期間中に行ラ
イン毎に一斉に読み出して前記サンプル用トランジスタ
を介して前記ドライブ用ＭＯＳトランジスタにホールド
し、そのホールドされた信号を水平選択スイッチ用トラ
ンジスタを介して水平走査期間内で順次読み出す駆動手
段と、前記ドライブ用ＭＯ３）ランジスタのゲートに付
加した固定容量とで固体撮像装置を構成するものである
。

このように構成することにより、ドライブ用ＭＯＳトラ
ンジスタのゲートに保持される電荷量は大となるため、
サンプルホールドパルスのフィードスルーによる電荷損
失の影響をあまり受けず、したがって低照度被写体撮像
時においても固定パターンノイズの少ない出力信号が得
られる。

また固定容量に印加するバイアスパルスを読み出し回路
の入出力特性の直線性の良い入力端子に選ぶことにより
、低照度撮像時においても、入射光量対出力信号電圧の
直線性を確保することができる。

〔実施例〕

以下実施例について説明する。まず第１図に基づいて本
発明の基本構成について説明する。なお、第１図におい
て、第５図に示した先に提案した固体撮像装置と同一部
材には、同一符号を付して示している。

本発明は、第１図に示すように、ドライブ用トランジス
タ１８−１．１８−２．・・・・・１８−４のゲートに
、サンプル用トランジスタ２ｏ’−１，２０−２，・・
・・・２０−４のゲートと前記トランジスタ１Ｂ−１，
１８−２，・・・・・１８−４のゲートのあいだにある
寄生容量Ｃ８に比して充分に大きな容量値ＣＢをもつ固
定容量２２−１．２２−２゜・・・・２２−４の一端を
接続し、前記固定容量の他端を共通に接続して、これに
バイアスパルスφ、を印加するように構成するものであ
る。なおバイアスパルスφ、は、φ。がリードレベルｖ
ａｎのときはＧＮＤレヘレベなり、サンプル用トランジ
スタ２０−１．２０−２．・・・・・２０−４がＯＦＦ
した後、水平走査が始まる前に、バイアスパルス ルスとする。

このように構成することにより、サンプル用トランジス
タ２０−１．２０＝２．・・・・・２０−４がＯＦＦす
ることで、ドライブ用トランジスタ１Ｂ−’Ｌ　１８−
２．・・・・・１８−４のゲートに保持される電荷量は
、（Ｖ、・ＣＢ）と大きいため、サンプルホールドパル
スφ、Ｈのフィードスルーによる電荷損失の影響をあま
り受けない。また前記固定容量２２−Ｌ　２２−２．・
・・・・２２−４の他端をサンプル用トランジスタがＯ
ＦＦした後、水平走査が始まる前に■。たけバイアスす
ることにより、信号読み出し時のドライブ用トランジス
タのゲート電位は（ＶＣ＋ＶＳ）となる。■、を読み出
し回路の入出力特性の直線性の良い入力電圧に選べば、
低照度撮像においても入射光量対出力信号電圧の直線性
が確保される。

第２図（８）、（Ｂ）は垂直信号線１列に着目したとき
の本発明の読み出し回路及びその入出力特性である。同
図［Ｂｌにおいて、ＶＩＮの領域Ａはφ、が常時ＧＮＤ
レベルのときのその電圧範囲、Ｂはサンプル用トランジ
スタがＯＦＦした後、■、レベルとなるときのその電圧
範囲である。

第３図は、本発明の具体的な実施例を示す回路構成図で
ある。図において、１０−１１．１０−１２．・・・・
・１０−１４．１０−２１．１０−２２．・・・・・・
１０−２４．・・・・・１０−４４は、画素を構成する
ＳＩＴであり、この構成例ではこれらのＳＩＴを説明の
便宜上４行４列にマトリックス状に縦横に配列した例を
示している。縦に配置５ 列されたＳＩＴの各ソースは垂直信号線１１−１．１１
−２．・・・・・１１−４に共通に接続され、また横に
配列されたＳＩＴのゲートはキャパシタを介して行ライ
ン１２−Ｌ　１２−２．・・・・・１２−４にそれぞれ
接続されている。そして垂直信号線１１−１．１１−２
．・・・・・１１−４はサンプル用Ｍ　ＯＳ　Ｆ　Ｅ　
Ｔ２０−Ｌ　２０−２．・・・・・２０〜４のドレイン
−ソース通路を経て、ドライブ用ＭＯ３ＦＥＴ１Ｂ−Ｌ
　１８−２．・・・・・１８−４のゲートにそれぞれ接
続され、またサンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２Ｏ−１
，２０−２゜・・・・２０−４の各ゲートには共通にサ
ンプルホールドパルスφ、Ｈを印加するように構成され
ている。

ドライブ用ＭＯＳ　Ｆ　ＥＴ１８−１．１８−２．・・
・・・１８−４のゲートには、前記サンプル用ＭＯＳ　
Ｆ　ＥＴのゲートと前記ドライブ用ＭＯ３ＦＥＴのゲー
トとの間にある寄生容量に比べて充分に大きな容量値Ｃ
ＢをもつＭＯＳキャパシタ２３−１．２３−２．・・・
・・２３−４の電導体側電極がそれぞれ接続され、その
半導体側電極は共通に接続されて、バイアスパルスφ。

が印加されるように構成されている。

またドライブ用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ１８−１．１８−
２．・・・・・１８−４のドレインは基板電源ＶＤＤに
共通に接続され、それらのソースは水平選択スイッチを
構成するスイッチ用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ１３−Ｌ　１
３−２．・・・・・１３−４を介してビデオライン１４
に接続されている。スイッチ用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ１
３−Ｌ　１３−２．・・・・１３−４の各ゲートは水平
走査回路１５に接続され、水平走査パルスφＳＩ。

φ８□、・・・・・φ、４が印加されるようになってい
る。

またビデオライン１４には負荷抵抗Ｒ５及びリセット用
ＭＯ３ＦＥＴ１９が並列に接続されており、リセット用
ＭＯ３ＦＥＴ１９のゲートにはビデオラインリセットパ
ルスφＲＶが印加されるようになっている。

一方、行ライン１２−１．１２−２．・・・・・１２−
４は垂直走査回路１６に接続され、垂直走査パルスφ。

１．φ、２゜・・・・φ、４が印加されるようになって
いる。更に垂直信号線１１−１．１１−２．・・・・・
１１−４の前記サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２Ｏ−
１，２０−２，・・・・・２０−４に接続する側とは反
対側の端部は、それぞれ垂直信号線リセット用Ｍ　ＯＳ
　Ｆ　Ｅ　Ｔ２１−１．２１−２．・・・・・２１−４
を介して接地され、これらの垂直信号線リセット用ＭＯ
３ＦＥＴの各ゲートには、共通に画素ＳＩＴの垂直信号
線リセットパルスφ７が印加されるようになっている。

なお画素を構成する各ＳＩＴのドレインはドレイン電源
■、に共通に接続されている。

次にこの実施例の動作を、第４図に示す駆動パルス、出
力信号ＶｓｌＧ波形、ゲート電位及びソース電位のタイ
ミングチャートを参照しながら説明する。まず垂直信号
線リセットパルスφ、により垂直信号線リセット用Ｍ　
ＯＳ　Ｆ　Ｅ　Ｔ２１−Ｌ　２１−２゜・・・・２１−
４がターンオンし、垂直走査パルスφ６．（ｉ＝１．２
，１８１０６．、）がリセットレベルＶＲ３となると、
その行ライン１２−ｉにつながる画素ＳＩＴのゲート−
ソースで構成されるダイオードは順バイアスとなり、ゲ
ート電位はそのダイオードの順方向闇値電圧φ８となり
、ソース電位はＧＮＤレベルとなる。垂直走査パルスφ
６□かリセットレベルｖｍｓからＧＮＤレベルに戻ると
、画素ＳＩＴのゲｃ −ト電位は、φお＋□・ＶＩＩ３となり光Ｃ，十Ｃ。

電荷の蓄積を開始する。

所定の時間積分後、垂直信号線リセット用ＭＯ３Ｆ　Ｅ
　Ｔ２１−１．２１〜２．・・・・・２１−４がオフし
、垂直走査パルスφ０．が読み出しレベル■。になると
、画素ＳＩＴのゲート電位は、 Ｃｃ Ｖｃ＋ｊ＝φｇ　＋　　　　　　　（ＶＩＩＤ　　Ｖ１
１３）Ｃ，十Ｃ。

ＣＧ＋ＣＪ となる。ここでΔＱは積分時間に画素ＳＩＴのゲートに
蓄積された光電荷である。このとき、画素ＳＩＴは垂直
信号線の寄生容量Ｃ３を、（ＶＣ−ｖｐ）の電位にまで
充電する。

ピンチオフ電圧■、は、■、〈φ、の関係にあるから、
ＳＩＴのゲート・ソース間ダイオードはφ。

を越えることがない。したがってＳＩＴのソースにはゲ
ート電位に対応した電位■、が現れる。

Ｃｃ ■３息ｊ＝φＢ　＋（Ｖ＋＋ｏ　　ＶＲ３）ＣＧ＋ＣＪ Ｃｃ、＋ＣＪ この状態で、サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２０−Ｌ
　２０−２．・・・・・２０−４のゲートに印加するサ
ンプルホールドパルスφ、ＨをＨｉｇｈレベルにすると
、ｉ番目の行ラインの画素ＳＩＴのソース電位は一斉に
サンプル用Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ２０−Ｌ　２０−２．
・・・・・２０−４を介してドライブ用Ｍ　ＯＳ　Ｆ　
ＥＴ１８−１１８−２．・・・・・１８−４のゲートに
伝達され、サンプルホールドパルスφ３１１をＬｏｗレ
ベルとした後も主としてＭＯＳキャパシタ２３−Ｌ　２
３−２．・・・・・２３−４に保持される。

なお、前記ＭＯＳキャパシタに印加するバイアスパルス
φ、は、垂直走査パルスφ６．が読み出しレベル■。と
なる直前にＧＮＤレベルとなり、少なくともサンプルホ
ールドパルスφ８、がＬｏ−レベルとなり、サンプル用
トランジスタ２０−１．２０−２゜・・・・２０−４が
オフするまでＧＮＤレベルとなっている。

その後、垂直走査パルスφＧ１をＬｏｗレベルとする。

なお、φ６、−ＶＩＩＤとするタイミングは、サンプル
ホールドパルスφ８．をＨｉｇｈレベルにしたあとでも
よい。また垂直信号線リセットパルスφ、はサンプルホ
ールドパルスφ、Ｈがターンオフした後ターンオンし、
次のラインの垂直走査パルスφ。８．。

が■。となる直前にターンオフするようにし、φＧｉ（
ｉ＝１．２．・・・・・４）はφ８と同じタイミングも
しくはφえがＨｉｇｈレベルの期間中にリセットレベル
Ｖ、ｌｓとする。

ＭＯＳキャパシタ２３−１．２３−２．・・・・・２３
−４にホールドされた電荷■、・Ｃ８は前述したように
充分に大きいので、サンプルホールドパルスφ８Ｍが立
ち下がるときのクロックフィードスルーの影響を受けな
い。したがって保持されている電圧はＶｓＪのままであ
る。サンプル用ＭＯ３ＦＥＴがＯＦＦした後、水平走査
が始まる前に、バイアスパルスφ。

を■。レベルにすると、ドライブ用ＭＯ３ＦＥ’Ｔ１Ｂ
−１，１８−２，・・・・・１８−４のゲート電位は、
（Ｖ３１７＋Ｖｃ）となる。この状態で水平走査パルス
φ、Ｊでスイッチ用ＭＯＳ　Ｆ　Ｆ、Ｔ１３−ｊをＯＮ
することにより、行ライン１２−ｊとつながる画素ＳＩ
Ｔの信号をビデオライン１４に順次読み出す。

ここで■。は、ドライブ用Ｍ　ＯＳ　Ｆ　Ｅ　７１８−
Ｌスイッチ用ＭＯＳ　Ｆ　ＥＴ１３−ｊ及び負荷抵抗Ｒ
Ｌで構成されるソースフォロワ回路の利得ａが常に一定
となるレベルに選ぶ。このとき出力電圧Ｖ　Ｓ　Ｉ　Ｇ
　ｉ　ｊは、 ＶＳ＋。ｔ＝　＝　ａ　（Ｖｓｔｊ＋Ｖｃ）Ｇ ＝ａ（φｍ　＋　　　　　　　（Ｖ＋＋ｏ　　Ｖ＋＋ｓ
）Ｃ，＋Ｃ。

Ｃ，＋Ｃ。

・・・・・・■ となる。

バイアスパルスφＣは次の行ラインのゲートパルスφ。

１＋＋がリードレベルになる前にＧＮＤレベルとなるよ
うにする。

垂直走査回路１６によって以上の動作を、順次各行ライ
ン１２−１．１２−２．・・・・・１２−４について行
い、１フレ一ム分の出力信号を得るようにすれば、画素
に入射する光量が少なく、ドライブ用ＭＯ３ＦＥＴ１８
−１．１８−２．・・・・・１８−４のゲートにホール
ドされる電圧が小さい場合においても、固定パターンノ
イズが少なく、且つ光量対出力電圧の直線性の良い出力
信号を得ることができる。

上記実施例は、２次元のエリアセンサに本発明を適用し
たものを示したが、第３図に示したイメージセンサの１
行ラインで構成するラインセンサにも本発明を適用する
ことができ、その場合も同様な作用効果が得られる。

〔発明の効果〕

以上実施例に基づいて説明したように、本発明によれば
、ドライブ用ＭＯ３）ランジスタのゲートに固定容量を
付加したので、サンプルホールドパルスのフィードスル
ーによる電荷損失の影響が少なくなり、低照度被写体撮
像時においても固定パターンノイズの少ない出力信号が
得られる。また固定容量に印加するバイアスパルスを読
み出し回路の入出力特性の直線性の良い入力電圧に選ぶ
ことにより、低照度撮像時においても入射光量対出力信
号電圧の直線性を確保することが可能となる。

【図面の簡単な説明】 第１図は、本発明の基本構成を示す回路構成図、第２図
（Ａ）、（Ｂｌは、第１図の垂直信号線１列に着目した
ときの読み出し回路及びその入出力特性を示す図、第３
図は、本発明の実施例を示す回路構成図、第４図は、動
作を説明するための信号波形図、第５図は、先に提案し
た固体撮像装置を示す回路構成図、第６図Ｗ、（Ｂ）は
、第５図に示した装置の垂直信号線１列に着目したとき
の読み出し回路及びその入出力特性を示す図である。 図において、１０−１１．・・・・・・は画素ＳＩＴ、
１１−１゜・・・・・・は垂直信号線、１２−１．・・
・・・は行ライン、１３−１．・・・・・はスイッチ用
ＭＯＳ　Ｆ　ＥＴ、　１８−１．・・・・・はドライブ
用ＭＯＳ　Ｆ　ＥＴ、　２０−１．・・・・・はサンプ
ル用ＭＯＳＦＥＴ、２１４．・・・・・は垂直信号線リ
セット用ＭＯＳ　Ｆ　ＥＴ、　２３−１．・・・・・は
ＭＯＳキャパシタを示す。 特許出願人　オリンパス光学工業株式会社Φ ψ　　噸− 〉 工 ψ 任 σ φ 〉 手続補正書 昭和６３年　１月１１日 特許庁長官　　小　川　邦　夫　　殿 １、事件の表示 昭和６２年　特　許　願　第２９３２８５号２、発明の
名称　　固　体　撮　像　装　置３、補正をする者 代表者　下山敏部 ４、代理人 ６、補正により増加する発明の数　　な　し７、補正の
対象 明細書の特許請求の範囲の欄、及び発明の詳細な説明の
欄　　　　　　　　　　　　　　、べＦ；六今、８、補
正の内容 （１）　　特許請求の範囲を別紙のとおり補正する。 （２）明細書第２頁１６行に「撮影時」とあるのを、「
撮像時」と補正する。 （３）同第３頁４行にｒＳＮ比」とあるのを、ｒＳ／Ｎ
比」と補正する。 （４）　　同第１０頁１６行に「ＶＳＭＡＸ＝１．７　
＋０．５　Ｘ　ＶＩＩ！−・−・−・■」トアルノを、
ｒＶｓｘａｘ＝２．０　＋０．５　Ｘ　Ｖ＋＋ｓ”・。 ■」と補正する。 （５）同第１０頁１７行にｒ　Ｖ　ｓ□Ｘ＝３．２ＶＪ
とあるのを、ｒ　Ｖ　５ｎＡｘ　＝　３．５　Ｖ　Ｊと
補正する。 （６）同第１１頁５行に［最大４．ＯＶＪとあるのを、
「最大４．３Ｖ　（＝ＶＳＭＡＸ　　（０，８Ｖ））　
Ｊと補正する。 （７）同第１２頁１１〜１２行に「静電導電」とあるの
を、「静電誘導」と補正する。 （８）同第１２頁１４行に「静電誘」とあるのを、「静
電誘導」と補正する。 Ｇ （９）　　同第１８頁１８行に［φ８＋□・Ｖ＊ｓＪと
あＣＧ＋ＣＪ Ｃｒ。 以上 ２、特許請求の範囲 ＋ｌ）　　複数の行ライン及び複数の垂直信号線間にマ
トリックス状に配列され、ゲート電極を行ラインに、一
方の主電極を垂直信号線にそれぞれ接続した複数の静電
ｎ１トランジスタと、前記複数の垂直信号線の各々にサ
ンプル用トランジスタを介して接続したドライブ用ＭＯ
３）ランジスタと、前記静電Ｈ専トランジスタに蓄積さ
れた信号を、所定の読み出し期間中に行ライン毎に一斉
に読み出して前記サンプル用トランジスタを介して前記
ドライブ用ＭＯ３）ランジスタにホールドし、そのホー
ルドされた信号を水平選択スイッチ用トランジスタを介
して水平走査期間内で順次読み出す駆動手段と、前記ド
ライブ用ＭＯＳトランジスタのゲートに付加した固定容
量とを備えていることを特徴とする固体撮像装置。 （２）前記固定容量の他端を共通に接続し、静電誘導ト
ランジスタへのゲートパルスが読み出しレベルとなると
きＬｏｗレベルとなり、サンプル用トランジスタが０Ｆ
ＦＬ、た後、水平走査が始まる前にＨｉｇｈレベルとな
るバイアスパルスを印加するように構成したことを特徴
とする特許請求の範囲第１項記載の固体撮像装置。 （３）前記バイアスパルスのＨｉｇｈレベルを、ドライ
ブ用ＭＯＳＦＥＴ、水平選択スイッチ用トランジスタ及
び負荷抵抗で構成する読み出し回路の入出力特性のリニ
アリティーが良い入力電圧に選定することを特徴とする
特許請求の範囲第２項記載の固体撮像装置。

Claims (3)

【特許請求の範囲】
1. （１）複数の行ライン及び複数の垂直信号線間にマトリ
   ックス状に配列され、ゲート電極を行ラインに、一方の
   主電極を垂直信号線にそれぞれ接続した複数の静電導電
   トランジスタと、前記複数の垂直信号線の各々にサンプ
   ル用トランジスタを介して接続したドライブ用ＭＯＳト
   ランジスタと、前記静電誘トランジスタに蓄積された信
   号を、所定の読み出し期間中に行ライン毎に一斉に読み
   出して前記サンプル用トランジスタを介して前記ドライ
   ブ用ＭＯＳトランジスタにホールドし、そのホールドさ
   れた信号を水平選択スイッチ用トランジスタを介して水
   平走査期間内で順次読み出す駆動手段と、前記ドライブ
   用ＭＯＳトランジスタのゲートに付加した固定容量とを
   備えていることを特徴とする固体撮像装置。
2. （２）前記固定容量の他端を共通に接続し、静電誘導ト
   ランジスタへのゲートパルスが読み出しレベルとなると
   きＬｏｗレベルとなり、サンプル用トランジスタがＯＦ
   Ｆした後、水平走査が始まる前にＨｉｇｈレベルとなる
   バイアスパルスを印加するように構成したことを特徴と
   する特許請求の範囲第１項記載の固体撮像装置。
3. （３）前記バイアスパルスのＨｉｇｈレベルを、ドライ
   ブ用ＭＯＳＦＥＴ、水平選択スイッチ用トランジスタ及
   び負荷抵抗で構成する読み出し回路の入出力特性のリニ
   アリティーが良い入力電圧に選定することを特徴とする
   特許請求の範囲第２項記載の固体撮像装置。