JPH01135204A - 周波数変調器 - Google Patents
周波数変調器Info
- Publication number
- JPH01135204A JPH01135204A JP29353987A JP29353987A JPH01135204A JP H01135204 A JPH01135204 A JP H01135204A JP 29353987 A JP29353987 A JP 29353987A JP 29353987 A JP29353987 A JP 29353987A JP H01135204 A JPH01135204 A JP H01135204A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplitude
- frequency
- loop filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000005855 radiation Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はPLL(フェーズ・ロックド・ループ)を用
いた周波数変調器に関する。
いた周波数変調器に関する。
「従来の技術」
第4図は従来の周波数変調器の一例の構成を示すブロッ
クダイヤグラムである。
クダイヤグラムである。
lは水晶振動子による基準発振器であり、周波数fxで
発振している。2は基準発振器lの出力をM分周する第
1の分周器であり、周波数fref=fx/Mなる信号
を出力している。3は位相比較器であり、第1の分周器
2の出力信号と後述する第2の分周器の出力信号が入力
され、両信号の位相差に応じた信号を出力している。4
はループフィルタであり、その時定数は後述する変調信
号の最低周波数の周期よりも十分に大きいものであって
、位相比較器3の出力信号を積分し出力する。5は電圧
制御発振器であり、2本の制御入力端子を有する。一方
の制御入力端子にはループフィルタ4の出力端子が接続
され、もう一方の制御入力端子には変調信号入力端子1
1が接続されている。電圧制御発振器5の出力端子は被
変調信号出力端子12と第2の分周器6の入力端子に接
続される。
発振している。2は基準発振器lの出力をM分周する第
1の分周器であり、周波数fref=fx/Mなる信号
を出力している。3は位相比較器であり、第1の分周器
2の出力信号と後述する第2の分周器の出力信号が入力
され、両信号の位相差に応じた信号を出力している。4
はループフィルタであり、その時定数は後述する変調信
号の最低周波数の周期よりも十分に大きいものであって
、位相比較器3の出力信号を積分し出力する。5は電圧
制御発振器であり、2本の制御入力端子を有する。一方
の制御入力端子にはループフィルタ4の出力端子が接続
され、もう一方の制御入力端子には変調信号入力端子1
1が接続されている。電圧制御発振器5の出力端子は被
変調信号出力端子12と第2の分周器6の入力端子に接
続される。
第2の分周器6は電圧制御発振器5の出力信号をN分周
し、前述の位相比較器3にフィードバックする。すなわ
ち、位相比較器3、ループフィルタ4、電圧制御発振器
5、第2の分周器6により、PLLが構成されている。
し、前述の位相比較器3にフィードバックする。すなわ
ち、位相比較器3、ループフィルタ4、電圧制御発振器
5、第2の分周器6により、PLLが構成されている。
以下、この周波数変調器の動作を説明する。電圧制御発
振器5で発生された被変調信号は第2の分周器6で分周
されて位相比較器3にフィードバックされ、位相比較器
3において第1の分周器2の出力信号と位相比較される
。そして位相比較器3からは位相差に応じた電圧が出力
されてループフィルタ8に加えられる。ループフィルタ
8の時定数は変調信号の最低周波数の周期よりも十分に
大きい値に設定されているから、位相比較器3の出力電
圧が変調信号の周波数に応じて変動しても、その変動は
ループフィルタ8で吸収されて電圧制御発振器5にはフ
ィードバックされない。従ってPLLは電圧制御発振器
5の発振周波数がf(!ock=N X frefでロ
ックされる。この時、ループフィルタ4は一定の出力電
圧VLを出力している。そして電圧制御発振器5はルー
プフィルタ4の出力電圧VLと変調信号電圧△■によっ
てfout= f(!ock十△fで発振する。以上の
ようにして、この周波数変調器において周波数偏移変調
が行われる。
振器5で発生された被変調信号は第2の分周器6で分周
されて位相比較器3にフィードバックされ、位相比較器
3において第1の分周器2の出力信号と位相比較される
。そして位相比較器3からは位相差に応じた電圧が出力
されてループフィルタ8に加えられる。ループフィルタ
8の時定数は変調信号の最低周波数の周期よりも十分に
大きい値に設定されているから、位相比較器3の出力電
圧が変調信号の周波数に応じて変動しても、その変動は
ループフィルタ8で吸収されて電圧制御発振器5にはフ
ィードバックされない。従ってPLLは電圧制御発振器
5の発振周波数がf(!ock=N X frefでロ
ックされる。この時、ループフィルタ4は一定の出力電
圧VLを出力している。そして電圧制御発振器5はルー
プフィルタ4の出力電圧VLと変調信号電圧△■によっ
てfout= f(!ock十△fで発振する。以上の
ようにして、この周波数変調器において周波数偏移変調
が行われる。
「発明が解決しようとする問題点」
ところで、PLLでは、電圧制御発振器の発振周波数の
変動にすばやく応答できるように、PLLのロックアツ
プ時間を最小限に抑える必要があった。そのため、ルー
プフィルタ4の時定数を、変調信号の最低周波数の周期
よりは大きい範囲において、なるべく小さい値に設定し
ていた。しかし、ループフィルタ4の時定数を小さくす
ると、位相比較器の出力信号はループフィルタ4におい
て充分に積分されず、周波数成分子refを含んだ状態
で電圧制御発振器に与えられる。特に変調信号の振幅が
大きい時にこの現象が顕著になり、被変調信号の周波数
成分のfout+ frefの位置にスプリアスが発生
するという問題があった。
変動にすばやく応答できるように、PLLのロックアツ
プ時間を最小限に抑える必要があった。そのため、ルー
プフィルタ4の時定数を、変調信号の最低周波数の周期
よりは大きい範囲において、なるべく小さい値に設定し
ていた。しかし、ループフィルタ4の時定数を小さくす
ると、位相比較器の出力信号はループフィルタ4におい
て充分に積分されず、周波数成分子refを含んだ状態
で電圧制御発振器に与えられる。特に変調信号の振幅が
大きい時にこの現象が顕著になり、被変調信号の周波数
成分のfout+ frefの位置にスプリアスが発生
するという問題があった。
この発明は上述した事情に鑑みてなされたもので、スプ
リアス発生を抑えた周波数変調器を提供することを目的
としている。
リアス発生を抑えた周波数変調器を提供することを目的
としている。
「問題点を解決するための手段」
この発明は、位相比較器とループフィルタと電=3−
圧制御発振器とを備えたフェーズ・ロックド・ループを
有し、前記電圧制御発振器は前記ループフィルタの出力
電圧と入力変調信号とによって発振周波数が制御された
被変調信号を出力する周波数変調器において、前記入力
変調信号の振幅に応じた電圧を出力する振幅検出手段を
有し、この振幅検出手段の出力電圧により前記ループフ
ィルタの時定数が制御される事を特徴としている。
有し、前記電圧制御発振器は前記ループフィルタの出力
電圧と入力変調信号とによって発振周波数が制御された
被変調信号を出力する周波数変調器において、前記入力
変調信号の振幅に応じた電圧を出力する振幅検出手段を
有し、この振幅検出手段の出力電圧により前記ループフ
ィルタの時定数が制御される事を特徴としている。
「作用」
この構成によれば、変調信号の振幅が大きい時にはルー
プフィルタの時定数が大きくなり、ループフィルタにお
いて位相比較器の出力信号中に含まれる基準発振器の出
力成分が充分に除去される。
プフィルタの時定数が大きくなり、ループフィルタにお
いて位相比較器の出力信号中に含まれる基準発振器の出
力成分が充分に除去される。
また、変調信号の振幅が小さい時にはループフィルタの
時定数が小さくなり、この結果、PLLのロックアツプ
時間が短くなる。
時定数が小さくなり、この結果、PLLのロックアツプ
時間が短くなる。
「実施例」
以下、図面を参照して本発明の一実施例について説明す
る。
る。
第1図はこの発明の一実施例による周波数変調=4−
器の構成を示すブロックダイヤグラムである。なお、こ
の図において、前述した第4図と対応する部分には同一
の符号を付してその説明を省略する。
の図において、前述した第4図と対応する部分には同一
の符号を付してその説明を省略する。
7は振幅検出手段であり、変調信号入力端子IIから入
力される変調信号の振幅が小さい時には小さな電圧を、
変調信号の振幅が大きい時には大きな電圧を出力する。
力される変調信号の振幅が小さい時には小さな電圧を、
変調信号の振幅が大きい時には大きな電圧を出力する。
8は可変ループフィルタであり、振幅検出手段7の出力
電圧により、時定数が制御される。すなわち、振幅検出
手段7の出力電圧が小さい時は時定数が小さくなり、振
幅検出手段7の出力電圧が大きい時は時定数が大きくな
るように制御される。以下、この振幅検出手段7と可変
ループフィルタ8の具体的な構成とその動作について説
明する。
電圧により、時定数が制御される。すなわち、振幅検出
手段7の出力電圧が小さい時は時定数が小さくなり、振
幅検出手段7の出力電圧が大きい時は時定数が大きくな
るように制御される。以下、この振幅検出手段7と可変
ループフィルタ8の具体的な構成とその動作について説
明する。
第2図は振幅検出手段7と可変ループフィルタ8の具体
的構成を示す回路図であり、第3図は各部の波形を示す
タイムチャートである。
的構成を示す回路図であり、第3図は各部の波形を示す
タイムチャートである。
まず、振幅検出手段7の構成とその動作を説明する。変
調信号はコンデンサC3を介してアンプlに入力される
。アンプlの非反転出力はコンデンサC3を介して、一
端が接地された抵抗RCIの他端とダイオードD、のカ
ソードに接続される。
調信号はコンデンサC3を介してアンプlに入力される
。アンプlの非反転出力はコンデンサC3を介して、一
端が接地された抵抗RCIの他端とダイオードD、のカ
ソードに接続される。
一方、アンプ2の反転出力はコンデンサC7を介して、
一端が接地された抵抗Rctの他端とダイオードD、の
カソードに接続される。そして、ダイオードDIとD2
のアノードは共に、一端が接地された抵抗R12の他端
(a点)に接続される。ここで、ダイオードDいD2は
負の信号のみをa点に伝える。以上の回路構成において
変調信号が入力されると、変調信号において正の振幅の
波形はアンプ1の反転出力からコンデンサC2、ダイオ
ードD。
一端が接地された抵抗Rctの他端とダイオードD、の
カソードに接続される。そして、ダイオードDIとD2
のアノードは共に、一端が接地された抵抗R12の他端
(a点)に接続される。ここで、ダイオードDいD2は
負の信号のみをa点に伝える。以上の回路構成において
変調信号が入力されると、変調信号において正の振幅の
波形はアンプ1の反転出力からコンデンサC2、ダイオ
ードD。
を経てa点に出力され、変調信号において負の振幅の波
形はアンプlの非反転出力からコンデンサC1、ダイオ
ードD、を経てa点に出力される。すなわち、第3図(
イ)、(ロ)に示すように、a点には変調信号の振幅の
絶対値に対応する負電圧が出力される。そして、a点は
アンプ2の非反転入力端に接続される。アンプ2は、可
変ループフィルタ8を制御する上での整合がとれるよう
に、a点の電圧をレベルシフトしてb点に出力する。ア
ンプ2の非反転出力は振幅検出手段7の出力端子(b点
)であり、抵抗Rf、を介して反転入力端にフィードバ
ックされている。また、正電源+Vccと負電源−Vc
cの間に抵抗Rvが設けられ、抵抗Rvの摺動子には抵
抗Rftの一端が接続され、抵抗Rr2の他端はアンプ
2の反転入力端に接続されている。
形はアンプlの非反転出力からコンデンサC1、ダイオ
ードD、を経てa点に出力される。すなわち、第3図(
イ)、(ロ)に示すように、a点には変調信号の振幅の
絶対値に対応する負電圧が出力される。そして、a点は
アンプ2の非反転入力端に接続される。アンプ2は、可
変ループフィルタ8を制御する上での整合がとれるよう
に、a点の電圧をレベルシフトしてb点に出力する。ア
ンプ2の非反転出力は振幅検出手段7の出力端子(b点
)であり、抵抗Rf、を介して反転入力端にフィードバ
ックされている。また、正電源+Vccと負電源−Vc
cの間に抵抗Rvが設けられ、抵抗Rvの摺動子には抵
抗Rftの一端が接続され、抵抗Rr2の他端はアンプ
2の反転入力端に接続されている。
ここで、抵抗Rvの摺動子の位置を調節する事により、
アンプ2のレベルシフト量の設定が行われる。
アンプ2のレベルシフト量の設定が行われる。
次に、可変ループフィルタ8の構成とその動作を説明す
る。可変ループフィルタ8はラグリード型フィルタであ
り、入力端子から抵抗R1を経て出力端子に至、す、出
力端子は抵抗R2とコンデンサCの直列接続を経て接地
されている。従って、このフィルタの時定数はCX (
R+ + R、)となる。
る。可変ループフィルタ8はラグリード型フィルタであ
り、入力端子から抵抗R1を経て出力端子に至、す、出
力端子は抵抗R2とコンデンサCの直列接続を経て接地
されている。従って、このフィルタの時定数はCX (
R+ + R、)となる。
そして、抵抗R3は抵抗Rs、Rpの直列接続で構成さ
れ、抵抗R1)の両端にはデプレッションN型の電界効
果トランジスタQ、のドレイン、ソースが接続されてい
る。この電界効果トランジスタQ、は、ゲートに前述の
振幅検出手段7の出力端子が接続されており、ドレイン
−ソース間抵抗(ON抵抗)が振幅検出手段7の出力電
位により制御される。変調信号の振幅が非常に小さくて
振幅検出手段7の出力端子の電位が高い時は、電界効果
トランジスタQ1のON抵抗は非常に低く、RIはほぼ
Rsに等しい。そして、変調信号の振幅が大きくなって
振幅検出手段7の出力端子の電位が低くなるに従い、電
界効果トランジスタQ1のON抵抗が高くなってR,が
大きくなって行く。さらに、変調信号の振幅が大きくな
っである値以上になると、電界効果トランジスタQ、は
OFFし、R8の抵抗値はRs+Rpとなる。従って、
第3図(ハ)に示すように、抵抗R1の抵抗値は、変調
信号の振幅の変化に対応して、R5−R5+Rpの範囲
で変化する。
れ、抵抗R1)の両端にはデプレッションN型の電界効
果トランジスタQ、のドレイン、ソースが接続されてい
る。この電界効果トランジスタQ、は、ゲートに前述の
振幅検出手段7の出力端子が接続されており、ドレイン
−ソース間抵抗(ON抵抗)が振幅検出手段7の出力電
位により制御される。変調信号の振幅が非常に小さくて
振幅検出手段7の出力端子の電位が高い時は、電界効果
トランジスタQ1のON抵抗は非常に低く、RIはほぼ
Rsに等しい。そして、変調信号の振幅が大きくなって
振幅検出手段7の出力端子の電位が低くなるに従い、電
界効果トランジスタQ1のON抵抗が高くなってR,が
大きくなって行く。さらに、変調信号の振幅が大きくな
っである値以上になると、電界効果トランジスタQ、は
OFFし、R8の抵抗値はRs+Rpとなる。従って、
第3図(ハ)に示すように、抵抗R1の抵抗値は、変調
信号の振幅の変化に対応して、R5−R5+Rpの範囲
で変化する。
以上のように、変調信号の振幅が小さい時は可変ループ
フィルタ8の時定数が小さくなり、変調信号の振幅が大
きい時は可変ループフィルタ8の時定数は大きくなるよ
うに制御される。
フィルタ8の時定数が小さくなり、変調信号の振幅が大
きい時は可変ループフィルタ8の時定数は大きくなるよ
うに制御される。
なお、以上説明した実施例の電圧制御発振器5は、ルー
プフィルタ4の出力電圧VLと変調信号電圧△Vとを加
算した電圧値V L+△Vに応じた周波数で発振するも
のでも、また、ループフィルタ4の出力電圧VLと変調
信号電圧△Vとを、並列接続された2個の可変容量ダイ
オードに個別に加えるものであっても良い。
プフィルタ4の出力電圧VLと変調信号電圧△Vとを加
算した電圧値V L+△Vに応じた周波数で発振するも
のでも、また、ループフィルタ4の出力電圧VLと変調
信号電圧△Vとを、並列接続された2個の可変容量ダイ
オードに個別に加えるものであっても良い。
「発明の効果」
以上説明したように、この発明によれば、変調信号の振
幅に応じた電圧を出力する振幅検出手段を設け、この振
幅検出手段の出力電圧によりループフィルタの時定数が
制御されるようにしたので、特に変調信号の振幅が太き
(てスプリアスの発生しやすい時にループフィルタの時
定数が大きくなるので、スプリアス発生が抑えられる。
幅に応じた電圧を出力する振幅検出手段を設け、この振
幅検出手段の出力電圧によりループフィルタの時定数が
制御されるようにしたので、特に変調信号の振幅が太き
(てスプリアスの発生しやすい時にループフィルタの時
定数が大きくなるので、スプリアス発生が抑えられる。
また、変調信号の振幅の小さい時はループフィルタの時
定数が小さくなり、ロックアツプ時間が短くなって最適
なPLL制御が行われる。
定数が小さくなり、ロックアツプ時間が短くなって最適
なPLL制御が行われる。
第1図はこの発明の一実施例に上る周波数変調器の構成
を示すブロックダイヤグラム、第2図は同周波数変調器
における振幅検出手段と可変ループフィルタの構成を示
す回路図、第3図は同周波数変調器における振幅検出手
段と可変ループフィルタの中の各部の動作を示すタイム
チャート、第4図は従来の周波数変調器の構成を示すプ
ロ・ツクダイヤグラムである。 3・・・・・・位相比較器、8・・・・・・ループフィ
ルタ、5・・・・・電圧制御発振器、7・・・振幅検出
手段出願人 アルプス電気株式会社 代表者 片開 勝太部
を示すブロックダイヤグラム、第2図は同周波数変調器
における振幅検出手段と可変ループフィルタの構成を示
す回路図、第3図は同周波数変調器における振幅検出手
段と可変ループフィルタの中の各部の動作を示すタイム
チャート、第4図は従来の周波数変調器の構成を示すプ
ロ・ツクダイヤグラムである。 3・・・・・・位相比較器、8・・・・・・ループフィ
ルタ、5・・・・・電圧制御発振器、7・・・振幅検出
手段出願人 アルプス電気株式会社 代表者 片開 勝太部
Claims (1)
- 位相比較器とループフィルタと電圧制御発振器とを備
えたフェーズ・ロックド・ループを有し、前記電圧制御
発振器は前記ループフィルタの出力電圧と入力変調信号
とによって発振周波数が制御された被変調信号を出力す
る周波数変調器において、前記入力変調信号の振幅に応
じた電圧を出力する振幅検出手段を有し、この振幅検出
手段の出力電圧により前記ループフィルタの時定数が制
御される事を特徴とする周波数変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29353987A JPH01135204A (ja) | 1987-11-20 | 1987-11-20 | 周波数変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29353987A JPH01135204A (ja) | 1987-11-20 | 1987-11-20 | 周波数変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01135204A true JPH01135204A (ja) | 1989-05-26 |
Family
ID=17796056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29353987A Pending JPH01135204A (ja) | 1987-11-20 | 1987-11-20 | 周波数変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01135204A (ja) |
-
1987
- 1987-11-20 JP JP29353987A patent/JPH01135204A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2019778C (en) | Charge pump circuit | |
US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
US5847614A (en) | Low power charge pump | |
JPH0322736B2 (ja) | ||
USRE36874E (en) | Supply voltage tolerant phase-locked loop circuit | |
US6211743B1 (en) | Phase-locked loop having temperature-compensated bandwidth control | |
US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
JPH06216767A (ja) | 安定化位相弁別器を備えるフェーズロックドループ用回路 | |
EP0357996B1 (en) | Frequency modulator utilizing frequency synthesizer | |
US5164685A (en) | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude | |
US7283010B2 (en) | Power supply compensated voltage and current supply | |
US4932073A (en) | Transmitter having PLL circuit | |
JPH01135204A (ja) | 周波数変調器 | |
US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
JP2743133B2 (ja) | 位相検出器 | |
JP3326286B2 (ja) | Pll周波数シンセサイザ回路 | |
JPH1070457A (ja) | Pll回路 | |
US6911869B2 (en) | Voltage controlled oscillator capable of linear operation at very low frequencies | |
US3906375A (en) | Constant gain switching amplifier apparatus | |
CA1327064C (en) | Phase-locked loop circuit | |
JPS5938761Y2 (ja) | Pll回路のロ−パスフィルタ | |
KR880000364Y1 (ko) | 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로 | |
KR960008284B1 (ko) | 발진회로 | |
KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 | |
KR960015575B1 (ko) | 에프엠 반송파 신호 발생회로 |