JPH01135204A - Frequency modulator - Google Patents
Frequency modulatorInfo
- Publication number
- JPH01135204A JPH01135204A JP29353987A JP29353987A JPH01135204A JP H01135204 A JPH01135204 A JP H01135204A JP 29353987 A JP29353987 A JP 29353987A JP 29353987 A JP29353987 A JP 29353987A JP H01135204 A JPH01135204 A JP H01135204A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- amplitude
- frequency
- loop filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000005855 radiation Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明はＰＬＬ（フェーズ・ロックド・ループ）を用
いた周波数変調器に関する。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" The present invention relates to a frequency modulator using a PLL (phase locked loop).
「従来の技術」
第４図は従来の周波数変調器の一例の構成を示すブロッ
クダイヤグラムである。"Prior Art" FIG. 4 is a block diagram showing the configuration of an example of a conventional frequency modulator.
ｌは水晶振動子による基準発振器であり、周波数ｆｘで
発振している。２は基準発振器ｌの出力をＭ分周する第
１の分周器であり、周波数ｆｒｅｆ＝ｆｘ／Ｍなる信号
を出力している。３は位相比較器であり、第１の分周器
２の出力信号と後述する第２の分周器の出力信号が入力
され、両信号の位相差に応じた信号を出力している。４
はループフィルタであり、その時定数は後述する変調信
号の最低周波数の周期よりも十分に大きいものであって
、位相比較器３の出力信号を積分し出力する。５は電圧
制御発振器であり、２本の制御入力端子を有する。一方
の制御入力端子にはループフィルタ４の出力端子が接続
され、もう一方の制御入力端子には変調信号入力端子１
１が接続されている。電圧制御発振器５の出力端子は被
変調信号出力端子１２と第２の分周器６の入力端子に接
続される。1 is a reference oscillator using a crystal oscillator, which oscillates at a frequency fx. A first frequency divider 2 divides the output of the reference oscillator 1 by M, and outputs a signal having a frequency fref=fx/M. Reference numeral 3 denotes a phase comparator, into which the output signal of the first frequency divider 2 and the output signal of a second frequency divider, which will be described later, are input, and outputs a signal according to the phase difference between the two signals. 4
is a loop filter whose time constant is sufficiently larger than the period of the lowest frequency of a modulation signal, which will be described later, and which integrates the output signal of the phase comparator 3 and outputs it. 5 is a voltage controlled oscillator, which has two control input terminals. The output terminal of the loop filter 4 is connected to one control input terminal, and the modulation signal input terminal 1 is connected to the other control input terminal.
1 is connected. The output terminal of the voltage controlled oscillator 5 is connected to the modulated signal output terminal 12 and the input terminal of the second frequency divider 6.
第２の分周器６は電圧制御発振器５の出力信号をＮ分周
し、前述の位相比較器３にフィードバックする。すなわ
ち、位相比較器３、ループフィルタ４、電圧制御発振器
５、第２の分周器６により、ＰＬＬが構成されている。The second frequency divider 6 divides the output signal of the voltage controlled oscillator 5 by N and feeds it back to the phase comparator 3 described above. That is, the phase comparator 3, loop filter 4, voltage controlled oscillator 5, and second frequency divider 6 constitute a PLL.
以下、この周波数変調器の動作を説明する。電圧制御発
振器５で発生された被変調信号は第２の分周器６で分周
されて位相比較器３にフィードバックされ、位相比較器
３において第１の分周器２の出力信号と位相比較される
。そして位相比較器３からは位相差に応じた電圧が出力
されてループフィルタ８に加えられる。ループフィルタ
８の時定数は変調信号の最低周波数の周期よりも十分に
大きい値に設定されているから、位相比較器３の出力電
圧が変調信号の周波数に応じて変動しても、その変動は
ループフィルタ８で吸収されて電圧制御発振器５にはフ
ィードバックされない。従ってＰＬＬは電圧制御発振器
５の発振周波数がｆ（！ｏｃｋ＝Ｎ Ｘ ｆｒｅｆでロ
ックされる。この時、ループフィルタ４は一定の出力電
圧ＶＬを出力している。そして電圧制御発振器５はルー
プフィルタ４の出力電圧ＶＬと変調信号電圧△■によっ
てｆｏｕｔ＝ ｆ（！ｏｃｋ十△ｆで発振する。以上の
ようにして、この周波数変調器において周波数偏移変調
が行われる。The operation of this frequency modulator will be explained below. The modulated signal generated by the voltage controlled oscillator 5 is frequency-divided by the second frequency divider 6 and fed back to the phase comparator 3, where the phase is compared with the output signal of the first frequency divider 2. be done. A voltage corresponding to the phase difference is output from the phase comparator 3 and applied to the loop filter 8. Since the time constant of the loop filter 8 is set to a value sufficiently larger than the period of the lowest frequency of the modulation signal, even if the output voltage of the phase comparator 3 fluctuates according to the frequency of the modulation signal, the fluctuation will not change. It is absorbed by the loop filter 8 and is not fed back to the voltage controlled oscillator 5. Therefore, in the PLL, the oscillation frequency of the voltage controlled oscillator 5 is locked at f(!ock=N The frequency shift modulation is performed in this frequency modulator as described above.
「発明が解決しようとする問題点」
ところで、ＰＬＬでは、電圧制御発振器の発振周波数の
変動にすばやく応答できるように、ＰＬＬのロックアツ
プ時間を最小限に抑える必要があった。そのため、ルー
プフィルタ４の時定数を、変調信号の最低周波数の周期
よりは大きい範囲において、なるべく小さい値に設定し
ていた。しかし、ループフィルタ４の時定数を小さくす
ると、位相比較器の出力信号はループフィルタ４におい
て充分に積分されず、周波数成分子ｒｅｆを含んだ状態
で電圧制御発振器に与えられる。特に変調信号の振幅が
大きい時にこの現象が顕著になり、被変調信号の周波数
成分のｆｏｕｔ＋ ｆｒｅｆの位置にスプリアスが発生
するという問題があった。"Problems to be Solved by the Invention" In the PLL, it is necessary to minimize the lock-up time of the PLL so that it can quickly respond to fluctuations in the oscillation frequency of the voltage controlled oscillator. Therefore, the time constant of the loop filter 4 is set to a value as small as possible within a range larger than the period of the lowest frequency of the modulation signal. However, when the time constant of the loop filter 4 is made small, the output signal of the phase comparator is not sufficiently integrated in the loop filter 4, and is supplied to the voltage controlled oscillator in a state including the frequency component ref. This phenomenon becomes particularly noticeable when the amplitude of the modulated signal is large, and there is a problem in that spurious occurs at the position of fout+fref of the frequency component of the modulated signal.
この発明は上述した事情に鑑みてなされたもので、スプ
リアス発生を抑えた周波数変調器を提供することを目的
としている。The present invention was made in view of the above-mentioned circumstances, and an object of the present invention is to provide a frequency modulator that suppresses spurious generation.
「問題点を解決するための手段」
この発明は、位相比較器とループフィルタと電＝３−
圧制御発振器とを備えたフェーズ・ロックド・ループを
有し、前記電圧制御発振器は前記ループフィルタの出力
電圧と入力変調信号とによって発振周波数が制御された
被変調信号を出力する周波数変調器において、前記入力
変調信号の振幅に応じた電圧を出力する振幅検出手段を
有し、この振幅検出手段の出力電圧により前記ループフ
ィルタの時定数が制御される事を特徴としている。"Means for Solving the Problems" The present invention has a phase-locked loop including a phase comparator, a loop filter, and a voltage-controlled oscillator, and the voltage-controlled oscillator is connected to the loop filter. A frequency modulator that outputs a modulated signal whose oscillation frequency is controlled by an output voltage and an input modulation signal, comprising an amplitude detection means for outputting a voltage according to the amplitude of the input modulation signal, the amplitude detection means comprising: It is characterized in that the time constant of the loop filter is controlled by the output voltage.
「作用」
この構成によれば、変調信号の振幅が大きい時にはルー
プフィルタの時定数が大きくなり、ループフィルタにお
いて位相比較器の出力信号中に含まれる基準発振器の出
力成分が充分に除去される。"Operation" According to this configuration, when the amplitude of the modulation signal is large, the time constant of the loop filter becomes large, and the output component of the reference oscillator contained in the output signal of the phase comparator is sufficiently removed in the loop filter.
また、変調信号の振幅が小さい時にはループフィルタの
時定数が小さくなり、この結果、ＰＬＬのロックアツプ
時間が短くなる。Further, when the amplitude of the modulation signal is small, the time constant of the loop filter becomes small, and as a result, the lock-up time of the PLL becomes short.
「実施例」
以下、図面を参照して本発明の一実施例について説明す
る。"Embodiment" Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第１図はこの発明の一実施例による周波数変調＝４−
器の構成を示すブロックダイヤグラムである。なお、こ
の図において、前述した第４図と対応する部分には同一
の符号を付してその説明を省略する。FIG. 1 is a block diagram showing the configuration of a frequency modulator according to an embodiment of the present invention. In this figure, the same reference numerals are given to the parts corresponding to those in FIG. 4 described above, and the explanation thereof will be omitted.
７は振幅検出手段であり、変調信号入力端子ＩＩから入
力される変調信号の振幅が小さい時には小さな電圧を、
変調信号の振幅が大きい時には大きな電圧を出力する。7 is an amplitude detection means, which detects a small voltage when the amplitude of the modulation signal input from the modulation signal input terminal II is small;
When the amplitude of the modulation signal is large, a large voltage is output.
８は可変ループフィルタであり、振幅検出手段７の出力
電圧により、時定数が制御される。すなわち、振幅検出
手段７の出力電圧が小さい時は時定数が小さくなり、振
幅検出手段７の出力電圧が大きい時は時定数が大きくな
るように制御される。以下、この振幅検出手段７と可変
ループフィルタ８の具体的な構成とその動作について説
明する。8 is a variable loop filter whose time constant is controlled by the output voltage of the amplitude detection means 7. That is, when the output voltage of the amplitude detecting means 7 is small, the time constant is small, and when the output voltage of the amplitude detecting means 7 is large, the time constant is controlled to be large. The specific configuration and operation of the amplitude detection means 7 and variable loop filter 8 will be explained below.
第２図は振幅検出手段７と可変ループフィルタ８の具体
的構成を示す回路図であり、第３図は各部の波形を示す
タイムチャートである。FIG. 2 is a circuit diagram showing a specific configuration of the amplitude detection means 7 and the variable loop filter 8, and FIG. 3 is a time chart showing waveforms of each part.
まず、振幅検出手段７の構成とその動作を説明する。変
調信号はコンデンサＣ３を介してアンプｌに入力される
。アンプｌの非反転出力はコンデンサＣ３を介して、一
端が接地された抵抗ＲＣＩの他端とダイオードＤ、のカ
ソードに接続される。First, the configuration and operation of the amplitude detection means 7 will be explained. The modulation signal is input to amplifier l via capacitor C3. The non-inverting output of the amplifier I is connected to the cathode of the diode D and the other end of the resistor RCI, one end of which is grounded, via a capacitor C3.
一方、アンプ２の反転出力はコンデンサＣ７を介して、
一端が接地された抵抗Ｒｃｔの他端とダイオードＤ、の
カソードに接続される。そして、ダイオードＤＩとＤ２
のアノードは共に、一端が接地された抵抗Ｒ１２の他端
（ａ点）に接続される。ここで、ダイオードＤいＤ２は
負の信号のみをａ点に伝える。以上の回路構成において
変調信号が入力されると、変調信号において正の振幅の
波形はアンプ１の反転出力からコンデンサＣ２、ダイオ
ードＤ。On the other hand, the inverted output of amplifier 2 is transmitted via capacitor C7,
One end is connected to the cathode of the diode D and the other end of the resistor Rct is grounded. And diodes DI and D2
Both anodes are connected to the other end (point a) of a resistor R12, one end of which is grounded. Here, the diode D2 transmits only the negative signal to the point a. When a modulation signal is input in the above circuit configuration, a positive amplitude waveform in the modulation signal is transmitted from the inverted output of the amplifier 1 to the capacitor C2 and the diode D.
を経てａ点に出力され、変調信号において負の振幅の波
形はアンプｌの非反転出力からコンデンサＣ１、ダイオ
ードＤ、を経てａ点に出力される。すなわち、第３図（
イ）、（ロ）に示すように、ａ点には変調信号の振幅の
絶対値に対応する負電圧が出力される。そして、ａ点は
アンプ２の非反転入力端に接続される。アンプ２は、可
変ループフィルタ８を制御する上での整合がとれるよう
に、ａ点の電圧をレベルシフトしてｂ点に出力する。ア
ンプ２の非反転出力は振幅検出手段７の出力端子（ｂ点
）であり、抵抗Ｒｆ、を介して反転入力端にフィードバ
ックされている。また、正電源＋Ｖｃｃと負電源−Ｖｃ
ｃの間に抵抗Ｒｖが設けられ、抵抗Ｒｖの摺動子には抵
抗Ｒｆｔの一端が接続され、抵抗Ｒｒ２の他端はアンプ
２の反転入力端に接続されている。The negative amplitude waveform in the modulation signal is output from the non-inverted output of amplifier 1 to point a via capacitor C1 and diode D. In other words, Fig. 3 (
As shown in (a) and (b), a negative voltage corresponding to the absolute value of the amplitude of the modulation signal is output at point a. The point a is connected to the non-inverting input terminal of the amplifier 2. The amplifier 2 level-shifts the voltage at point a and outputs it to point b so that matching can be achieved in controlling the variable loop filter 8. The non-inverting output of the amplifier 2 is the output terminal (point b) of the amplitude detecting means 7, and is fed back to the inverting input terminal via a resistor Rf. In addition, the positive power supply +Vcc and the negative power supply -Vc
A resistor Rv is provided between the resistor Rv and the slider of the resistor Rv, one end of the resistor Rft is connected to the slider of the resistor Rv, and the other end of the resistor Rr2 is connected to the inverting input terminal of the amplifier 2.
ここで、抵抗Ｒｖの摺動子の位置を調節する事により、
アンプ２のレベルシフト量の設定が行われる。Here, by adjusting the position of the slider of the resistor Rv,
The level shift amount of the amplifier 2 is set.
次に、可変ループフィルタ８の構成とその動作を説明す
る。可変ループフィルタ８はラグリード型フィルタであ
り、入力端子から抵抗Ｒ１を経て出力端子に至、す、出
力端子は抵抗Ｒ２とコンデンサＣの直列接続を経て接地
されている。従って、このフィルタの時定数はＣＸ （
Ｒ＋ ＋ Ｒ、）となる。Next, the configuration and operation of the variable loop filter 8 will be explained. The variable loop filter 8 is a lag lead type filter, and is connected from an input terminal through a resistor R1 to an output terminal, and the output terminal is grounded through a series connection of a resistor R2 and a capacitor C. Therefore, the time constant of this filter is CX (
R+ + R,).
そして、抵抗Ｒ３は抵抗Ｒｓ、Ｒｐの直列接続で構成さ
れ、抵抗Ｒ１）の両端にはデプレッションＮ型の電界効
果トランジスタＱ、のドレイン、ソースが接続されてい
る。この電界効果トランジスタＱ、は、ゲートに前述の
振幅検出手段７の出力端子が接続されており、ドレイン
−ソース間抵抗（ＯＮ抵抗）が振幅検出手段７の出力電
位により制御される。変調信号の振幅が非常に小さくて
振幅検出手段７の出力端子の電位が高い時は、電界効果
トランジスタＱ１のＯＮ抵抗は非常に低く、ＲＩはほぼ
Ｒｓに等しい。そして、変調信号の振幅が大きくなって
振幅検出手段７の出力端子の電位が低くなるに従い、電
界効果トランジスタＱ１のＯＮ抵抗が高くなってＲ，が
大きくなって行く。さらに、変調信号の振幅が大きくな
っである値以上になると、電界効果トランジスタＱ、は
ＯＦＦし、Ｒ８の抵抗値はＲｓ＋Ｒｐとなる。従って、
第３図（ハ）に示すように、抵抗Ｒ１の抵抗値は、変調
信号の振幅の変化に対応して、Ｒ５−Ｒ５＋Ｒｐの範囲
で変化する。The resistor R3 is composed of resistors Rs and Rp connected in series, and the drain and source of a depletion N-type field effect transistor Q are connected to both ends of the resistor R1). This field effect transistor Q has its gate connected to the output terminal of the amplitude detecting means 7 described above, and its drain-source resistance (ON resistance) is controlled by the output potential of the amplitude detecting means 7. When the amplitude of the modulation signal is very small and the potential of the output terminal of the amplitude detection means 7 is high, the ON resistance of the field effect transistor Q1 is very low and RI is approximately equal to Rs. As the amplitude of the modulation signal becomes larger and the potential of the output terminal of the amplitude detection means 7 becomes lower, the ON resistance of the field effect transistor Q1 becomes higher and R becomes larger. Further, when the amplitude of the modulation signal increases to a certain value or more, the field effect transistor Q is turned off, and the resistance value of R8 becomes Rs+Rp. Therefore,
As shown in FIG. 3(C), the resistance value of the resistor R1 changes within the range of R5-R5+Rp in response to changes in the amplitude of the modulation signal.
以上のように、変調信号の振幅が小さい時は可変ループ
フィルタ８の時定数が小さくなり、変調信号の振幅が大
きい時は可変ループフィルタ８の時定数は大きくなるよ
うに制御される。As described above, when the amplitude of the modulation signal is small, the time constant of the variable loop filter 8 is controlled to be small, and when the amplitude of the modulation signal is large, the time constant of the variable loop filter 8 is controlled to be large.
なお、以上説明した実施例の電圧制御発振器５は、ルー
プフィルタ４の出力電圧ＶＬと変調信号電圧△Ｖとを加
算した電圧値Ｖ Ｌ＋△Ｖに応じた周波数で発振するも
のでも、また、ループフィルタ４の出力電圧ＶＬと変調
信号電圧△Ｖとを、並列接続された２個の可変容量ダイ
オードに個別に加えるものであっても良い。Note that the voltage controlled oscillator 5 of the embodiment described above may oscillate at a frequency corresponding to the voltage value V L + ΔV that is the sum of the output voltage VL of the loop filter 4 and the modulation signal voltage ΔV; The output voltage VL of the filter 4 and the modulation signal voltage ΔV may be individually applied to two variable capacitance diodes connected in parallel.
「発明の効果」
以上説明したように、この発明によれば、変調信号の振
幅に応じた電圧を出力する振幅検出手段を設け、この振
幅検出手段の出力電圧によりループフィルタの時定数が
制御されるようにしたので、特に変調信号の振幅が太き
（てスプリアスの発生しやすい時にループフィルタの時
定数が大きくなるので、スプリアス発生が抑えられる。"Effects of the Invention" As explained above, according to the present invention, an amplitude detection means that outputs a voltage according to the amplitude of a modulation signal is provided, and the time constant of the loop filter is controlled by the output voltage of the amplitude detection means. Since the time constant of the loop filter becomes large, especially when the amplitude of the modulation signal is large (when spurious is likely to occur), the occurrence of spurious can be suppressed.
また、変調信号の振幅の小さい時はループフィルタの時
定数が小さくなり、ロックアツプ時間が短くなって最適
なＰＬＬ制御が行われる。Furthermore, when the amplitude of the modulation signal is small, the time constant of the loop filter becomes small, the lock-up time becomes short, and optimal PLL control is performed.
第１図はこの発明の一実施例に上る周波数変調器の構成
を示すブロックダイヤグラム、第２図は同周波数変調器
における振幅検出手段と可変ループフィルタの構成を示
す回路図、第３図は同周波数変調器における振幅検出手
段と可変ループフィルタの中の各部の動作を示すタイム
チャート、第４図は従来の周波数変調器の構成を示すプ
ロ・ツクダイヤグラムである。
３・・・・・・位相比較器、８・・・・・・ループフィ
ルタ、５・・・・・電圧制御発振器、７・・・振幅検出
手段出願人 アルプス電気株式会社
代表者 片開 勝太部FIG. 1 is a block diagram showing the configuration of a frequency modulator according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing the configuration of the amplitude detection means and variable loop filter in the frequency modulator, and FIG. 3 is the same. FIG. 4 is a time chart showing the operation of each part in the amplitude detection means and variable loop filter in the frequency modulator, and FIG. 4 is a program diagram showing the configuration of a conventional frequency modulator. 3...Phase comparator, 8...Loop filter, 5...Voltage controlled oscillator, 7...Amplitude detection means Applicant: Alps Electric Co., Ltd. Representative Katsuta Katakai Department
Claims (1)
えたフェーズ・ロックド・ループを有し、前記電圧制御
発振器は前記ループフィルタの出力電圧と入力変調信号
とによって発振周波数が制御された被変調信号を出力す
る周波数変調器において、前記入力変調信号の振幅に応
じた電圧を出力する振幅検出手段を有し、この振幅検出
手段の出力電圧により前記ループフィルタの時定数が制
御される事を特徴とする周波数変調器。It has a phase locked loop including a phase comparator, a loop filter, and a voltage controlled oscillator, and the voltage controlled oscillator generates a modulated signal whose oscillation frequency is controlled by the output voltage of the loop filter and the input modulation signal. The output frequency modulator has an amplitude detection means for outputting a voltage according to the amplitude of the input modulation signal, and the time constant of the loop filter is controlled by the output voltage of the amplitude detection means. Frequency modulator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29353987A JPH01135204A (en) | 1987-11-20 | 1987-11-20 | Frequency modulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29353987A JPH01135204A (en) | 1987-11-20 | 1987-11-20 | Frequency modulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01135204A true JPH01135204A (en) | 1989-05-26 |
Family
ID=17796056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29353987A Pending JPH01135204A (en) | 1987-11-20 | 1987-11-20 | Frequency modulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01135204A (en) |
-
1987
- 1987-11-20 JP JP29353987A patent/JPH01135204A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2019778C (en) | Charge pump circuit | |
| US7312663B2 (en) | Phase-locked loop having a bandwidth related to its input frequency | |
| US5847614A (en) | Low power charge pump | |
| JPH0322736B2 (en) | ||
| USRE36874E (en) | Supply voltage tolerant phase-locked loop circuit | |
| US6211743B1 (en) | Phase-locked loop having temperature-compensated bandwidth control | |
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JPH06216767A (en) | Phase locked loop circuit having stabilized phase discriminator | |
| EP0357996B1 (en) | Frequency modulator utilizing frequency synthesizer | |
| US5164685A (en) | Phase-locked loop with circuit for adjusting a phase comparator's output amplitude | |
| US7283010B2 (en) | Power supply compensated voltage and current supply | |
| US4932073A (en) | Transmitter having PLL circuit | |
| JPH01135204A (en) | Frequency modulator | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| JP2743133B2 (en) | Phase detector | |
| JP3326286B2 (en) | PLL frequency synthesizer circuit | |
| JPH1070457A (en) | Pll circuit | |
| US6911869B2 (en) | Voltage controlled oscillator capable of linear operation at very low frequencies | |
| US3906375A (en) | Constant gain switching amplifier apparatus | |
| CA1327064C (en) | Phase-locked loop circuit | |
| JPS5938761Y2 (en) | PLL circuit low-pass filter | |
| KR880000364Y1 (en) | Fm circuit using bias current control | |
| KR940011376B1 (en) | Carrier frequency automatic control circuit for vtr | |
| KR960015575B1 (en) | Circuit for generating fm carrier wave signal | |
| KR960008284B1 (en) | Oscillation circuit |