JPH01132123A - レジストパターン形成方法 - Google Patents
レジストパターン形成方法Info
- Publication number
- JPH01132123A JPH01132123A JP62291347A JP29134787A JPH01132123A JP H01132123 A JPH01132123 A JP H01132123A JP 62291347 A JP62291347 A JP 62291347A JP 29134787 A JP29134787 A JP 29134787A JP H01132123 A JPH01132123 A JP H01132123A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- resist pattern
- layer
- ion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims abstract 2
- 239000004065 semiconductor Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野〕
この発明はレジストパターン形成方法に関するものであ
り、特に、サブミクロン領域のレジストパターンを基板
上に形成するレジストパターン形成方法に関するもので
ある。
り、特に、サブミクロン領域のレジストパターンを基板
上に形成するレジストパターン形成方法に関するもので
ある。
[従来の技術]
半導体素子製造プロセスにおいて、サブミクロン領域の
レジストパターンを形成する工程は不可欠のものである
。第2A図、第2B図および第2C図は、従来のレジス
トパターン形成方法の工程を断面図で示したものである
。
レジストパターンを形成する工程は不可欠のものである
。第2A図、第2B図および第2C図は、従来のレジス
トパターン形成方法の工程を断面図で示したものである
。
これらの図を参照して、従来のレジストパターン形成方
法について説明する。
法について説明する。
半導体基板2上にスピンコーティング法によって、レジ
スト1を塗布する(第2A図)。
スト1を塗布する(第2A図)。
次いで、マスク5を用いて、露光装置(図示せず)によ
って紫外光3を照射する。すると、レジスト1中に感光
層4が生成する(第2B図)。
って紫外光3を照射する。すると、レジスト1中に感光
層4が生成する(第2B図)。
次に、現像工程において、アルカリ液で感光層4を溶し
、レジストパターン11を形成する(第2C図)。
、レジストパターン11を形成する(第2C図)。
[発明が解決しようとする問題点]
従来のレジストパターン形成方法は以上のように構成さ
れている。しかしながら、第3A図に示すように、現像
工程において、解像の限界近くになると、解像不良を起
こすという問題点があった。
れている。しかしながら、第3A図に示すように、現像
工程において、解像の限界近くになると、解像不良を起
こすという問題点があった。
また、解像度を上げるためにUV照射光の量を増す必要
があるが、この場合、第3B図に示すような、パターン
幅細りが生じるという問題点があった。いずれの問題点
も、サブミクロン領域のレジストパターンを基板上に形
成する場合には、問題であり、得られたレジストパター
ンは実用に向かなかった。
があるが、この場合、第3B図に示すような、パターン
幅細りが生じるという問題点があった。いずれの問題点
も、サブミクロン領域のレジストパターンを基板上に形
成する場合には、問題であり、得られたレジストパター
ンは実用に向かなかった。
この発明は上記のような問題点を解決するためになされ
たもので、解像が良好であり、かつパターン幅細りのな
い、レジストパターン形成方法を提供することを目的と
する。
たもので、解像が良好であり、かつパターン幅細りのな
い、レジストパターン形成方法を提供することを目的と
する。
[問題点を解決するための手段]
この発明は、サブミクロン領域のレジストパターンを基
板上に形成する、レジストパターン形成方法に係るもの
である。そして、以下の工程を含むことを特徴とする。
板上に形成する、レジストパターン形成方法に係るもの
である。そして、以下の工程を含むことを特徴とする。
(a) 上記基板上に平坦化レジストを塗布する工程
。
。
(b) 上記平坦化レジストの上にパターニング層を
形成し、上記レジストパターンを形成すべき領域を露出
させる工程。
形成し、上記レジストパターンを形成すべき領域を露出
させる工程。
(C) 上記パターニング層をマスクにしてイオン注
入することにより、上記平坦化レジストの、上記レジス
トパターンを形成すべき領域にイオン注入層を形成する
工程。
入することにより、上記平坦化レジストの、上記レジス
トパターンを形成すべき領域にイオン注入層を形成する
工程。
(d) その後、上記パターニング層を除去し、上記
イオン注入層をマスクにして、上記平坦化レジストをエ
ツチングし、上記基板上にレジストパターンを形成する
工程。
イオン注入層をマスクにして、上記平坦化レジストをエ
ツチングし、上記基板上にレジストパターンを形成する
工程。
[作用]
平坦化レジストに形成されたイオン注入層をマスクにし
て、該平坦化レジストをエツチングするので、解像度が
良く、かつパターン細りのない、レジストパターンが形
成され得る。
て、該平坦化レジストをエツチングするので、解像度が
良く、かつパターン細りのない、レジストパターンが形
成され得る。
[実施例]
以下、この発明の一実施例を図について説明する。
第1A図、第1B図、第1C図および第1D図はこの発
明の一実施例の工程を断面図で表わしたものである。
明の一実施例の工程を断面図で表わしたものである。
半導体基板2上に平坦化レジスト1を塗布する。
そして、その上にパターニング層6を形成し、レジスト
パターンを形成すべき領域を露出させる(第1A図)。
パターンを形成すべき領域を露出させる(第1A図)。
次いで、パターニング層6をマスクにして、全面にイオ
ン注入たとえばSi+イオン7の高濃度注入を行なう。
ン注入たとえばSi+イオン7の高濃度注入を行なう。
好ましい注入量は1017個/Cm2以上である。この
イオン注入により、平坦化レジスト6の、レジストパタ
ーンを形成すべき領域にイオン注入層8が形成される(
以上第1B図)次いで、パターニング層6のみを除去す
る(第1C図)。
イオン注入により、平坦化レジスト6の、レジストパタ
ーンを形成すべき領域にイオン注入層8が形成される(
以上第1B図)次いで、パターニング層6のみを除去す
る(第1C図)。
次に、第1C図の状態で、酸素ガス9を用いる反応性イ
オンエツチングを行なうと、Si+イオン注入層8はこ
のO+イオン9と反応し、5102膜10になる。する
と、この5i02膜10がマスクとなり、該SiO□膜
10の下側のレジスト層1はエツチングされなくなる。
オンエツチングを行なうと、Si+イオン注入層8はこ
のO+イオン9と反応し、5102膜10になる。する
と、この5i02膜10がマスクとなり、該SiO□膜
10の下側のレジスト層1はエツチングされなくなる。
一方、イオン注入層8でマスクされていないところは、
0+イオン9によって分解され、第1D図に示すような
、解像度の良好なパターン11が形成される。
0+イオン9によって分解され、第1D図に示すような
、解像度の良好なパターン11が形成される。
なお、本実施例では、レジストパターン11は最初のマ
スクを反転したものとなっている。また、イオン注入層
8の幅を、パターニング時(第1A図における)に広く
とっておくことにより、マスク寸法よりも太いレジスト
パターン11を形成することができる。
スクを反転したものとなっている。また、イオン注入層
8の幅を、パターニング時(第1A図における)に広く
とっておくことにより、マスク寸法よりも太いレジスト
パターン11を形成することができる。
なお、上記実施例では注入イオンにSi+イオンを用い
た場合を例示して説明したが、この発明はこれに限られ
るものでなく、0□プラズマ反応性イオンエツチング耐
性を持つ層を形成し得るものならば、他のイオンでもよ
い。たとえば、Al。
た場合を例示して説明したが、この発明はこれに限られ
るものでなく、0□プラズマ反応性イオンエツチング耐
性を持つ層を形成し得るものならば、他のイオンでもよ
い。たとえば、Al。
1イオン等の金属イオンも好ましく用いられる。
注入イオンがA1.+イオンの場合、イオン注入層8は
AQ、zOsの層となる。
AQ、zOsの層となる。
[発明の効果]
以上説明したとおり、この発明によれば、平坦化レジス
トの、レジストパターンを形成すべき領域にイオン注入
層を形成し、該イオン注入層をマスクにして、上記平坦
化レジストをエツチングするので、解像度が良く、かつ
パターン細りのないレジストパターンが形成される。し
たがって、サブミクロン領域のレジストパターンを基板
上に形成する場合であっても、実用性あるレジストパタ
ーンが形成されるという効果を奏する。
トの、レジストパターンを形成すべき領域にイオン注入
層を形成し、該イオン注入層をマスクにして、上記平坦
化レジストをエツチングするので、解像度が良く、かつ
パターン細りのないレジストパターンが形成される。し
たがって、サブミクロン領域のレジストパターンを基板
上に形成する場合であっても、実用性あるレジストパタ
ーンが形成されるという効果を奏する。
第1A図、第1B図、第1C図、第1D図はこの発明の
一実施例の工程を断面図で示したものである。第2A図
、第2B図および第2C図は従来のレジストパターン形
成方法の工程を断面図で示したものである。第3A図と
第3B図は、従来のレジストパターン形成方法によって
、サブミクロン領域のレジストパターンを基板上に形成
したときの、生成レジストパターンの断面図である。 図において、1は平坦化レジスト、2は半導体基板、6
はパターニング層、7はSi十注入イオン、8はイオン
注入層、9はO+イオン、10は5in2膜、11はレ
ジストパターンである。 なお、各図中同一符号は同一または相当部分を示す。
一実施例の工程を断面図で示したものである。第2A図
、第2B図および第2C図は従来のレジストパターン形
成方法の工程を断面図で示したものである。第3A図と
第3B図は、従来のレジストパターン形成方法によって
、サブミクロン領域のレジストパターンを基板上に形成
したときの、生成レジストパターンの断面図である。 図において、1は平坦化レジスト、2は半導体基板、6
はパターニング層、7はSi十注入イオン、8はイオン
注入層、9はO+イオン、10は5in2膜、11はレ
ジストパターンである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- (1)サブミクロン領域のレジストパターンを基板上に
形成するレジストパターン形成方法であって、 前記基板上に平坦化レジストを塗布する工程と、前記平
坦化レジストの上にパターニング層を形成し、前記レジ
ストパターンを形成すべき領域を露出させる工程と、 前記パターニング層をマスクにしてイオン注入すること
により、前記平坦化レジストの、前記レジストパターン
を形成すべき領域にイオン注入層を形成する工程と、 その後、前記パターニング層を除去し、前記イオン注入
層をマスクにして、前記平坦化レジストをエッチングし
、前記基板上にレジストパターンを形成する工程と、 を含むレジストパターン形成方法。 - (2)前記イオン注入はSiイオン注入であり、その注
入濃度は10^1^7個/cm^2以上である特許請求
の範囲第1項記載のレジストパターン形成方法。 - (3)前記平坦化レジストのエッチングをO_2プラズ
マ反応性イオンエッチングにより行なう特許請求の範囲
第1項または第2項記載のレジストパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291347A JPH01132123A (ja) | 1987-11-17 | 1987-11-17 | レジストパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62291347A JPH01132123A (ja) | 1987-11-17 | 1987-11-17 | レジストパターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01132123A true JPH01132123A (ja) | 1989-05-24 |
Family
ID=17767747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62291347A Pending JPH01132123A (ja) | 1987-11-17 | 1987-11-17 | レジストパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01132123A (ja) |
-
1987
- 1987-11-17 JP JP62291347A patent/JPH01132123A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
US7341939B2 (en) | Method for patterning micro features by using developable bottom anti-reflection coating | |
JPH05241348A (ja) | パタン形成方法 | |
JPS61194834A (ja) | ポリシリコンのエツチング方法 | |
JP2000091318A (ja) | 半導体装置の製造方法 | |
US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
JP2639372B2 (ja) | 半導体装置の製造方法 | |
US20030003371A1 (en) | Tapered ion implantation with femtosecond laser ablation to remove printable alternating phase shift features | |
JPH0143451B2 (ja) | ||
JPH01132123A (ja) | レジストパターン形成方法 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPS6343320A (ja) | 半導体装置の製造方法 | |
JPH01189923A (ja) | 半導体装置の製造方法 | |
KR950004977B1 (ko) | 반도체 소자의 감광막 미세 패턴 형성방법 | |
KR100359787B1 (ko) | 패턴 형성 방법 | |
JPH0313949A (ja) | レジストパターンの形成方法 | |
JPS61294821A (ja) | 微細パタン形成法 | |
KR0179339B1 (ko) | 감광막패턴 형성방법 | |
KR100422958B1 (ko) | 아르곤이온주입처리를통한미세패턴형성방법 | |
KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 | |
Kenty et al. | Electron beam fabrication of high resolution masks | |
JPS60105230A (ja) | パタ−ン形成方法 | |
JPH1041309A (ja) | 半導体装置の配線形成方法 | |
JPS6054775B2 (ja) | ドライ現像方法 | |
JPH05142788A (ja) | レジストパターンの形成方法 |