JPS61153750A - 共通バス制御方式 - Google Patents
共通バス制御方式Info
- Publication number
- JPS61153750A JPS61153750A JP27685684A JP27685684A JPS61153750A JP S61153750 A JPS61153750 A JP S61153750A JP 27685684 A JP27685684 A JP 27685684A JP 27685684 A JP27685684 A JP 27685684A JP S61153750 A JPS61153750 A JP S61153750A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- common bus
- common
- brq
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、中央処理装置、共通バス、共通バス制御装置
及び共通バスにより中央制御装置と接続される複数のア
ダプタ装置を含んで構成されたデータ処理装置において
、一度共通バスの使用権を獲得した装置は他の装置から
の共通バス使用要求があるまでの間は、バスの使用権を
保持してお（ことにより、データ転送のスループット向
上を図るようにした共通バス制御方式に関する。
及び共通バスにより中央制御装置と接続される複数のア
ダプタ装置を含んで構成されたデータ処理装置において
、一度共通バスの使用権を獲得した装置は他の装置から
の共通バス使用要求があるまでの間は、バスの使用権を
保持してお（ことにより、データ転送のスループット向
上を図るようにした共通バス制御方式に関する。
〔従来の技術と発明が解決しようとする問題点〕従来の
共通バス制御方式においては、共通バスの使用が終了す
るとバスの使用権を放棄するため、共通バスを使用する
ときは毎回必ずバスの使用権を獲得する処理が必要とな
る。しかし、第１回目のバス使用と次の第２回目のバス
使用の間に、他の装置が共通バスを使用しないならば、
バス使用権を放棄する必要がなく、第２回目のバス使用
の際に、バスの使用権を獲得する処理の分だけデータ転
送のスループットが低下するという欠点がある。
共通バス制御方式においては、共通バスの使用が終了す
るとバスの使用権を放棄するため、共通バスを使用する
ときは毎回必ずバスの使用権を獲得する処理が必要とな
る。しかし、第１回目のバス使用と次の第２回目のバス
使用の間に、他の装置が共通バスを使用しないならば、
バス使用権を放棄する必要がなく、第２回目のバス使用
の際に、バスの使用権を獲得する処理の分だけデータ転
送のスループットが低下するという欠点がある。
本発明の目的は、共通バスの使用権を獲得した装置は、
共通バスの使用が終了しても、他の装置が共通バスの使
用を要求するまで使用権を保持しておくことにより、共
通バスの使用権を獲得する処理の回数を減らし、データ
転送のスループットの向上を図ることにある。
共通バスの使用が終了しても、他の装置が共通バスの使
用を要求するまで使用権を保持しておくことにより、共
通バスの使用権を獲得する処理の回数を減らし、データ
転送のスループットの向上を図ることにある。
そしてそのために本発明は、中央制御装置と、共通バス
と、共通バス制御装置と、上記共通バスにより上記中央
制御装置と接続される複数のアダプタ装置を含んで構成
されたデータ処理装置において、上記中央制御袋装置お
よびアダプタ装置は、上記共通バスの使用権を獲得制御
するバス獲得制御手段と、共通バス使用権を獲得したこ
とを記憶するバス獲得記憶手段を有し、さらに上記共通
バス制御装置は、上記中央制御装置およびアダプタ装置
へ上記装置バスの使用を許可する信号を送出する手段と
、上記中央制御装置おびアダプタ装置内のバス獲得記憶
手段をリセットする手段を有し、上記中央制御装置およ
びアダプタ装置は、上記共通バスの使用が終了した後も
自装置内のバス獲得記憶手段がリセットされるまでの間
に再び上記共通バスを使用する際には上記バス獲得制御
手段を使用せずに上記共通バスを使用可能となるように
構成したことを特徴とする。
と、共通バス制御装置と、上記共通バスにより上記中央
制御装置と接続される複数のアダプタ装置を含んで構成
されたデータ処理装置において、上記中央制御袋装置お
よびアダプタ装置は、上記共通バスの使用権を獲得制御
するバス獲得制御手段と、共通バス使用権を獲得したこ
とを記憶するバス獲得記憶手段を有し、さらに上記共通
バス制御装置は、上記中央制御装置およびアダプタ装置
へ上記装置バスの使用を許可する信号を送出する手段と
、上記中央制御装置おびアダプタ装置内のバス獲得記憶
手段をリセットする手段を有し、上記中央制御装置およ
びアダプタ装置は、上記共通バスの使用が終了した後も
自装置内のバス獲得記憶手段がリセットされるまでの間
に再び上記共通バスを使用する際には上記バス獲得制御
手段を使用せずに上記共通バスを使用可能となるように
構成したことを特徴とする。
本発明は、中央制御装置及びアダプタ装置に、共通バス
の使用権を獲得する手段、共通バスの使用権を記憶する
記憶手段、また共通バス制御装置に中央制御装置及びア
ダプタ装置からのバスの使用要求により前記記憶手段を
リセットする手段を設け、共通バスの使用権を獲得した
装置は、他の装置が共通バスの使用を要求するまで使用
権を保持しておき、連続してデータ転送を行うときに、
共通バスの使用権を獲得する処理の回数を減らし、デー
タ転送のスループットを向上させるようにしたものであ
る。
の使用権を獲得する手段、共通バスの使用権を記憶する
記憶手段、また共通バス制御装置に中央制御装置及びア
ダプタ装置からのバスの使用要求により前記記憶手段を
リセットする手段を設け、共通バスの使用権を獲得した
装置は、他の装置が共通バスの使用を要求するまで使用
権を保持しておき、連続してデータ転送を行うときに、
共通バスの使用権を獲得する処理の回数を減らし、デー
タ転送のスループットを向上させるようにしたものであ
る。
第２図は、本発明が通用されるデータ処理装置は回線制
御部、３はチャネルアダプタ（ＣＡ）、４は共通バス制
御部、５は主記憶、６は共通バス、７は回線対応部であ
る。
御部、３はチャネルアダプタ（ＣＡ）、４は共通バス制
御部、５は主記憶、６は共通バス、７は回線対応部であ
る。
第１図は、第２図図示実施例の要部詳細ブロック図であ
り、図中、第２図と同一番号のものは同一のもの、１０
はバスリクエスト（ＢＲＱ）判定回路、１１はコマンド
解析部、１２はバスビジー表示フリップフロップ（ＢＢ
ＳＹ ＦＦ） 、１３はリセット制御用フリップフロ
ップ（Ｒ３ＴＢＨＬＤ ＦＦ）、１４はバス獲得記憶
用フリップフロップ（ＢＨＬＤ ＦＦ） 、１５はバ
ス使用要求表示フリップフロップ（ＢＲＱ ＦＦ）
、１６〜１８はアンド回路、１９．２０はオア回路、２
１はバス使用要求信号（線）（ＢＲＱ） 、２２はバス
使用許可信号（線）（ＢＡＣＫ） 、２３はバス獲得記
憶用フリップフロップリセット信号（線）（Ｒ３ＴＢＭ
ＬＤ） 、２４はバス使用終了信号（線）（ＢＥＮＤ）
である。
り、図中、第２図と同一番号のものは同一のもの、１０
はバスリクエスト（ＢＲＱ）判定回路、１１はコマンド
解析部、１２はバスビジー表示フリップフロップ（ＢＢ
ＳＹ ＦＦ） 、１３はリセット制御用フリップフロ
ップ（Ｒ３ＴＢＨＬＤ ＦＦ）、１４はバス獲得記憶
用フリップフロップ（ＢＨＬＤ ＦＦ） 、１５はバ
ス使用要求表示フリップフロップ（ＢＲＱ ＦＦ）
、１６〜１８はアンド回路、１９．２０はオア回路、２
１はバス使用要求信号（線）（ＢＲＱ） 、２２はバス
使用許可信号（線）（ＢＡＣＫ） 、２３はバス獲得記
憶用フリップフロップリセット信号（線）（Ｒ３ＴＢＭ
ＬＤ） 、２４はバス使用終了信号（線）（ＢＥＮＤ）
である。
尚、第１図は、中央制御部（ＣＣＵ）１とチャネルアダ
プタ（ＣＡ）３間のＣＡ３からＣＣＵ １へのデータ転
送において使用されるハードウェア部分のみ図示したも
のであり、ＣＣＵｌからＣＡ３へのデータ転送において
使用される同様なハードウェア部分については図示を省
略している。
プタ（ＣＡ）３間のＣＡ３からＣＣＵ １へのデータ転
送において使用されるハードウェア部分のみ図示したも
のであり、ＣＣＵｌからＣＡ３へのデータ転送において
使用される同様なハードウェア部分については図示を省
略している。
第３図は、実施例における共通バスの処理シーケンスタ
イムチャート例を示すものである。
イムチャート例を示すものである。
以下に、ＣＡ３からＣＣＵｌへのデータ転送について、
実施例の動作を説明する。
実施例の動作を説明する。
まず、ＣＡ３は、ＢＲＱ ＦＦ１５をセットし、バス
使用要求信号（ＢＲＱ）２１を共通バス制御部４へ送出
する。共通バス制御部４は各装置からの白ＲＱを判定し
、バス使用許可信号（ＢＡＣＫ）２２を、選択した１つ
の装置に返すとともに、ＢＢＳＹ ＦＦ１２をセット
する。ＣＡ３は、ＢＡＣＫ２２によりＢＲＱ ＦＦ１
５をリセットし、ＢＨＬＤ ＦＦ１４をセントすると
ともに、共通バス６にコマンド（装置認識番号、データ
転送の方向等）、データをのせる。共通バス制御部４は
、コマンドを解析してＣＣＵＩヘデータを送る。ＣＣＵ
ｌはデータを受取るとＢＥＮＤ２４を返す。
使用要求信号（ＢＲＱ）２１を共通バス制御部４へ送出
する。共通バス制御部４は各装置からの白ＲＱを判定し
、バス使用許可信号（ＢＡＣＫ）２２を、選択した１つ
の装置に返すとともに、ＢＢＳＹ ＦＦ１２をセット
する。ＣＡ３は、ＢＡＣＫ２２によりＢＲＱ ＦＦ１
５をリセットし、ＢＨＬＤ ＦＦ１４をセントすると
ともに、共通バス６にコマンド（装置認識番号、データ
転送の方向等）、データをのせる。共通バス制御部４は
、コマンドを解析してＣＣＵＩヘデータを送る。ＣＣＵ
ｌはデータを受取るとＢＥＮＤ２４を返す。
共通バス制御部４はＢＥＮＤ２４によりＢＢＳＹＦＦ１
２をリセットし、ＢＲＱ受付状態になる。
２をリセットし、ＢＲＱ受付状態になる。
ＢＨＬＤ ＦＦ１４がセントされていいるときは、Ｃ
Ａ３はＢＲＱ ＦＦ１５をセットし、次のタイミング
で、コマンド、データを送出することができる。すなわ
ちＢＨＬＤ ＦＦ１４の出力がＢＡＣＫ２２の代りに
なる。
Ａ３はＢＲＱ ＦＦ１５をセットし、次のタイミング
で、コマンド、データを送出することができる。すなわ
ちＢＨＬＤ ＦＦ１４の出力がＢＡＣＫ２２の代りに
なる。
また、共通バス制御部４はＢＲＱ２１によりＲ３ＴＢＨ
ＬＤ ＦＦ１３をセットし、ＲＳＴＢＨＬＤ信号２３
を送出し、ＢＲＱ２１を発したＣＡ基以外ＣＡ内のＢＨ
ＬＤ ＦＦをリセットする。
ＬＤ ＦＦ１３をセットし、ＲＳＴＢＨＬＤ信号２３
を送出し、ＢＲＱ２１を発したＣＡ基以外ＣＡ内のＢＨ
ＬＤ ＦＦをリセットする。
ＢＲＱ２１を発したＣＡにおいては、すでにＢＨＬＤ
ＦＦ１４がセントされているとき、そのＢＨＬＤ
ＦＦ１４はリセットされない。
ＦＦ１４がセントされているとき、そのＢＨＬＤ
ＦＦ１４はリセットされない。
このように、ＢＨＬＤ ＦＦ１４がセットされている
ときは、ＢＡＣＫ２２が返ってくるのをＪつことなく、
データ転送を行えるので、データ転送のスループットが
向上する。
ときは、ＢＡＣＫ２２が返ってくるのをＪつことなく、
データ転送を行えるので、データ転送のスループットが
向上する。
本発明によれば、一度共通バス使用権を獲得した装置は
、他の装置からの共通バス使用要求があるまでの間は、
バス使用権を保持しておくことができるので、データ転
送のスループットが向上する。
、他の装置からの共通バス使用要求があるまでの間は、
バス使用権を保持しておくことができるので、データ転
送のスループットが向上する。
第１図は、本発明の１実施例の要部詳細ブロック図、第
２図は本発明の１実施例の通信制御装置の構成を示す図
、第３図は実施例におけるタイムチャート例を示す図で
ある。 第１図において、１は中央制御部、３はチャネルアダプ
タ、４は共通バス制御部、６は共通バス、１０ばＢＲＱ
判定回路、１２はバスビジー表示フリップフロップ、１
３はリセット制御用フリップフロップ、１４はバス獲得
記憶用フリップフロップ、１５はバス使用要求表示フリ
ップフロップである。
２図は本発明の１実施例の通信制御装置の構成を示す図
、第３図は実施例におけるタイムチャート例を示す図で
ある。 第１図において、１は中央制御部、３はチャネルアダプ
タ、４は共通バス制御部、６は共通バス、１０ばＢＲＱ
判定回路、１２はバスビジー表示フリップフロップ、１
３はリセット制御用フリップフロップ、１４はバス獲得
記憶用フリップフロップ、１５はバス使用要求表示フリ
ップフロップである。
Claims (1)
- 【特許請求の範囲】 中央制御装置と、共通バスと、共通バス制御装置と、上
記共通バスにより上記中央制御装置と接続される複数の
アダプタ装置を含んで構成されたデータ処理装置におい
て、上記中央制御装置およびアダプタ装置は、上記共通
バスの使用権を獲得制御するバス獲得制御手段と、共通
バス使用権を獲得したことを記憶するバス獲得記憶手段
を有し、さらに上記共通バス制御装置は、上記中央制御
装置およびアダプタ装置へ上記共通バスの使用を許可す
る信号を送出する手段と、上記中央制御装置およびアダ
プタ装置内のバス獲得記憶手段をリセットする手段を有
し、上記中 央制御装置およびアダプタ装置は、上記共通バスの使用
が終了した後も自装置内のバス獲得記憶手段がリセット
されるまでの間に再び上記共通バスを使用する際には上
記バス獲得制御手段を使用せずに上記共通バスを使用可
能なように構成したことを特徴とする共通バス制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27685684A JPS61153750A (ja) | 1984-12-27 | 1984-12-27 | 共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27685684A JPS61153750A (ja) | 1984-12-27 | 1984-12-27 | 共通バス制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61153750A true JPS61153750A (ja) | 1986-07-12 |
Family
ID=17575359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27685684A Pending JPS61153750A (ja) | 1984-12-27 | 1984-12-27 | 共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61153750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03188548A (ja) * | 1989-12-18 | 1991-08-16 | Matsushita Graphic Commun Syst Inc | 複数端末間のバス競合制御方法 |
-
1984
- 1984-12-27 JP JP27685684A patent/JPS61153750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03188548A (ja) * | 1989-12-18 | 1991-08-16 | Matsushita Graphic Commun Syst Inc | 複数端末間のバス競合制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS586177B2 (ja) | インタ−フエ−ス回路の選択システム | |
| US5404137A (en) | High speed transition signalling communication system | |
| JPS61153750A (ja) | 共通バス制御方式 | |
| US5557755A (en) | Method and system for improving bus utilization efficiency | |
| EP0130471A3 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| JPS63155249A (ja) | 装置間通信方式 | |
| JP2737179B2 (ja) | バスシステム | |
| JPH01185755A (ja) | バス獲得方式 | |
| JPS59231952A (ja) | マルチプロセツサ間通信制御方式 | |
| JPH0236016B2 (ja) | ||
| JPH09179609A (ja) | 制御装置 | |
| JPH0418652A (ja) | データ通信システム | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JP3352101B2 (ja) | シーケンスコントローラ及びインターフェース方法 | |
| JPS6266360A (ja) | 優先度制御方式 | |
| JPH06161951A (ja) | バス制御方式 | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPS6059464A (ja) | バスリクエスト制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH05181777A (ja) | 周辺装置の制御方法 | |
| JPS59205848A (ja) | 優先制御方式 | |
| JPS60219849A (ja) | パケツト処理装置 | |
| JPH06175966A (ja) | デ−タ転送方式 | |
| JPH04148264A (ja) | 情報処理装置 | |
| JPH05189337A (ja) | 制御ブロック獲得処理方式 |