JPH01128154A - Processor switching system - Google Patents

Abstract

PURPOSE:To realize the switch of working processors without increasing the hardware quantity by securing such a constitution where each processor initialized at start up reads the specific information out of a no-break memory and a specific processor works. CONSTITUTION:The designated information on a working processor is written into a processor action instruction flag 7 of a no-break memory 6. The power is supplied from a power supply circuit 3 with push of a power-on switch 4 and processors 1 and 2 are initialized by the internal mechanisms respectively. Then the contents of the flag 7 are read out and the processor 1 carries out a job of an instruction system A as long as the action of the processor 1 is designated. In this case, the processor 2 is kept idle. When a job of an instruction system B is carried out, an end command is given from a console 8 and the processing is through with the processor 1. Then the contents of the flag 7 are updated with designation of the processor 2 via the console 8 and a power switch 5 is pushed. The relevant job is carried out by the processor 2 with push of the switch 4.

Description

【発明の詳細な説明】 技術分野 本発明はプロセッサ切換え方式に関し、特に異なる命令
体系を処理する複数のプロセッサを時間的に切換えて使
用するプロセッサ切換え方式に関する。TECHNICAL FIELD The present invention relates to a processor switching system, and more particularly to a processor switching system in which a plurality of processors processing different instruction systems are switched over in time.

従来技術 従来、情報処理システムにおいては、異なる命令体系の
命令を連続して効率よく処理するために、これらの命令
体系を各々が実行する複数のプロセッサを設け、これら
複数のプロセッサを時間的に切換えて使用している。BACKGROUND ART Conventionally, in an information processing system, in order to efficiently process instructions of different instruction systems consecutively, a plurality of processors are provided, each of which executes these instruction systems, and these processors are switched over time. I am using it.

これら複数のプロセッサの時間的な切換えの方法として
は、複数のプロセッサ各々にプロセッサ切換え用のパワ
ーオンスイッチ押下による初期化と同等のハードウェア
初期化を行うハードウェア初期化機構を設け、新たなｌ
１０（入出力）命令によりそのハードウェア初期化機構
を動作させ、プロセッサの切換えを行う方法がある。As a method for temporally switching between these multiple processors, each of the multiple processors is equipped with a hardware initialization mechanism that performs hardware initialization equivalent to initialization by pressing a power-on switch for processor switching, and a new
There is a method of operating the hardware initialization mechanism using a 10 (input/output) instruction and switching the processor.

また、伯の方法として、動作中のプロセッサの処理終了
時にプロセッサ間通信により動作中のプロセッサから非
動作のプロセッサへの動作指示を行うことによりプロセ
ッサの切換えを行う方法もある。Another method is to switch the processors by instructing the inactive processor to operate from the active processor through inter-processor communication when the operating processor completes its processing.

このような従来プロセッサ切換え方式では、異なる命令
体系を各々が実行する複数のプロセッサにハードウェア
初期化機構を設けてプロセッサの切換えを行う場合には
、ハードウェア初期化用のハードウェアが必要となり、
これらプロセッサにおいてハードウェアの増大を招くと
いう欠点がある。In such a conventional processor switching method, if a hardware initialization mechanism is provided for a plurality of processors each executing a different instruction system and the processors are switched, hardware for hardware initialization is required.
These processors have a disadvantage in that they require an increase in hardware.

また、プロセッサ間通信により動作中のプロセッサから
非動作のプロセッサへの動作指示を行う場合には、プロ
セッサ間通信用のハードウェアが必要となり、これらプ
ロセッサにおいてハードウェアの増大を招くという欠点
がある。Furthermore, when an operating processor instructs a non-operating processor to operate through inter-processor communication, hardware for inter-processor communication is required, resulting in an increase in hardware for these processors.

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ハードウェアの増大を招くことなく、動
作させるプロセッサを切換えること°ができるプロセッ
サ切換え方式の提供を目的とする。Purpose of the Invention The present invention was made in order to eliminate the drawbacks of the conventional ones as described above, and an object of the present invention is to provide a processor switching method that can switch the operating processor without increasing the hardware. .

発明の構成 本発明によるプロセッサ切換え方式は、各々が異なる命
令体系を実行する複数のプロセッサからなるシステムの
プロセッサ切換え方式であって、前記複数のプロセッサ
に共通に電源を供給する電源供給手段と、外部信号に応
じて前記プロセッサを特定する特定情報を格納する無停
電メモリとを設け、前記電源供給手段からの電源供給に
よる起動時に初期化された前記複数のプロセッサ各々が
前記無停電メモリから前記特定情報を読出すことにより
、前記特定情報により特定されたプロセッサにおいて処
理動作を開始せしめるようにしたことを特徴とする。Composition of the Invention The processor switching method according to the present invention is a processor switching method for a system consisting of a plurality of processors, each of which executes a different instruction system, and includes a power supply means for commonly supplying power to the plurality of processors, and an external an uninterruptible memory that stores specific information that identifies the processor in response to a signal, and each of the plurality of processors that is initialized upon activation by power supply from the power supply means reads the specific information from the uninterruptible memory. The processor specified by the specific information starts a processing operation by reading the specific information.

実施例 次に、本発明の一実施例について図面を参照して説明す
る。Embodiment Next, an embodiment of the present invention will be described with reference to the drawings.

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例による情報処理シス
テムは、プロセッサ１，２と、電源回路３と、パワーオ
ンスイッチ４と、パワーオフスイッチ５と、無停電メモ
リ６と、操作卓８とを含んで構成されている。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, an information processing system according to an embodiment of the present invention includes processors 1 and 2, a power supply circuit 3, a power-on switch 4, a power-off switch 5, an uninterruptible memory 6, and an operation console 8. It consists of

プロセッサ１は命令体系Ａを実行し、プロセッサ２はプ
ロセッサ１とは異なる命令体系Ｂを実行する。プロセッ
サ１，２には電源回路３から電源が共通に供給されてい
る。電源回路３にはパワーオンスイッチ４とパワーオフ
スイッチ５とが接続されており、パワーオンスイッチ４
は電源回路３をオン状態とし、パワーオフスイッチ５は
電源回路３をオフ状態とする。Processor 1 executes instruction system A, and processor 2 executes instruction system B, which is different from processor 1. Power is commonly supplied to the processors 1 and 2 from a power supply circuit 3. A power on switch 4 and a power off switch 5 are connected to the power supply circuit 3.
turns the power supply circuit 3 on, and the power-off switch 5 turns the power supply circuit 3 off.

無停電メモリ６は電源回路３とは独立した電源が内臓さ
れ、内部にプロセッサ動作指示フラグ７を有しており、
このプロセッサ動作指示フラグ７の更新は操作卓８によ
り行われる。また、操作卓８によって、プロセッサ１，
２の処理動作の終了が指示される。The uninterruptible memory 6 has a built-in power supply independent of the power supply circuit 3, and has a processor operation instruction flag 7 inside.
This update of the processor operation instruction flag 7 is performed by the operation console 8. Further, the processor 1,
The end of the second processing operation is instructed.

第１図を用いて本発明の一実施例の動作について説明す
る。The operation of an embodiment of the present invention will be explained using FIG.

操作者がパワーオンスイッチ４を押下すると、電源回路
３がオン状態となってプロセッサ１．２に電源が供給さ
れる。When the operator presses the power-on switch 4, the power supply circuit 3 is turned on and power is supplied to the processor 1.2.

プロセッサ１，２は電源回路３から電源が供給されると
、夫々内部機構によりハードウェアの初期化を実行する
。プロセッサ１，２は初期化されると、無停電メモリ６
内のプロセッサ動作指示フラグ７の内容を読出し、その
内容において自装置の動作が指定されていれば処理動作
を続行し、自装置の非動作が指定されていればアイドル
状態となって外部への動作を一切停止する。When the processors 1 and 2 are supplied with power from the power supply circuit 3, their respective internal mechanisms execute hardware initialization. When the processors 1 and 2 are initialized, the uninterruptible memory 6
The contents of the processor operation instruction flag 7 in the processor are read out, and if the contents specify the operation of the own device, the processing operation continues, and if the non-operation of the own device is specified, it becomes an idle state and does not transmit data to the outside. Stop all operations.

すなわち、操作者はプロセッサ１，２のうち一方の動作
の指定を操作卓８からプロセッサ動作指示フラグ７に書
込んでおくことによって、プロセッサ１．２のうちの一
方にジョブを実行させることができる。That is, the operator can cause one of the processors 1 and 2 to execute a job by writing the designation of the operation of one of the processors 1 and 2 into the processor operation instruction flag 7 from the operation console 8. .

たとえば、操作者が命令体系Ａのジョブの次に命令体系
Ｂのジョブを連続して実行させる場合には、まずプロセ
ッサ動作指示フラグ７にプロセッサ１の動作の指定を操
作卓８から書込む。For example, when an operator wants to execute a job of instruction system B consecutively after a job of instruction system A, he first writes a designation of the operation of the processor 1 to the processor operation instruction flag 7 from the console 8.

ここで操作者がパワーオンスイッチ４を押下すると、電
源回路３がオン状態となってプロセッサ１．２に電源が
供給され、プロセッサ１．２が夫々起動されて初期化さ
れる。When the operator presses the power-on switch 4, the power supply circuit 3 is turned on, power is supplied to the processors 1.2, and the processors 1.2 are activated and initialized.

プロセッサ１，２は初期化されると、無停電メモリ６内
のプロセッサ動作指示フラグ７の内容を読出す。このプ
ロセッサ動作指示フラグ７の内容においてプロセッサ１
の動作が指定されているので、プロセッサ１で命令体系
Ａのジョブが実行される。このとき、プロセッサ２はア
イドル状態となる。When the processors 1 and 2 are initialized, they read the contents of the processor operation instruction flag 7 in the uninterruptible memory 6. In the contents of this processor operation instruction flag 7, processor 1
Since this operation is specified, processor 1 executes the job of instruction system A. At this time, the processor 2 is in an idle state.

次に、命令体系Ｂのジョブを行う場合には、操作者が操
作卓８から終了コマンドを投入し、今動作中のプロセッ
サ１上の処理を終了させる。操作者はプロセッサ１での
命令体系Ａのジョブを終了させると、操作卓８からプロ
セッサ動作指示フラグ７の内容をプロセッサ２の動作の
指定に更新し、パワーオフスイッチ５を押下して電源回
路３をオフ状態とする。これにより、電源回路３からプ
ロセッサ１，２への電源の供給が停止され、プロセッサ
１．２が停止する。Next, when executing the job of instruction system B, the operator inputs an end command from the console 8 to end the processing on the processor 1 currently in operation. When the operator finishes the job of instruction system A on the processor 1, the operator updates the contents of the processor operation instruction flag 7 from the operation console 8 to designate the operation of the processor 2, and presses the power off switch 5 to turn off the power supply circuit 3. is in the off state. As a result, the supply of power from the power supply circuit 3 to the processors 1 and 2 is stopped, and the processors 1 and 2 are stopped.

ここで、操作者は上述の動作と同様にしてパワーオンス
イッチ４を押下すると、プロセッサ動作指示フラグ７の
内容においてプロセッサ２の動作が指定されているので
、プロセッサ２で命令体系Ｂのジョブが実行される。こ
のとき、プロセッサ１はアイドル状態となる。Here, when the operator presses the power-on switch 4 in the same way as the above operation, the processor 2 executes the job of instruction system B because the processor operation instruction flag 7 specifies the operation of the processor 2. be done. At this time, processor 1 is in an idle state.

このように、無停電メモリ６のプロセッサ動作指示フラ
グ７に動作させるプロセッサ１，２を指定し、電源回路
３からの電源の供給により初期化されたプロセッサ１，
２によってプロセッサ動作指示フラグ７の内容を読出さ
せ、プロセッサ１゜２をその内容に応じて動作させるよ
うにすることによって、新たなハードウェア初期化機構
や、あるいはプロセッサ間通信機構のような大きなハー
ドウェアを必要とすることなく、動作させるプロセッサ
１，２の切換えを行うことができる。In this way, the processors 1 and 2 to be operated are specified in the processor operation instruction flag 7 of the uninterruptible memory 6, and the processors 1 and 2 are initialized by supplying power from the power supply circuit 3.
2 reads the contents of the processor operation instruction flag 7 and causes the processors 1 and 2 to operate according to the contents. The operating processors 1 and 2 can be switched without requiring any software.

発明の詳細 な説明したように本発明によれば、異なる命令体系を実
行する複数のプロセッサに共通に供給された電源による
起動時に初期化された複数のプロセッサ各々が、無停電
メモリに格納され、かつ外部信号に応じてプロセッサを
特定する特定情報を読出すことにより、この特定情報に
より特定されたプロセッサにおいて処理動作を開始させ
るようにすることによって、ハードウェアの増大を招く
ことなく、動作させるプロセッサを切換えることができ
るという効果がある。DETAILED DESCRIPTION OF THE INVENTION According to the present invention, each of a plurality of processors that is initialized at startup by a power supply commonly supplied to a plurality of processors executing different instruction systems is stored in an uninterruptible memory, A processor that operates without increasing hardware by reading out specific information that specifies a processor in response to an external signal and causing a processor specified by this specific information to start a processing operation. This has the effect of being able to switch.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 １．２・・・・・・プロセッサ ３・・・・・・電源回路 ６・・・・・・無停電メモリFIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. Explanation of symbols of main parts 1.2... Processor 3... Power supply circuit 6... Uninterruptible memory

Claims (1)

【特許請求の範囲】[Claims] 各々が異なる命令体系を実行する複数のプロセッサから
なるシステムのプロセッサ切換え方式であって、前記複
数のプロセッサに共通に電源を供給する電源供給手段と
、外部信号に応じて前記プロセッサを特定する特定情報
を格納する無停電メモリとを設け、前記電源供給手段か
らの電源供給による起動時に初期化された前記複数のプ
ロセッサ各々が前記無停電メモリから前記特定情報を読
出すことにより、前記特定情報により特定されたプロセ
ッサにおいて処理動作を開始せしめるようにしたことを
特徴とするプロセッサ切換え方式。A processor switching method for a system consisting of a plurality of processors each executing a different instruction system, the system comprising a power supply means for commonly supplying power to the plurality of processors, and specific information for identifying the processor according to an external signal. and an uninterruptible memory for storing the information, and each of the plurality of processors initialized upon startup by power supply from the power supply means reads the specific information from the uninterruptible memory, and thereby the processor is specified by the specific information. 1. A processor switching method characterized in that a processor that has been switched starts a processing operation.