JPH01124771A - Vector signal generating circuit - Google Patents

Abstract

PURPOSE:To output and display a restored waveform similar to an original waveform in a short time by clamping the integrated value of the difference between current data and last data to the current data at a changing point between data. CONSTITUTION:The storage contents of an address indicated with an address bus signal 51 from a control circuit 22 are inputted from a data memory 13 to an FF 14 and a latch 158 and held data 43 is inputted to a latch 15A in synchronism with a latch signal 52. Then data from the latches 15A and 15B are inputted to an analog subtracter 17a through D/A converters 16A and 16B and the integrated value of the difference signal 46a is obtained by an integrator 18. The current data, on the other hand, is applied to an analog switch 21 through a buffer 20 and the integral signal 47 is clamped to the output value of a D/A converter 16B to obtain the output waveform from an output terminal 49 through a buffer 19.

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はベクトル信号発生回路に関し、具体的には、デ
ジタル・メモリスコープの波形表示回路に関する。ざら
に具体的には、アナログ波形をデジタル化し、記憶して
、再びアナログ信号にもどして被観測信号を表示する場
合の、サンプリング点間をベクトルで補間する回路に関
し、被観測信号波形により近似した波形を再現するため
の新規な回路を提供するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a vector signal generation circuit, and specifically to a waveform display circuit for a digital memory scope. More specifically, when an analog waveform is digitized, stored, and returned to an analog signal to display the observed signal, a circuit that interpolates between sampling points with a vector is used to approximate the observed signal waveform. This provides a new circuit for reproducing waveforms.

［従来の技術］ デジタル・メモリスコープは、サンプリングした被観測
信号のアナログ波形データをデジタル化して半導体メモ
リなどに記憶させ、必要に応じて記憶した波形データを
読み出し、これをアナログ化して出力し、表示できるよ
うにしたオシロスコープで必り、その波形データ処理回
路の基本的な構成は、第３図に示すようになっている。[Prior Art] A digital memory scope digitizes analog waveform data of a sampled signal to be observed, stores it in a semiconductor memory, etc., reads out the stored waveform data as necessary, converts it into analog, and outputs it. The basic configuration of the waveform data processing circuit of any oscilloscope capable of displaying data is shown in FIG.

１１は被観測信号３１をサンプリングしてサンプルド信
号３２を得るためのサンプリング回路、１２はサンプル
ド信号３２の振幅をデジタル波形データ４１に変換する
ためのＡ／Ｄ変換器、１３はデジタル波形データ４１を
記憶するためのデータ・メモリ、１６はデータ・メモリ
１３より読み出されたデジタル波形データ４２をアナロ
グ波形４５に変換するためのＤ／Ａ変換器である。11 is a sampling circuit for sampling the observed signal 31 to obtain a sampled signal 32; 12 is an A/D converter for converting the amplitude of the sampled signal 32 into digital waveform data 41; and 13 is digital waveform data. 41 is a data memory for storing data, and 16 is a D/A converter for converting digital waveform data 42 read from the data memory 13 into an analog waveform 45.

このように構成された回路の動作によって、データ・メ
モリ１３より読み出されたデジタル波形データ４２をア
ナログ化し、そのアナログ波形４５を図示されてはいな
いブラウン管の垂直軸偏向板に印加し、水平軸偏向板に
掃引信号を印加してブラウン管面に被観測波形を再現し
ている。By the operation of the circuit configured in this manner, the digital waveform data 42 read out from the data memory 13 is converted into an analog signal, and the analog waveform 45 is applied to the vertical axis deflection plate of a cathode ray tube (not shown), and the horizontal axis A sweep signal is applied to the deflection plate to reproduce the observed waveform on the cathode ray tube surface.

第４Ａ図および第４Ｂ図には、ブラウン管面に表示され
る被観測波形の例を示している。第４Ａ図の・（ａ）は
、掃引信号として、のこぎり波を用いて、アナログ波形
４５を表示した場合を示しており、点線部は極めて速や
かに移動する部分を示している。第４Ａ図の（ｂ）は掃
引信号として、のこぎり波のかわりに階段波を用いた場
合の表示波形の例を示し、点線で示した部分は、極めて
速やかに移動が行われるために実際にブラウン管面に表
示される波形は、その立ち上がりや立ち下がりの部分の
輝度は不十分であり、黒点で示した部分は十分な輝度を
示している。したがって、表示画面上の波形を肉眼で観
測すると、第４Ａ図（ａ）に示した波形は（Ｃ）に示す
ように、（ｂ）に示した波形は（ｄ）−に示すように散
点状のものとして見える。FIGS. 4A and 4B show examples of observed waveforms displayed on the cathode ray tube surface. 4A shows a case in which an analog waveform 45 is displayed using a sawtooth wave as a sweep signal, and the dotted line portion indicates a portion that moves extremely quickly. Figure 4A (b) shows an example of a displayed waveform when a staircase wave is used instead of a sawtooth wave as a sweep signal. The rising and falling portions of the waveform displayed on the screen have insufficient brightness, while the portions indicated by black dots have sufficient brightness. Therefore, when observing the waveforms on the display screen with the naked eye, the waveform shown in Fig. 4A (a) becomes as shown in (C), and the waveform shown in (b) as shown in (d) -. It looks like something like this.

ざらに、被観測信号３１のサンプリング間隔をより短く
すれば、それだけ被観測信号３１のもとの波形に忠−実
な復元波形を１ｑられるのであるが、サンプリング速度
やデータ・メモリの容量などの制限を受ける。Roughly speaking, the shorter the sampling interval of the observed signal 31, the more faithfully the reconstructed waveform to the original waveform of the observed signal 31 can be obtained. subject to restrictions.

たとえば、周波数の高い入力波形データのサンプリング
間隔を、その周波数の１／２近くにとってサンプルし、
その取り込まれたデータをＡ／Ｄ変換し、ざらにＤ／Ａ
変換して出力すると、第４Ｂ図（ａ）の黒点で示すよう
な波形データが表示され、これを観測するとき同図の破
線が示す、被観測信号３１の波形とは異なった（ｂ）に
示すような波形として誤って認識される可能性がある。For example, if the sampling interval of high-frequency input waveform data is set close to 1/2 of that frequency,
The captured data is A/D converted and roughly D/A
When converted and output, waveform data as shown by the black dots in Figure 4B (a) is displayed, and when observed, the waveform data (b), which is different from the waveform of the observed signal 31 shown by the broken line in the same figure, is displayed. It may be mistakenly recognized as a waveform like the one shown.

そこで、表示波形の欠除する部分を直線補間するための
補間回“路を設けることにより、連続的な復元波形を得
る種々の方法が従来より行われている。Therefore, various methods have been used to obtain a continuous restored waveform by providing an interpolation circuit for linearly interpolating the missing portion of the displayed waveform.

第５図の（ａ）には°、そのような補間回路の従来例の
構成を示し、その（ｂ）には出力波形を示しており、Ｄ
／Ａ変換器１６の出力に抵抗６１とコンデンサ６２とか
らなる積分回路を付加したものでおる。ここではＤ／Ａ
変換器１６からの出力を抵抗６１とコンデンサ６２とに
より積分して波形の立ち上がりを自然対数的に鈍化させ
ている。FIG. 5(a) shows the configuration of a conventional example of such an interpolation circuit, and FIG. 5(b) shows the output waveform.
An integrating circuit consisting of a resistor 61 and a capacitor 62 is added to the output of the /A converter 16. Here D/A
The output from the converter 16 is integrated by a resistor 61 and a capacitor 62 to slow the rise of the waveform in a natural logarithmic manner.

第６Ａ図は補間回路の他の従来例を示しており、１３は
デジタル波形データ４１を記憶するためのデータ・メモ
リ、１４はデータ・メモリ１３より読み出されたデジタ
ル波形データ４２を一時保持するためのＤフリップ・フ
ロップ、１５ＡはＤフリップ・フロップ１４からの保持
データ４３を一時記憶するためのラッチ、１５Ｂはデー
タ・メモリ１３より読み出されたデジタル波形データ４
２を一時記憶するためのラッチ、１６Ａ、１６Ｂは各ラ
ッチ１５Ａ、１５Ｂからの記憶データ４４Ａ。FIG. 6A shows another conventional example of an interpolation circuit, in which 13 is a data memory for storing digital waveform data 41, and 14 is a data memory for temporarily holding digital waveform data 42 read out from the data memory 13. 15A is a latch for temporarily storing the held data 43 from the D flip-flop 14, and 15B is a latch for temporarily storing the digital waveform data 4 read from the data memory 13.
2 and 16A, 16B are storage data 44A from each latch 15A, 15B.

４４Ｂをそれぞれアナログ波形４５Ａ、４５Ｂに変換す
るためのＤ／Ａ変換器、１７ａは各変換器１６Ａ、１６
Ｂから出力された、それぞれのアナログ波形４５Ａ、４
５Ｂの差信号４６８を得るためのアナログ減算器、１８
はアナログ減算器１７ａにより得られた差信号４６ａを
積分して傾斜信号４８を得るための積分器、２２は制御
回路であり、データ・メモリ１３にアドレス・バス信号
５１を、Ｄフリップ・フロップ（Ｄ−ＦＦ）１４および
各ラッチ１５Ａ、１５Ｂのそれぞれに印加するためのラ
ッチ信号５２を発生するとともに、リセット回路２６に
印加するリセット信号５６を発生する。２６は積分器１
８により得られた積分値を基準レベルに戻すためのリセ
ット回路、２７はＤ／Ａ変換器１６Ｂからのアナログ波
形４５Ｂと積分器１８からの傾斜信号４８とを加算する
ための加算器である。44B into analog waveforms 45A and 45B, respectively;
Each analog waveform 45A, 4 output from B
Analog subtractor to obtain a 5B difference signal 468, 18
22 is an integrator for integrating the difference signal 46a obtained by the analog subtracter 17a to obtain the slope signal 48, and 22 is a control circuit that supplies the address bus signal 51 to the data memory 13 through a D flip-flop ( It generates a latch signal 52 to be applied to each of D-FF) 14 and each latch 15A, 15B, and also generates a reset signal 56 to be applied to a reset circuit 26. 26 is integrator 1
8 is a reset circuit for returning the integral value obtained by 8 to the reference level, and 27 is an adder for adding the analog waveform 45B from the D/A converter 16B and the slope signal 48 from the integrator 18.

回路の動作を説明すると、制御回路２２からのアドレス
・バス信号５１により指示されたアドレスの記憶内容が
データ・メモリ１３からデジタル波形データ４２として
読み出されて、Ｄフリップ・フロップ１４とラッチ１５
Ｂに入力される。そして、つぎのアドレス・バス信号５
１の指示によりデータ・メモリ１３から読み出されたつ
ぎのデータがＤフリップ・フロップ１４とラッチ１５Ｂ
に入力される。アドレス・バス信号５１と同じタイミン
グのラッチ信号５２に同期してＤフリップ・フロップ１
４より保持データ４３が出力され、ラッチ１５Ａに入力
される。すなわち、ラッチ１５Ａには１つ前のデータが
、他のラッチ１５Ｂには現在のデータが、それぞれ一時
記憶され出力されて、各Ｄ／Ａ変換器１６Ａ、１６Ｂに
入力されて、アナログ変換された後、アナログ減算器１
７ａにより各アナログ波形４５Ａ、４５Ｂの差を求め、
その差信号４６ａの積分値を積分器１８によって得る。To explain the operation of the circuit, the storage contents of the address specified by the address bus signal 51 from the control circuit 22 are read out from the data memory 13 as digital waveform data 42, and the D flip-flop 14 and latch 15 are read out from the data memory 13.
It is input to B. Then, the next address bus signal 5
The next data read from the data memory 13 according to the instruction 1 is sent to the D flip-flop 14 and the latch 15B.
is input. The D flip-flop 1 is synchronized with the latch signal 52 having the same timing as the address bus signal 51.
4 outputs the held data 43 and inputs it to the latch 15A. That is, the previous data is temporarily stored in the latch 15A, and the current data is stored in the other latch 15B.The data is then input to each D/A converter 16A, 16B and converted into analog data. After, analog subtracter 1
7a, find the difference between each analog waveform 45A and 45B,
The integral value of the difference signal 46a is obtained by the integrator 18.

ここで、積分器１８は第６Ｂ図（ａ）に示すように演算
増幅器７１、抵抗７２およびコンデンサ７３により構成
されている。Here, the integrator 18 is composed of an operational amplifier 71, a resistor 72, and a capacitor 73, as shown in FIG. 6B(a).

第６Ｂ図（ｂ）における実線が示す現在のデータから得
たアナログ波形４５Ｂと、破線が示す１つ前のデータか
ら１ｑだアナログ波形４５Ａとの差信号４６ａ（第６Ｂ
図（Ｃ））を積分し、この積分出力である傾斜信号４８
とアナログ波形４５８とを加算器２７で加算すると、第
６Ｂ図（ｄ＞の破線が示すＤ／Ａ変換器１６Ｂの出力に
対し、実線が示すような直線で補間されたデータ波形を
出力端子４９に得ることができるようになっている。The difference signal 46a (6th B) between the analog waveform 45B obtained from the current data indicated by the solid line in FIG.
Figure (C)) is integrated, and the slope signal 48 which is the integrated output is
and the analog waveform 458 are added by the adder 27, and the data waveform interpolated by a straight line as shown by the solid line is output to the output terminal 49 with respect to the output of the D/A converter 16B shown by the broken line in FIG. It is now possible to get to.

しかしながら、用いられるＤ／Ａ変換器１６Ａ。However, the D/A converter 16A used.

Ｂや積分器１８が理想的なものであれば、第６Ｂ図（ａ
）に示した演算増幅器７１、抵抗７２およびコンデンサ
７３により構成される積分回路によって、完全な直線補
間を実現することも可能であるが、現実には、Ｄ／Ａ変
換器１６Ａ、１６Ｂには誤差があり、入力データに対し
てその出力は完全に直線的ではない。そのために、積分
器１８で積分すると、その誤差が累積されるために、被
観測信号のもとの波形情報が失われてしまい、また積分
器もそこに存在する様々な漏洩電流によって誤差を生じ
それが累積されるので安定性の点で問題が残る。If B and the integrator 18 are ideal, Fig. 6B (a
) It is also possible to realize perfect linear interpolation using the integrating circuit composed of the operational amplifier 71, the resistor 72, and the capacitor 73, but in reality, the D/A converters 16A and 16B have errors. The output is not completely linear with respect to the input data. Therefore, when the integrator 18 integrates, the errors are accumulated, so the original waveform information of the observed signal is lost, and the integrator also causes errors due to various leakage currents present therein. Since it is cumulative, problems remain in terms of stability.

そこで、この従来例では、各データ毎に累積される誤差
を回避するための手段として、現在のデ−タと１つ前の
データとの差の積分値を積分器１８で求めたあと、つぎ
のデータに切り替わる直前に、制御回路２２からのリセ
ット信号５６をリセット回路２６が受けると、積分器１
８の出力である傾斜信号を基準レベルに急速に戻してか
ら、新たにつぎの差信＠４６ａを積分器１８により積分
して傾斜信号４８を得る操作を繰り返すという方法を用
いている。Therefore, in this conventional example, as a means to avoid the error accumulated for each data, after calculating the integral value of the difference between the current data and the previous data using the integrator 18, When the reset circuit 26 receives the reset signal 56 from the control circuit 22 immediately before switching to the data of the integrator 1
8 is rapidly returned to the reference level, and then the next difference signal @46a is newly integrated by the integrator 18 to obtain the slope signal 48. This operation is repeated.

これによれば、第６Ｃ図（ａ）に示すように、波形が各
データの変わり目において基準レベルに短時間クランプ
され、それぞれのデータ値に対応した傾斜と高さが異な
るノコギリ波状の波形が得られ、これにＤ／Ａ変換器１
６Ｂより出力される現在のアナログ波形４５Ｂを加算す
ることによって、第６Ｃ図（ｂ）における実線が示すよ
うな最終的な波形が出力端子４９に出力される。According to this, as shown in FIG. 6C (a), the waveform is clamped to the reference level for a short time at the change of each data, and a sawtooth waveform with different slopes and heights corresponding to each data value is obtained. D/A converter 1
By adding the current analog waveform 45B outputted from 6B, a final waveform as shown by the solid line in FIG. 6C(b) is outputted to the output terminal 49.

［発明が解決しようとする問題点］ 第５図の（ａ）に示した従来例の抵抗とコンデンサを用
いてＤ／Ａ変換器１６からの出力を積分する方法は、回
路構成としては極めて簡単であり安価な手段である。[Problems to be Solved by the Invention] The conventional method shown in FIG. 5(a) for integrating the output from the D/A converter 16 using a resistor and a capacitor is extremely simple in circuit configuration. This is an inexpensive method.

しかし、コンデンサ６２の両端に得られる波形は、第５
図（ｂ）に示すようにエキスボネンシャルに変化するた
め、データ間を完全に直線補間することにはならず、ま
た、表示波形に輝度むらが生ずるという問題点があった
。However, the waveform obtained across the capacitor 62 is
As shown in Figure (b), since the data changes exponentially, it is not possible to completely linearly interpolate between data, and there is also a problem in that brightness unevenness occurs in the displayed waveform.

第６Ａ図に示した従来例では、おのおののデータの変わ
り目の直前で、その都度現在のデータであるＤ／Ａ変換
器１６Ｂからの出力に、現在のデータと１つ前のデータ
との差の積分値が加算されるので、Ｄ／Ａ変換に伴う誤
差が各データ毎に順次累積されることはない。In the conventional example shown in FIG. 6A, immediately before each data change, the difference between the current data and the previous data is added to the output from the D/A converter 16B, which is the current data. Since the integral values are added, errors associated with D/A conversion are not accumulated sequentially for each data.

しかし、積分器をリセットしてその出力を基準レベルに
急速に戻すためには、大きな電流容量を有する高速のス
イッチを必要とするとともに、もっとも大きな出力レベ
ルから基準レベルに戻すための最低限の時間が必要とな
るり、そのために高速で波形処理をすることが困難であ
るという問題点があった。However, resetting the integrator and quickly returning its output to the reference level requires a fast switch with large current capacity and a minimum amount of time to return from the highest output level to the reference level. This poses a problem in that it is difficult to process waveforms at high speed.

［問題点を解決するための手段］ 本発明はこのような問題点を解決するためになされたも
のであり、現在のデータと１つ前のデータの差の積分値
を、データとデータとの変わり目においてＤ／Ａ変換器
から出力される現在のデータにクランプするためのクラ
ンプ手段を設けて観測波形を表示するようにした。[Means for Solving the Problems] The present invention was made to solve these problems, and it calculates the integral value of the difference between the current data and the previous data by calculating the integral value of the difference between the current data and the previous data. A clamping means for clamping to the current data output from the D/A converter at the change point is provided to display the observed waveform.

［作用］ このようなりランプ手段を設けたことにより、現在のデ
ータと１つ前のデータとの差を積分して得られた傾斜信
号を順次現在のデータのレベルにシフトすることによっ
て求める波形データを得ることができるので、極めて短
時間でしかも入力側のもとの波形に近似した復元波形を
出力表示することができるようになった。[Operation] By providing such a ramp means, waveform data can be obtained by sequentially shifting the slope signal obtained by integrating the difference between the current data and the previous data to the level of the current data. As a result, it is now possible to output and display a restored waveform that approximates the original waveform on the input side in an extremely short time.

［実施例］ 本発明の一実施例の回路構成を第１Ａ図に示し説明する
。ここで第６Ａ図に対応する構成要素については同じ記
号を用いた。[Embodiment] A circuit configuration of an embodiment of the present invention is shown in FIG. 1A and will be described. Here, the same symbols are used for components corresponding to FIG. 6A.

１３はデジタル波形データ４１を記憶するためのデータ
・メモリ、１４はデータ・メモリ１３より読み出された
デジタル波形データ４２を一時保持するためのＤフリッ
プ会フロップ、１５ＡはＤフリップ・フロップ１４から
の保持データ４３を一時記憶するためのラッチ、１５Ｂ
はデータ・メモリ１３より読み出されたデジタル波形デ
ータ４２を一時記憶するためのラッチ、１６Ａ、１６Ｂ
は各ラッチ１５Ａ、１５Ｂからの記憶データ４４Ａ、４
４Ｂをそれぞれアナログ波形４５Ａ、４５Ｂに変換する
ためのＤ／Ａ変換器、１７ａは各Ｄ／Ａ変換器１６Ａ、
１６Ｂから出力された、それぞれのアナログ波形４５Ａ
、４５Ｂの差信＠４６ａを得るためのアナログ減算器、
１８ａはアナログ減譚器１７ａにより得られた差信号４
６ａを積分してベクトル信号である積分器＠４７を得る
ための積分器、１９は積分信号４７を出力端子４９に出
力するためのバッフ？、２０はＤ／Ａ変換５１６Ｂの出
力であるアナログ波形４５Ｂをアナログスイッチ２１に
印加するためのバッファ、２１は積分器１８ａの出力を
バッフ？２０の出力の値にクランプするためのアナログ
・スイッチであり、バッファ２０とアナログ・スイッチ
２１によりクランプ回路を形成している。13 is a data memory for storing the digital waveform data 41; 14 is a D flip-flop for temporarily holding the digital waveform data 42 read out from the data memory 13; 15A is a D-flip flop for storing the digital waveform data 42 read from the data memory 13; Latch for temporarily storing retained data 43, 15B
are latches 16A and 16B for temporarily storing digital waveform data 42 read out from the data memory 13;
are the stored data 44A, 4 from each latch 15A, 15B.
4B into analog waveforms 45A and 45B, respectively; 17a is each D/A converter 16A;
Each analog waveform 45A output from 16B
, an analog subtracter to obtain the difference @46a of 45B,
18a is the difference signal 4 obtained by the analog reducer 17a.
6a is an integrator to obtain an integrator @47 which is a vector signal, and 19 is a buffer for outputting the integrated signal 47 to the output terminal 49. , 20 is a buffer for applying the analog waveform 45B, which is the output of the D/A converter 516B, to the analog switch 21, and 21 is a buffer for applying the output of the integrator 18a. The buffer 20 and the analog switch 21 form a clamp circuit.

２２は制御回路であり、データ・メモリ１３にアドレス
・バス信号５１を、Ｄフリップ・フロップ（Ｄ−ＦＦ）
１４および各ラッチ１５Ａ、１５Ｂのそれぞれに印加す
るためのラッチ信＠５２を発生するとともに、アナログ
・スイッチ２１をオンにして積分信号４７をバッフ？２
０を介してＤ／Ａ変換器１６Ｂの出力の値にクランプす
るためのクランプ信号５７を発生する。22 is a control circuit which sends an address bus signal 51 to the data memory 13 and a D flip-flop (D-FF).
14 and each latch 15A, 15B, and at the same time, the analog switch 21 is turned on to buffer the integral signal 47? 2
A clamp signal 57 for clamping to the value of the output of the D/A converter 16B via 0 is generated.

ここで、第６Ａ図に示した従来例と異なる点は、アナロ
グ変換された現在のデータを現わす信号をバッファ２０
を介してアナログ・スイッチ２１に印加し、アナログ・
スイッチ２１を動作せしめて、Ｄ／Ａ変換器１６Ｂの出
力の値に積分器１８ａからの出力である積分信号４７を
クランプし、それをバッファ１７を介して出力端子４９
に、たとえば第６Ｂ図の（ｄ）に示すような波形として
得ることができることである。Here, the difference from the conventional example shown in FIG. 6A is that the signal representing the analog-converted current data is sent to the buffer 20.
is applied to the analog switch 21 via the analog
The switch 21 is operated to clamp the integral signal 47, which is the output from the integrator 18a, to the value of the output of the D/A converter 16B, and output it via the buffer 17 to the output terminal 49.
For example, it can be obtained as a waveform as shown in FIG. 6B (d).

第１Ｂ図はアナログ・スイッチ２１の具体的な回路構成
の一例を示しており、Ｎチャネル形の電界効果トランジ
スタ２３．抵抗２４およびダイオード２５からなってお
り、ダイオード２５を介して電界効果トランジスタ２３
のゲートに正のパルスを印加して電界効果トランジスタ
２３をオンにしている。FIG. 1B shows an example of a specific circuit configuration of the analog switch 21, in which N-channel field effect transistors 23. It consists of a resistor 24 and a diode 25, and is connected to a field effect transistor 23 via the diode 25.
A positive pulse is applied to the gate of the field effect transistor 23 to turn it on.

本発明の他の実施例を第２図に示し説明する。Another embodiment of the present invention is shown in FIG. 2 and will be described.

第１Ａ図における構成要素に対応するものについては同
じ記号を付した。Components corresponding to those in FIG. 1A are given the same symbols.

本実施例の回路構成と第１Ａ図に示した実施例の回路構
成とは、次の点で異なっている。The circuit configuration of this embodiment differs from the circuit configuration of the embodiment shown in FIG. 1A in the following points.

第１Ａ図においてはアナログ減算器１７ａを用いたのに
対し、第２図においては、ラッチ１５Ａ。In FIG. 1A, an analog subtracter 17a is used, whereas in FIG. 2, a latch 15A is used.

１５Ｂの出力をデジタル減算器１７ｄにより減算して差
データを得て、それをＤ／△変換している点である。す
なわら、各ラッチ１５Ａ、１５Ｂから読み出された記憶
データ４４Ａ、４４Ｂを、まずデジタル減算・器１７ｄ
に入力して、その差データ４６ｄを求めた侵、これをＤ
／Ａ変換器１６Ａによりアナログ変換している。その他
の構成要素およびその動作は第１Ａ図に示した実施例と
同じである。15B is subtracted by a digital subtracter 17d to obtain difference data, which is then subjected to D/Δ conversion. That is, the stored data 44A, 44B read from each latch 15A, 15B is first processed by the digital subtractor 17d.
, and calculated the difference data 46d.
/A converter 16A performs analog conversion. The other components and their operations are the same as the embodiment shown in FIG. 1A.

［発明の効果］ 以上説明したように、本願発明によるならば、現在のデ
ータと１つ前のデータ間の差データの積分値を現在のデ
ータにクランプすることにより、データ間を直線性よく
ベクトルで補間す、ることが可能となるので、入力波形
に近似した極めて自然な復元波形が短時間で得られ、し
かも各データ毎に差データの積分値を現在のデータにク
ランプするので、積分器による誤差が蓄積されることも
なく、本発明の効果は極めて大きい。[Effect of the Invention] As explained above, according to the present invention, by clamping the integral value of the difference data between the current data and the previous data to the current data, a vector can be created with good linearity between the data. Since it is possible to interpolate with Therefore, the effects of the present invention are extremely large.

【図面の簡単な説明】[Brief explanation of the drawing]

第１Ａ図は本発明の一実施例の回路構成図、第１Ｂ図は
第１Ａ図の要部の一実施例の回路図、第２図は本発明の
他の実施例を示す回路構成図、第３図は従来例を示す回
路構成図、 第４Ａ図および第４Ｂ図は第３図の回路によって得られ
る出力波形の様子を説明するための表示図、 第５図は仙の従来例の回路構成図およびその出力波形図
、 第６Ａ図はざらに他の従来例の回路構成図、第６Ｂ図は
第６Ａ図に示した積分器の回路図および第６Ａ図の動作
を説明するための波形図、第６Ｃ図は第６Ｂ図における
積分器の応答波形および第６Ａ図の回路によって１ｑら
れる出力波形の様子を説明するための表示図である。 １１・・・サンプリング回路 １２・・・Ａ／’Ｄ変換器　　１３・・・データ・メモ
リ１４・・・Ｄフリップ・フロップ １５Ａ、１５Ｂ・・・ラッチ １６．１６Ａ、１６Ｂ・・・Ｄ／Ａ変換器１７ａ・・・
アナログ減算器 １７ｄ・・・デジタル減算器 １８．１８８・・・積分器 １９．２０・・・バッファ ２１・・・アナログ・スイッチ ２２・・・制御回路 ２３・・・Ｎチャネル形電界効果トランジスタ２４・・
・抵抗　　　　　　２５・・・ダイオード２６・・・リ
セット回路　　２７・・・加算器３１・・・被観測信号
　　　３２・・・サンプルド信号４１．４２・・・デジ
タル波形データ ４３・・・保持データ ４４Ａ、４４Ｂ・・・記憶データ ４５．４５Ａ、４５Ｂ・・・アナログ波形４６ａ・・・
差信＠　　　　４６ｄ・・・差データ４７・・・積分信
号　　　　４８・・・傾斜信号４９・・・出力端子 ５１・・・アドレス・バス信号 ５２・・・ラッチ信号 ５６・・・リセット信号　　５７・・・クランプ信号６
１・・・抵抗　　　　　　６２・・・コンデンサ７１・
・・演算増幅器　　　７２・・・抵抗７３・・・コンデ
ンサ。FIG. 1A is a circuit configuration diagram of an embodiment of the present invention, FIG. 1B is a circuit diagram of an embodiment of the main part of FIG. 1A, and FIG. 2 is a circuit diagram showing another embodiment of the present invention. Fig. 3 is a circuit configuration diagram showing a conventional example; Figs. 4A and 4B are display diagrams for explaining the state of the output waveform obtained by the circuit in Fig. 3; Fig. 5 is a circuit of Sen's conventional example. 6A is a circuit diagram of another conventional example; FIG. 6B is a circuit diagram of the integrator shown in FIG. 6A and waveforms for explaining the operation of FIG. 6A. 6C are display diagrams for explaining the state of the response waveform of the integrator in FIG. 6B and the output waveform obtained by 1q by the circuit in FIG. 6A. 11... Sampling circuit 12... A/'D converter 13... Data memory 14... D flip-flop 15A, 15B... Latch 16. 16A, 16B... D/A conversion Vessel 17a...
Analog subtractor 17d...Digital subtractor 18.188...Integrator 19.20...Buffer 21...Analog switch 22...Control circuit 23...N-channel field effect transistor 24...・
・Resistor 25...Diode 26...Reset circuit 27...Adder 31...Observed signal 32...Sampled signal 41.42...Digital waveform data 43...Hold data 44A, 44B...Stored data 45.45A, 45B...Analog waveform 46a...
Difference signal @ 46d... Difference data 47... Integral signal 48... Slope signal 49... Output terminal 51... Address bus signal 52... Latch signal 56... Reset signal 57...・Clamp signal 6
1...Resistor 62...Capacitor 71.
...Operation amplifier 72...Resistor 73...Capacitor.

Claims (2)

【特許請求の範囲】[Claims] （１）被観測信号のデジタル・データを格納するための
メモリ手段と、 前記メモリ手段より読み出された１つのデータを一時記
憶し１データ分遅れて出力するための一時保持手段と、 前記一時保持手段より出力された１つのデータをラッチ
するための第１のラッチ手段と、 前記第１のラッチ手段より出力されたデータをアナログ
信号に変換するための第１のデジタル・アナログ変換手
段と、 前記メモリ手段より読み出された１つのデータをラッチ
するための第２のラッチ手段と、 前記第２のラッチ手段より読み出されたデータをアナロ
グ信号に変換するための第２のデジタル・アナログ変換
手段と、 前記第１のデジタル・アナログ変換手段からの出力と前
記第２のデジタル・アナログ変換手段からの出力との差
を得るためのアナログ減算手段と、前記アナログ減算手
段からの出力を積分するための積分手段と、 前記積分手段からの出力を次のデータに切替わる直前で
現在のデータの値にクランプするためのクランプ手段と を含むことを特徴としたベクトル信号発生回路。(1) memory means for storing digital data of the observed signal; temporary holding means for temporarily storing one piece of data read from the memory means and outputting it with a delay of one data; a first latch means for latching one piece of data output from the holding means; a first digital-to-analog conversion means for converting the data output from the first latch means into an analog signal; a second latch means for latching one piece of data read from the memory means; and a second digital-to-analog conversion for converting the data read from the second latch means into an analog signal. means, analog subtraction means for obtaining a difference between the output from the first digital-to-analog conversion means and the output from the second digital-to-analog conversion means, and integrating the output from the analog subtraction means. and clamping means for clamping the output from the integrating means to the current data value immediately before switching to the next data. （２）被観測信号のデジタル・データを格納するための
メモリ手段と、 前記メモリ手段より読み出された１つのデータを一時記
憶し１データ分遅れて出力するための一時保持手段と、 前記一時保持手段より出力された１つのデータをラッチ
するための第１のラッチ手段と、 前記メモリ手段より読み出された１つのデータをラッチ
するための第２のラッチ手段と、 前記第１のラッチ手段からの出力と前記第２のラッチ手
段からの出力との差を得るためのデジタル減算手段と、 前記デジタル減算手段により得られた差データをアナロ
グ信号に変換するための第１のデジタル・アナログ変換
手段と、 前記第２のラッチ手段により読み出されたデータをアナ
ログ信号に変換するための第２のデジタル・アナログ変
換手段と、 前記第１のデジタル・アナログ変換手段からの出力を積
分するための積分手段と、 前記積分手段からの出力を次のデータに切り替わる直前
で現在のデータの値にクランプするためのクランプ手段
と、 を含むことを特徴としたベクトル信号発生回路。(2) memory means for storing digital data of the observed signal; temporary holding means for temporarily storing one piece of data read from the memory means and outputting it with a delay of one data; a first latch means for latching one piece of data output from the holding means; a second latch means for latching one piece of data read from the memory means; and the first latch means. and a first digital-to-analog conversion means for converting the difference data obtained by the digital subtraction means into an analog signal. means for converting the data read out by the second latch means into an analog signal; and a second digital-to-analog conversion means for integrating the output from the first digital-to-analog conversion means. A vector signal generation circuit comprising: an integrating means; and a clamping means for clamping the output from the integrating means to a current data value immediately before switching to the next data.