JPH01117585A - フイールドオフセットサブサンプリング装置 - Google Patents
フイールドオフセットサブサンプリング装置Info
- Publication number
- JPH01117585A JPH01117585A JP62276375A JP27637587A JPH01117585A JP H01117585 A JPH01117585 A JP H01117585A JP 62276375 A JP62276375 A JP 62276375A JP 27637587 A JP27637587 A JP 27637587A JP H01117585 A JPH01117585 A JP H01117585A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- thinning
- clock
- circuit
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims description 11
- 230000007257 malfunction Effects 0.000 abstract description 3
- 101000622137 Homo sapiens P-selectin Proteins 0.000 abstract 2
- 102100023472 P-selectin Human genes 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィールドオフセットサブサンプリング装置に
関する。
関する。
従来のフィールドオフセットサブサンプリング装置の構
成としては、第３図に示すものが知られている。
成としては、第３図に示すものが知られている。
第３図に示すように、間引き制御回路２ａと選択回路３
ａと、間引き回路４．とを備え、折返し防止のための帯
域制限された入力画像信号Ｐ、Ｎから間引きされたフィ
ールドオフセットサブサンプリング信号を出力している
。
ａと、間引き回路４．とを備え、折返し防止のための帯
域制限された入力画像信号Ｐ、Ｎから間引きされたフィ
ールドオフセットサブサンプリング信号を出力している
。
即ち、間引き制御回路２６は垂直同期信号ＶＥＲから奇
数フィールド及び偶数フィールドを示すフィールド指定
信号１１を発生し、かつクロック信号ＣＬＫから１／２
分周した２種類の奇数フィールド用クロック１２と偶数
フィールド用クロック１３とを出力する。
数フィールド及び偶数フィールドを示すフィールド指定
信号１１を発生し、かつクロック信号ＣＬＫから１／２
分周した２種類の奇数フィールド用クロック１２と偶数
フィールド用クロック１３とを出力する。
選択回路３．はフィールド指定信号１１によって奇数フ
ィールド用クロック１２と偶数フィールド用クロック１
３とを切換えて間引きクロック１４を出力する。
ィールド用クロック１２と偶数フィールド用クロック１
３とを切換えて間引きクロック１４を出力する。
間引き回路４ａは間引きクロック１４により入力画像信
号ＰＩＮを間引いて出力信号Ｐ ＯＵＴとする。
号ＰＩＮを間引いて出力信号Ｐ ＯＵＴとする。
第４図は第３図の間引き回路の動作を説明するための入
力画像信号と出力信号の信号パターン図である。
力画像信号と出力信号の信号パターン図である。
第４図に示すように、入力画像信号Ｐ夏Ｎとして奇数フ
ィールドに対応する第１フイールドの画像データＤ １
１＋ Ｄ １２１ Ｄ １３〜Ｄ ＩＱ （ｎは正の整
数）、偶数フィールドに対応する第２フイールドの画像
データＤ ２１ 、Ｄ ２２＋ Ｄ ２３〜Ｄ２ｎの順
に入力されたとき、出力信号Ｐ ＯＵＴとして第１フイ
ールドの画像データから間引きされたＤ１１＋ Ｄ １
３＋Ｄ１５・・・、第２フイールドの画像データから間
引きされたＤ ２２．Ｄ ２４＋ Ｄ ２６・・・の順
に出力され、以下順に繰返される。
ィールドに対応する第１フイールドの画像データＤ １
１＋ Ｄ １２１ Ｄ １３〜Ｄ ＩＱ （ｎは正の整
数）、偶数フィールドに対応する第２フイールドの画像
データＤ ２１ 、Ｄ ２２＋ Ｄ ２３〜Ｄ２ｎの順
に入力されたとき、出力信号Ｐ ＯＵＴとして第１フイ
ールドの画像データから間引きされたＤ１１＋ Ｄ １
３＋Ｄ１５・・・、第２フイールドの画像データから間
引きされたＤ ２２．Ｄ ２４＋ Ｄ ２６・・・の順
に出力され、以下順に繰返される。
上述した従来のフィールドオフセットサブサンプリング
装置は、奇数フィｉルドと偶数フィールドによって使用
する間引きクロックを選択回路で切換えるようになって
いるので、フィールドの切換り時に奇数フィールド用ク
ロックと偶数フィールド用クロックの位相差によりスパ
イクノイズを発生し次段回路の不安定動作や誤動作の原
因となるため、これを防止する回路が必要になるという
欠点がある。
装置は、奇数フィｉルドと偶数フィールドによって使用
する間引きクロックを選択回路で切換えるようになって
いるので、フィールドの切換り時に奇数フィールド用ク
ロックと偶数フィールド用クロックの位相差によりスパ
イクノイズを発生し次段回路の不安定動作や誤動作の原
因となるため、これを防止する回路が必要になるという
欠点がある。
本発明のフィールドオフセットサブサンプリング装置は
、帯域制限された入力画像信号をクロック信号の１クロ
ック分遅延させた遅延画像信号を出力する遅延回路と、
フィールド単位での切換信号と前記クロック信号を１／
２分周した間引きクロックを発生する間引き制御回路と
、前記入力画像信号と前記遅延画像信号とを前記切換信
号により選択する選択回路と、該選択回路の出力信号を
前記間引きクロックにより間引き処理する間引き回路と
を含んで構成される。
、帯域制限された入力画像信号をクロック信号の１クロ
ック分遅延させた遅延画像信号を出力する遅延回路と、
フィールド単位での切換信号と前記クロック信号を１／
２分周した間引きクロックを発生する間引き制御回路と
、前記入力画像信号と前記遅延画像信号とを前記切換信
号により選択する選択回路と、該選択回路の出力信号を
前記間引きクロックにより間引き処理する間引き回路と
を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図に示すように、帯域制限された入力画像信号ＰＩ
Ｎを入力しクロック信号ＣＬＫの１クロック分遅延させ
た遅延画像信号Ｐ ＤＲＹを出力する遅延回路１と、フ
ィールド単位での切換信号２１とクロック信号ＣＬＫを
１／２分周した間引きクロック２２とを出力する間引き
制御回路２と、入力画像信号ＰＩＮと遅延画像信号Ｐ
ＤＲＹとを切換信号２１により選択する選択回路３と、
選択回路３の出力を間引きクロック２２により間引き処
理する間引き回路４とを含む。
Ｎを入力しクロック信号ＣＬＫの１クロック分遅延させ
た遅延画像信号Ｐ ＤＲＹを出力する遅延回路１と、フ
ィールド単位での切換信号２１とクロック信号ＣＬＫを
１／２分周した間引きクロック２２とを出力する間引き
制御回路２と、入力画像信号ＰＩＮと遅延画像信号Ｐ
ＤＲＹとを切換信号２１により選択する選択回路３と、
選択回路３の出力を間引きクロック２２により間引き処
理する間引き回路４とを含む。
周知の技術を用いて折返し防止のための帯域制限が施さ
れた入力画像信号ＰＩＮは選択回路３の一方の入力端に
入力されるとともに、遅延回路１に入力される。遅延回
路１はタロツク信号ＣＬＫにより入力画像信号ＰＩＮを
１クロック分遅延させた遅延画像信号Ｐ ＤＲＹを選択
回路３の他方の入力端に入力する。
れた入力画像信号ＰＩＮは選択回路３の一方の入力端に
入力されるとともに、遅延回路１に入力される。遅延回
路１はタロツク信号ＣＬＫにより入力画像信号ＰＩＮを
１クロック分遅延させた遅延画像信号Ｐ ＤＲＹを選択
回路３の他方の入力端に入力する。
第２図は第１図の実施例の動作を説明するための信号の
波形図である。以下に、第１図の実施例の動作について
第２図を参照して説明する。
波形図である。以下に、第１図の実施例の動作について
第２図を参照して説明する。
間引き制御回路２は入力される垂直−期信号ＶＥＲとク
ロック信号ＣＬＫを用いて選択回路３と間引き回路４と
を制御する。即ち、選択回路３に対しては垂直同期信号
ＶＥＲから奇数フィールド及び偶数フィールドを指定す
る切換信号２１を供給し、間引き回路４に対しては、ク
ロック信号ＣＬＫを１／２分周した間引きクロック２２
を供給する。
ロック信号ＣＬＫを用いて選択回路３と間引き回路４と
を制御する。即ち、選択回路３に対しては垂直同期信号
ＶＥＲから奇数フィールド及び偶数フィールドを指定す
る切換信号２１を供給し、間引き回路４に対しては、ク
ロック信号ＣＬＫを１／２分周した間引きクロック２２
を供給する。
選択回路３は切換信号２１により入力画像信号ＰＩＮの
奇数フィールドに対応する第１フイールドの画像データ
Ｄ １ｔ、 Ｄ １２＋ Ｄ ｘ３〜Ｄ １ｎ、次いで
遅延画像信号Ｐ ＤＲＹの偶数フィールドに対応する第
２フイールドの画像データＤ２１＋ Ｄ ２２゜Ｄ ２
３ ＋ Ｄ ２４〜Ｄ２ａの順に一連の選択された画像
信号Ｐ ＳＥＬを出力し間引き回路４に供給する。
奇数フィールドに対応する第１フイールドの画像データ
Ｄ １ｔ、 Ｄ １２＋ Ｄ ｘ３〜Ｄ １ｎ、次いで
遅延画像信号Ｐ ＤＲＹの偶数フィールドに対応する第
２フイールドの画像データＤ２１＋ Ｄ ２２゜Ｄ ２
３ ＋ Ｄ ２４〜Ｄ２ａの順に一連の選択された画像
信号Ｐ ＳＥＬを出力し間引き回路４に供給する。
間引き回路４は選択された画像信号Ｐ ＳＥＬを間引き
クロック２２により固定的に間引く。
クロック２２により固定的に間引く。
即ち、第２図に示すように、間引き回路４がらの出力信
号Ｐ ＯＵＴは入力画像信号ＰＩＮの第１フイールドに
対応する画像データＤ１１． ＤＩ□、Ｄ１３〜Ｄ１ｎ
をサンプリングした画像データＤ□１＋Ｄ１３＋Ｄ１５
・・・１、続いて遅延画像信号Ｐ ＤＲＹの第２フイー
ルドに対応する画像データＤ２１ ＋ Ｄ ２２＋ Ｄ
２３〜Ｄ２ｎをサンプリングした画像データＤ２２＋
Ｄ ２４＋Ｄ２６・・・の順に出力され、前述した第
４図に示すオフセットサブサンプリングパターンと同様
なオフセットサブサンプリングパターンを発生できる。
号Ｐ ＯＵＴは入力画像信号ＰＩＮの第１フイールドに
対応する画像データＤ１１． ＤＩ□、Ｄ１３〜Ｄ１ｎ
をサンプリングした画像データＤ□１＋Ｄ１３＋Ｄ１５
・・・１、続いて遅延画像信号Ｐ ＤＲＹの第２フイー
ルドに対応する画像データＤ２１ ＋ Ｄ ２２＋ Ｄ
２３〜Ｄ２ｎをサンプリングした画像データＤ２２＋
Ｄ ２４＋Ｄ２６・・・の順に出力され、前述した第
４図に示すオフセットサブサンプリングパターンと同様
なオフセットサブサンプリングパターンを発生できる。
以上説明したように本発明は、入力画像信号と入力画像
信号の１クロック遅延信号を奇数フィールドと偶数フィ
ールドでそれぞれを交互に切換えることにより、間引き
回路への間引きクロックが１つで良くなるので、従来の
間引きクロック切換えによるスパイクノイズの発生を防
止して次段の回路に動作の不安定性や誤動作の発生する
ことを防止できる効果がある。
信号の１クロック遅延信号を奇数フィールドと偶数フィ
ールドでそれぞれを交互に切換えることにより、間引き
回路への間引きクロックが１つで良くなるので、従来の
間引きクロック切換えによるスパイクノイズの発生を防
止して次段の回路に動作の不安定性や誤動作の発生する
ことを防止できる効果がある。
第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の動作を説明するための信号の波形図、第３
図は従来のフィールドオフセットサブサンプリング装置
の一例のブロック図、第４図は第３図の間引き回路の動
作を説明するための入力画像信号と出力信号の信号パタ
ーン図である。 １・・・遅延回路、２，２ａ・・・間引き制御回路、３
．３３・・・選択回路、４，４ａ・・・間引き回路、１
１・・・フィールド指定信号、１２・・・奇数フィール
ド用クロック、１３・・・偶数フィールド用クロック、
１４・・・間引きクロック、２１・・・切換信号、２２
・−・間引きクロック、ＣＬＫ・・・クロック信号、Ｄ
！１１ ｘ２〜Ｄ １ａｔ Ｄ ２１１ Ｄ ２２〜
Ｄ ２ｎ−画像データ、ＰＩＮ・・・入力画像信号、Ｐ
ＤＲＹ・・・遅延された画像信号、Ｐ ＯＵＴ・・・
出力信号、Ｐ ＳＥＬ・・・選択された画像信号、ＶＥ
Ｒ・・・垂直同期信号。
図の実施例の動作を説明するための信号の波形図、第３
図は従来のフィールドオフセットサブサンプリング装置
の一例のブロック図、第４図は第３図の間引き回路の動
作を説明するための入力画像信号と出力信号の信号パタ
ーン図である。 １・・・遅延回路、２，２ａ・・・間引き制御回路、３
．３３・・・選択回路、４，４ａ・・・間引き回路、１
１・・・フィールド指定信号、１２・・・奇数フィール
ド用クロック、１３・・・偶数フィールド用クロック、
１４・・・間引きクロック、２１・・・切換信号、２２
・−・間引きクロック、ＣＬＫ・・・クロック信号、Ｄ
！１１ ｘ２〜Ｄ １ａｔ Ｄ ２１１ Ｄ ２２〜
Ｄ ２ｎ−画像データ、ＰＩＮ・・・入力画像信号、Ｐ
ＤＲＹ・・・遅延された画像信号、Ｐ ＯＵＴ・・・
出力信号、Ｐ ＳＥＬ・・・選択された画像信号、ＶＥ
Ｒ・・・垂直同期信号。
Claims (1)
- 帯域制限された入力画像信号をクロック信号の１クロ
ック分遅延させた遅延画像信号を出力する遅延回路と、
フィールド単位での切換信号と前記クロック信号を１／
２分周した間引きクロックを発生する間引き制御回路と
、前記入力画像信号と前記遅延画像信号とを前記切換信
号により選択する選択回路と、該選択回路の出力信号を
前記間引きクロックにより間引き処理する間引き回路と
を含むことを特徴とするフィールドオフセットサブサン
プリング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276375A JPH01117585A (ja) | 1987-10-30 | 1987-10-30 | フイールドオフセットサブサンプリング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62276375A JPH01117585A (ja) | 1987-10-30 | 1987-10-30 | フイールドオフセットサブサンプリング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01117585A true JPH01117585A (ja) | 1989-05-10 |
| JPH053198B2 JPH053198B2 (ja) | 1993-01-14 |
Family
ID=17568551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62276375A Granted JPH01117585A (ja) | 1987-10-30 | 1987-10-30 | フイールドオフセットサブサンプリング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01117585A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033428A1 (en) * | 1996-03-07 | 1997-09-12 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation |
| US6046777A (en) * | 1996-09-06 | 2000-04-04 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation |
| US6144415A (en) * | 1996-03-07 | 2000-11-07 | Thomson Licensing S.A. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image |
| US6307597B1 (en) | 1996-03-07 | 2001-10-23 | Thomson Licensing S.A. | Apparatus for sampling and displaying an auxiliary image with a main image |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0728021U (ja) * | 1993-10-27 | 1995-05-23 | 株式会社スミカマ | タブ操作具 |
-
1987
- 1987-10-30 JP JP62276375A patent/JPH01117585A/ja active Granted
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033428A1 (en) * | 1996-03-07 | 1997-09-12 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation |
| WO1997033429A1 (en) * | 1996-03-07 | 1997-09-12 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image |
| WO1997033430A1 (en) * | 1996-03-07 | 1997-09-12 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image |
| US6144415A (en) * | 1996-03-07 | 2000-11-07 | Thomson Licensing S.A. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image |
| US6307597B1 (en) | 1996-03-07 | 2001-10-23 | Thomson Licensing S.A. | Apparatus for sampling and displaying an auxiliary image with a main image |
| US6046777A (en) * | 1996-09-06 | 2000-04-04 | Thomson Consumer Electronics, Inc. | Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053198B2 (ja) | 1993-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JPH01117585A (ja) | フイールドオフセットサブサンプリング装置 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JP2000092848A (ja) | 電力変換装置の多数台運転方法 | |
| JPH03127526A (ja) | 同期化装置 | |
| JP3461428B2 (ja) | クロック無瞬断切替装置 | |
| JPS61163715A (ja) | 遅延線を用いた多相クロツク発生回路 | |
| JPS61163714A (ja) | 遅延線を用いた周波数逓倍回路 | |
| JPS61288643A (ja) | 内部同期化装置 | |
| JPH0417565B2 (ja) | ||
| JPS61139139A (ja) | 半導体装置の同期化方法およびこれに用いる半導体装置 | |
| JPS6253539A (ja) | フレ−ム同期方式 | |
| JPH07307926A (ja) | 走査線変換装置 | |
| JPH0514157A (ja) | 半導体集積回路 | |
| JPS62251787A (ja) | 同期クロツク発生回路 | |
| JPS61205023A (ja) | Ｄ／ａ変換出力のグリツチ除去回路 | |
| JPS60108044U (ja) | 半導体回路 | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JPH01126012A (ja) | 発振出力制御回路 | |
| JPH0654423B2 (ja) | 表示制御装置 | |
| JPH05145904A (ja) | フイールド周波数変換回路 | |
| JPH0487415A (ja) | 分周回路 | |
| JPH0774654A (ja) | 多重化回路 | |
| JPH0615120U (ja) | 動作周波数設定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |