JPH01117348A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JPH01117348A
JPH01117348A JP62274883A JP27488387A JPH01117348A JP H01117348 A JPH01117348 A JP H01117348A JP 62274883 A JP62274883 A JP 62274883A JP 27488387 A JP27488387 A JP 27488387A JP H01117348 A JPH01117348 A JP H01117348A
Authority
JP
Japan
Prior art keywords
package
glass plate
size
semiconductor
molded package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62274883A
Other languages
English (en)
Other versions
JP2540345B2 (ja
Inventor
Hidehiro Iwase
岩瀬　英裕
Keiichi Habata
幅田　圭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Toshiba Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Chemical Corp filed Critical Toshiba Chemical Corp
Priority to JP62274883A priority Critical patent/JP2540345B2/ja
Publication of JPH01117348A publication Critical patent/JPH01117348A/ja
Application granted granted Critical
Publication of JP2540345B2 publication Critical patent/JP2540345B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野） 本発明は、半導体パッケージの製造方法、特に受光素子
半導体や電荷結合素子（以下ＣＯＤと略称する）等の半
導体素子を封止する方法に関する。
（従来の技術） 従来から半導体素子を外部から保護するためこれらをプ
ラスチックやセラミックスのパッケージ内に実装し、封
止することが行われている。
受光素子半導体やＣＯＤでは一般に画状のセラミックパ
ッケージ内にこれらを実装し、パッケージとほぼ同じ大
きさのガラス板をかぶせてエポキシ系接着剤により接着
して封止していた。
（発明が解決しようとする問題点） このような封止方法ではエポキシ系接着剤が気密性に乏
しく、パッケージ内が中空であるため耐湿テスト等でパ
ッケージ内に水分が浸入し、ガラス板がくもって失透す
るという問題があった。
そのため、パッケージ内にボッティング樹脂を注入する
ことが考えられるが、ボッティング樹脂の加熱硬化時に
ガラス板が変形したり、ひびが入ったりして気密性を損
なうため実用化されていなかった。
さらに、いずれもセラミックパッケージを使用するため
、高価になるという欠点もあった。
本発明はこのような問題を解決するなめなされたもので
、耐湿性に優れていて信頼性が高く、しかも安価な半導
体パッケージの製造方法を提供することを目的とする。
［発明の構成コ （問題点を解決するための手段） 本発明は、パッケージとしてプラスチックプリモールド
パッケージを使用し、このプリモールドパッケージの開
口部内でガラス板の蓋をするとともにガラス板の周辺部
とパッケージを可撓性のある接着剤層で被覆してボッテ
ィング樹脂を注入し、硬化させるとともにこの接着剤層
を硬化して封止するものである。
すなわち、本発明は内部に半導体素子を搭載し、側面か
ら前記素子に電気的に接続している金属リードフレーム
を突出させたプラスチックの筐体からなるプリモールド
パッケージにこのパッケージの開口部よりやや小さめの
ガラス板を周辺部において仮接着したカバーレイフィル
ムを、このガラス板が前記プリモールドパッケージの開
口部内にくるように貼着し、この状態でプリモールドパ
ッケージ内に透明なボッティング樹脂を注入し、加熱硬
化させるとともに前記カバーレイフィルムの接着剤層を
硬化させることを特徴としている。
本発明に使用するプラスチックプリモールドパッケージ
の材質としてはポリカーボネート、ポリブチレンテレフ
タレート、ポリスルホン、ポリフェニレンサルファイド
等の耐熱性に優れた熱可塑性樹脂が適している。
本発明において金属リードフレームとしてはどのような
材質や形状であってもよいが、特に気゛密性を向上させ
るために金属リードフレームの表面にプライマー処理を
施すことが望ましい。
本発明に使用するカバーレイフィルムはベースフィルム
に可視性のある接着剤層と剥離紙を順に積層したもので
、接着剤層の形状、大きさは予めＣＯＤ素子やプリモー
ルドパッケージやガラス板の大きさを考慮にいれたもの
とする。
ベースフィルムとしてはパッケージに接着剤だけを接着
する場合は接着剤との剥離性の高いオリエンテッドポリ
プロピレン、ポリエチレン、セロファン、ポリフェニレ
ンサルファイド等があり、また、ベースフィルムをその
ままパッケージに接着する場合はポリエステル、ポリイ
ミドなどがある。
接着剤層は耐湿性、耐熱性に優れたエポキシ樹脂やポリ
イミド樹脂等の硬化温度がボッティング樹脂より高いも
のが好ましいが、特に透明性は必要とされない、接着剤
層の厚さは３０〜１００μｍが適しており、作業に適し
たタックを有していればよい。
本発明に使用するガラス板としてはどのような種類のも
のであってもよく、用途に応じて適宜選択する。その大
きさはプリモールドパッケージの開口部よりやや小さめ
の大きさとする。
また、ボッティングＦＭ詣としてはアクリル樹脂、エポ
キシ樹脂、シリコン樹脂などの透明性の高い熱硬化性樹
脂が適している。
本発明においては半導体素子を搭載したプラスチックプ
リモールドパッケージに、予めＣＯＤ素子の大きさに打
抜き、剥離紙を取除いてガラス板を仮接着させたカバー
レイフィルムをガラス板がプリモールドパッケージの開
口部内にくるようにして貼りつけて蓋をし、この中にボ
ッティング樹脂を注入してカバーレイフィルムの接着剤
層とともに加熱硬化させて半導体パッケージを製造する
。
（作用） このようにして製造した半導体パッケージにおいては、
カラス板がプリモールドパッケージの開口部内に位置し
ており、このカラス板の周辺部とパッケージを可撓性の
ある接着剤層で被覆しであるので、ポツティング樹脂の
加熱硬化時にガラス板が変形したり、ひびが入ったりす
ることがなくなる。
（実施例） 次に本発明方法について図面を参照して説明する。
第１図は本発明にしようするプリモールドパッケージの
外観を示し、図においてプリモールドパッケージ１は内
部に受光素子半導体（図示せず）を搭載するためのダイ
パッド２が形成され、側面から金属リードフレーム３を
突出させた熱可塑性樹脂の筐体４からなる。このプリモ
ールドパッケージ１の側面にはボッティング樹脂の注入
口５と空気抜口６が形成されている。
第２図は本発明に使用するカバーレイフィルムの一例を
示すもので、カバーレイフィルム７はベースフィルム８
に接着剤層９と剥離紙（図示せず）を積層させ、次にＣ
ＯＤ素子の大きさに三層と５も打抜き、この剥離紙を取
除いてガラス板１０を仮接着させたものである。ガラス
板１０はプリモールドパッケージ１の開口部よりやや小
さめに形成されており、接着剤層９はカラス板１０の周
辺部仮接着させるとともに、プリモールドパッケージ１
の上部端面に貼着するような形状、大きさとなっている
。
第３図は半導体パッケージの製造方法を示す断面説明図
で、図において受光素子半導体１１をプリモールドパッ
ケージ１内のダイパッド２に搭載するとともに、金属リ
ードフレーム３にボンディングワイヤ１２により接続し
ておく、このプリモールドパッケージ１の開口部に、ガ
ラス板１０を仮接着させたカバーレイフィルム７をガラ
ス板１０がプリモールドパッケージの開口部内にくるよ
うにして貼着させる。つづいて第４図に示すように、ポ
ツティング樹脂１３を注入口５注入し、空気抜口６より
脱気しつつ、カバーレイフィルム７の接着剤Ｒ９ととも
に加熱硬化させる。最後にカバーレイフィルム７のベー
スフィルム８を除去して半導体パッケージを製造した。
このようにして製造した半導体パッケージは、ガラス板
の変形やひび割れがなく、耐湿性に優れていて信頼性が
高く、また安価であった。
［発明の効果］ 以上説明したように本発明によれば、パッケージ内が中
空ではなく樹脂が充填されており、またこの樹脂の加熱
硬化時にガラス板に異常が生じるということがないので
、水分の浸入によりガラス板がくもったり、半導体素子
が損傷を受けたりすることがなくなる。またパッケージ
としてプラスチックプリモールドパッケージを使用する
ので、安価となる。
【図面の簡単な説明】
第１図は本発明に使用するプリモールドパッケージの一
実施例を示す斜視図、第２図は本発明に使用するガラス
板を仮接着させたカバーレイフィルムのガラス板を上に
した斜視図、第３図はガラス板を仮接着させたカバーレ
イフィルムをプリモールドパッケージに貼着させるとこ
ろを示す断面図、第４図は本発明方法により製造した半
導体パッケージの断面図である。 １・・・・・・・・・プリモールドパッケージ２・・・
・・・・・・ダイパッド ３・・・・・・・・・金属リードフレーム４・・・・・
・・・・ボッティング樹脂の注入口６・・・・・・・・
・空気抜きロ ア・・・・・・・・・カバーレイフィルム８・・・・・
・・・・ベースフィルム ９・・・・・・・・・接着剤層 １０・・・・・・・・・カラス板 １１・・・・・・・・・受光素子半導体１２・・・・・
・・・・ボンディングワイヤ１３・・・・・・・・・ボ
ッティング樹脂出願人　　　　　　東芝ケミカル株式会
社代理人　弁理士　　須　山　佐　−

Claims (1)

    【特許請求の範囲】
  1. （１）内部に半導体素子を搭載し、側面から前記素子に
    電気的に接続している金属リードフレームを突出させた
    プラスチックの筐体からなるプリモールドパッケージに
    、このパッケージの開口部よりやや小さめのガラス板を
    周辺部において仮接着部したカバーレイフィルムを、こ
    のガラス板が前記プリモールドパッケージの開口部内に
    くるように貼着し、この状態でプリモールドパッケージ
    内に透明なボッティング樹脂を注入し、加熱硬化させる
    とともに前記カバーレイフィルムの接着剤層を硬化させ
    ることを特徴とする半導体パッケージの製造方法。
JP62274883A 1987-10-30 1987-10-30 半導体パッケ―ジの製造方法 Expired - Lifetime JP2540345B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62274883A JP2540345B2 (ja) 1987-10-30 1987-10-30 半導体パッケ―ジの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62274883A JP2540345B2 (ja) 1987-10-30 1987-10-30 半導体パッケ―ジの製造方法

Publications (2)

Publication Number Publication Date
JPH01117348A true JPH01117348A (ja) 1989-05-10
JP2540345B2 JP2540345B2 (ja) 1996-10-02

Family

ID=17547867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62274883A Expired - Lifetime JP2540345B2 (ja) 1987-10-30 1987-10-30 半導体パッケ―ジの製造方法

Country Status (1)

Country Link
JP (1) JP2540345B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013184A (en) * 1995-09-19 2000-01-11 Asahi Medical Co., Ltd. Device for depletion of leukocytes
KR20030001039A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 반도체 캡슐화 구조

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013184A (en) * 1995-09-19 2000-01-11 Asahi Medical Co., Ltd. Device for depletion of leukocytes
KR20030001039A (ko) * 2001-06-28 2003-01-06 동부전자 주식회사 반도체 캡슐화 구조

Also Published As

Publication number Publication date
JP2540345B2 (ja) 1996-10-02

Similar Documents

Publication Publication Date Title
KR940022807A (ko) 반도체장치 및 반도체장치용 금형
JPH0696357B2 (ja) Ｉｃカードの製造方法
US10718497B2 (en) Electronic product with light emitting function and method for manufacturing the same
EP1246235A1 (en) Method for encapsulating a chip having a sensitive surface
US6972497B2 (en) Optical semiconductor device and method of manufacture
JPH05212995A (ja) チップカード及びその製造方法
JPH01117348A (ja) 半導体パッケージの製造方法
KR20160003669A (ko) 반도체 장치의 제조방법 및 반도체 장치
JPS5994432A (ja) 半導体検知装置
JPH0817855A (ja) 半導体装置の製造方法およびこれに用いられる積層体
JPH02209739A (ja) 半導体装置の製造方法
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
JP2540942B2 (ja) 混成集積回路のパッケ―ジ方法
JPS629728Y2 (ja)
JPS63175483A (ja) 光半導体装置の製造方法
JPH02258395A (ja) Ｉｃカードの製造方法
JPH07114291B2 (ja) 光学センサ素子
JP2762418B2 (ja) 半導体パッケージ及びその製造方法
JP2968988B2 (ja) 耐湿性および放熱性を同時に改良した半導体装置およびその製造方法
JPH04280658A (ja) 窓を有する集積回路用ケースおよび製造法
JPS61102759A (ja) 電子部品用樹脂パツケ−ジ
JP2002232108A (ja) 電子部品保護用キャップおよびその製造方法ならびに電子装置およびその製造方法
JP2687707B2 (ja) 受光半導体装置およびその組立方法
JPH0479256A (ja) 耐湿性および放熱性の改良された半導体装置およびその製造方法
JPH0251259A (ja) 半導体装置およびその製造方法