JPH01114286A - Digital storage device for video signal - Google Patents
Digital storage device for video signalInfo
- Publication number
- JPH01114286A JPH01114286A JP62270387A JP27038787A JPH01114286A JP H01114286 A JPH01114286 A JP H01114286A JP 62270387 A JP62270387 A JP 62270387A JP 27038787 A JP27038787 A JP 27038787A JP H01114286 A JPH01114286 A JP H01114286A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- state image
- solid
- memory
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 25
- 230000004044 response Effects 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract description 4
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Color Television Image Signal Generators (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明は、固体イメージセンサからの映像信号の読出し
方式、より具体的には、固体イメージセンサから映像信
号を読み出してディジタルデータとしてメモリに記憶す
る映像信号のディジクル記憶装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a method for reading out video signals from a solid-state image sensor, and more specifically, a method for reading out video signals from a solid-state image sensor and storing the video signals in a memory as digital data. It is related to storage devices.
背景技術
最近のＣＯＤなどの固体イメージセンサにおける画素数
の増加は目を克服るものがある。しかし、カラー映像信
号の各分解色成分の信号を時系列的にイメージセンサか
ら読み出す方式では、画素数の増加に伴って、読出しク
ロ・ンクも高速化しなければならい。当然、その周辺回
路にも高速化が要求される。たとえば、１本の水平走査
線を７６８画素で形成すると、１４ＭＨｚもの高速のク
ロ・ンクを必要とする。BACKGROUND ART The recent increase in the number of pixels in solid-state image sensors such as COD has been overwhelming to the eye. However, in a method in which the signals of each separated color component of a color video signal are read out from an image sensor in time series, the readout clock must also be faster as the number of pixels increases. Naturally, its peripheral circuits are also required to be faster. For example, forming one horizontal scanning line with 768 pixels requires a clock as high as 14 MHz.
この問題を避けるため、カラー映像信号の各分解色成分
の信号をそれぞれ個別の出力線に読み出す方式をとる固
体イメージセンサがある。たとえば、織原他「２チャネ
ル読み出しＣＯＤイメージセンサにおける固定パターン
ノイズ解析」テレビジョン学会技術報告第１０巻、第５
２号、第１３頁〜第１８頁（１９Ｂ？）には、ＣＯＤの
撮像セルアレイに含まれる隣接する２木の垂直レジスタ
から信号電荷を対応する２木の水モレジスタに振り分け
て転送するイメージセンサが記載されている。実際の製
品ではたとえば、米国のテキサスインスツルメント社か
ら供給されるＶＩＤ−２６７型固体高解像度イメージセ
ンサがある。これは、３分解色成分の映像信号について
それぞれ独立に読出しアドレスが指定され、それらの映
像信号をそれぞれ個別の出力線に読み出すように構成さ
れている。これによって、イメージセンサから出力され
る映像信号の見かけヒの速度を低くしている。In order to avoid this problem, there is a solid-state image sensor that uses a system in which signals of each separated color component of a color video signal are read out to separate output lines. For example, Orihara et al., “Fixed pattern noise analysis in 2-channel readout COD image sensor,” Television Society Technical Report, Vol. 10, 5.
No. 2, pages 13 to 18 (19B?) describes an image sensor that distributes and transfers signal charges from two adjacent vertical registers included in a COD imaging cell array to two corresponding water resistors. Are listed. An example of an actual product is the VID-267 solid-state high-resolution image sensor supplied by Texas Instruments of the United States. This is configured such that readout addresses are independently specified for the video signals of the three separated color components, and these video signals are read out to individual output lines. This reduces the apparent speed of the video signal output from the image sensor.
イメージセンサから得られる映像信号をディジタルメモ
リに蓄積する場合、アナログ・ディジタル変換回路によ
ってこれをディジタルデータに変換する必要がある。上
述のような３線読出しのイメージセンサでは、３木の出
力線に得られるそれぞれの分解色映像信号をディジタル
信号に変換しなければならない。したがって、アナログ
・ディジタル変換回路を３回路を設ける必要があり、そ
れらの出力線も３回路分になる。たとえば、１分解色成
分あたり８ビツトの並列読出しでは２４木の読出し線を
必要とする。このように信号線が装置内に多数存在する
ことは、装置全体の信頼性を低下させる。When storing a video signal obtained from an image sensor in a digital memory, it is necessary to convert it into digital data using an analog-to-digital conversion circuit. In the three-line readout image sensor as described above, each separated color video signal obtained from the three output lines must be converted into a digital signal. Therefore, it is necessary to provide three analog-to-digital conversion circuits, and their output lines also correspond to three circuits. For example, parallel readout of 8 bits per color separation requires 24 readout lines. The presence of such a large number of signal lines within the device reduces the reliability of the entire device.
また、見かけ上の動作速度が１７３になっていることに
より、各分解色成分の信号が３クロ、ンク分の期間出力
され続ける。つまり、実際に必要とする、たとえばＲ色
成分の信号が１クロ・ンク分の期間あればよいにもかか
わらす、他の２クロ・ンク分の期間のＲ信号出力によっ
てアナログ・ディジタル変換回路で余分なデータが作成
される。したがって、映像信号データを蓄積するメモリ
には、このような余分なデータが多数存在することにな
る。Further, since the apparent operating speed is 173, the signals of each separated color component continue to be output for a period of 3 chromes. In other words, even though it is actually necessary for the R color component signal to last for one clock, the analog-to-digital conversion circuit can be converted by outputting the R signal for the other two clocks. Extra data is created. Therefore, a large amount of such extra data exists in the memory that stores video signal data.
目 的
本発明はこのような従来技術の欠点を解消し、少ないメ
モリ容量で信頼性の高い映像信号のディジクル記憶装置
を提供することを目的とする。OBJECTS It is an object of the present invention to overcome the drawbacks of the prior art and to provide a highly reliable digital storage device for video signals with a small memory capacity.
発明の開示
本発明による映像信号のディジタル記憶装置は、入射光
を受けそれぞれ入射光の分解色成分に応じた映像信号を
出力する複数の出力を有する固体イメージセンサと、固
体イメージセンサの複数の出力のそれぞれから出力され
る映像信号を各分解色成分が巡回的に順次に現われるデ
ィジタルデータに変換する信号変換手段と、ディジタル
データを書換え可能に蓄積するメモリ手段と、固体イメ
ージセンサを駆動してその複数の出力に映像信号を出力
させ、これに同期して、信号変換手段から出力されるデ
ィジタルデータをメモリ手段に蓄積させる制御手段とを
有する。DISCLOSURE OF THE INVENTION A digital storage device for video signals according to the present invention includes a solid-state image sensor having a plurality of outputs each receiving incident light and outputting a video signal corresponding to the separated color components of the incident light, and a plurality of outputs of the solid-state image sensor. signal converting means for converting the video signals output from each into digital data in which each separated color component appears cyclically and sequentially; memory means for storing the digital data in a rewritable manner; and a memory means for driving the solid-state image sensor. It has a control means for outputting video signals to a plurality of outputs and for storing digital data outputted from the signal conversion means in the memory means in synchronization with the video signals.
このように本発明によれば、固体イメージセンサからそ
れぞれ分解色成分信号の形で出力される映像信号は、各
分解色成分が巡回的に順次に現われる信号に変換され、
メモリに蓄積される。As described above, according to the present invention, the video signals outputted from the solid-state image sensor in the form of separated color component signals are converted into signals in which each separated color component appears sequentially in a circular manner,
stored in memory.
実施例の説明
次に添伺図面を参照して本発明による映像信号のディジ
タル記憶装置の実施例を詳細に説明する。DESCRIPTION OF EMBODIMENTS Next, embodiments of a digital storage device for video signals according to the present invention will be described in detail with reference to the accompanying drawings.
第１図を参照すると、本実施例の映像信号のディジタル
記憶装置は、たとえばディジタル電子スチルカメラなど
に有利に適用され、ＣＣＤまたはＭＯＳなどの固体イメ
ージセンサ１０を有する。固体イメージセンサ１０は、
色分解フィルタを有し、これを通してその撮像セルアレ
イに入射した光に応じたカラー映像信号を形成し、カラ
ー映像信号が、たとえば、Ｒ，ＧおよびＢなどの分解色
成分信号の形でそれぞれ個別の出力１１２Ｒ，１２Ｇお
よび１２Ｂに出力される、いわば３線読出し方式をとる
カラー固体撮像デバイスである。これはたとえば、米国
のテキサスインスツルメント社から供給されるＶＩＤ−
２８７型固体高解像度イメージセンサが有利に適用され
る。Referring to FIG. 1, the digital storage device for video signals of this embodiment is advantageously applied to, for example, a digital electronic still camera, and has a solid-state image sensor 10 such as a CCD or MOS. The solid-state image sensor 10 is
A color separation filter is provided, through which a color video signal is formed according to the light incident on the imaging cell array, and the color video signal is separated into separate color component signals such as R, G, and B, respectively. This is a color solid-state imaging device that uses a so-called three-line readout method, which outputs outputs 112R, 12G, and 12B. This is, for example, the VID-
A type 287 solid state high resolution image sensor is advantageously applied.
固体イメージセンサ１０の３木の出力＋２Ｒ，１２Ｇお
よび１２Ｂは、それぞれアナログ・ディジタル変換回路
（ＡＤＧ） １４Ｒ，１４Ｇおよび１４Ｂの入力に接続
されている。アナログ・ディジタル変換回路＋４Ｒ，１
４Ｇおよび１４Ｂはそれぞれ、入力１２Ｒ，１２Ｇおよ
び１２Ｂに得られるアナログ映像信号を、たとえば８ビ
ツトの対応するディジタルデータに変換してその出力＋
８Ｒ，１６Ｇおよび１８Ｂにビット並列に出力する信号
変換装置である。これらの出力１８Ｒ，１８Ｇおよび１
８Ｂは、スイッチング１８の入力側に接続されている。The three outputs +2R, 12G and 12B of the solid-state image sensor 10 are connected to the inputs of analog-to-digital conversion circuits (ADG) 14R, 14G and 14B, respectively. Analog/digital conversion circuit +4R, 1
4G and 14B convert analog video signals obtained at inputs 12R, 12G, and 12B, respectively, into corresponding digital data of, for example, 8 bits, and output +
This is a signal conversion device that outputs bits in parallel to 8R, 16G, and 18B. These outputs 18R, 18G and 1
8B is connected to the input side of the switching 18.
スイッチ回路１８は、制御回路２０の制御のもとに、３
つの入力１８Ｒ，１６Ｇおよび１８Ｂを選択的にその出
力２２に接続する選択回路である。その出力２２は、メ
モリ２４のデータ入力ないしはデータバスに接続されて
いる。The switch circuit 18 operates under the control of the control circuit 20.
A selection circuit selectively connects the three inputs 18R, 16G and 18B to its output 22. Its output 22 is connected to a data input or data bus of a memory 24.
メモリ２４は、イメージセンサ１０で撮像された画像を
表わす映像信号データを蓄積する画像メモリであり、た
とえば１フイールドまたは１フレ一ム分のカラー映像信
号データを格納する容量を有するＲＡＭなどの記憶装置
が有利に適用される。その書込みおよび読出しのための
イネーブル信号、クロ２ク、アドレスなどの制御信号は
、制御回路２０から信号線２６に与えられる。The memory 24 is an image memory that stores video signal data representing an image captured by the image sensor 10, and is, for example, a storage device such as a RAM having a capacity to store color video signal data for one field or one frame. is advantageously applied. Control signals such as an enable signal, a clock, and an address for writing and reading are provided from the control circuit 20 to a signal line 26.
制御回路２０は、本装置全体の動作を制御する制御機能
部である。これは、イメージセンサ１０の駆動信号出力
２８を有し、出力２８からイメージセンサ１０にこれを
駆動するためのクロックφ１ （第３図（Ａ））または
読出しセルの位置を指定するアドレスを供給する。イメ
ージセンサ１０は、この駆動信号に応動してその出力１
２Ｒ，１２Ｇおよび１２Ｂに映像信号を出力する。The control circuit 20 is a control function section that controls the operation of the entire device. It has a drive signal output 28 for the image sensor 10, from which it supplies the image sensor 10 with a clock φ1 (FIG. 3(A)) for driving it or an address specifying the position of the read cell. . The image sensor 10 responds to this drive signal and outputs its output 1.
Video signals are output to 2R, 12G and 12B.
制御回路２０は、点線３０で示すように、スイッチ回路
１８のスイッチングを指示する制御信号すなわち切換え
パルス５０（第３図（Ｅ））を発生する出力を有し、こ
れによってスイッチ回路１８の切換えを制御する。また
、メモリ２４の制御については前述のとおりである。The control circuit 20 has an output that generates a control signal, ie, a switching pulse 50 (FIG. 3(E)), which instructs the switching of the switch circuit 18, as shown by a dotted line 30, thereby instructing the switching of the switch circuit 18. Control. Furthermore, the control of the memory 24 is as described above.
イメージセンサ１０への露光によってその撮像セルアレ
イに蓄積された電荷は、制御回路２０からの駆動線２８
に与えられる読出しクロックφ１に同期してその出力１
２Ｒ，１２Ｇおよび１２Ｂに３原色成分信号Ｒ，Ｇおよ
びＢの形でそれぞれ出力される。この３線読出しは、第
３図（Ｂ） （Ｃ）および（Ｄ）に示すように、互いに
１クロック分位相がすれて３りロック期間継続して出力
されるように行なわれる。これによって、見かけ上の読
出し速度が読出しクロック速度の１７３になっている。Charges accumulated in the image sensor array due to exposure to the image sensor 10 are transferred to the drive line 28 from the control circuit 20.
Its output 1 is synchronized with the read clock φ1 given to
Three primary color component signals R, G and B are output to 2R, 12G and 12B, respectively. As shown in FIGS. 3(B), 3(C) and 3(D), this 3-line readout is performed so that the signals are output continuously for a 3-line lock period with a phase shift of one clock from each other. As a result, the apparent read speed is 173 times the read clock speed.
３つのアナログ−ディジタル変換回路１４Ｒ，１４Ｇお
よび１４Ｂはそれぞれ３原色成分信号Ｒ，ＧおよびＢを
対応するディジタルデータに変換してその出力＋ＳＲ，
１６Ｇおよび１６Ｂにビット並列に出力する。The three analog-to-digital conversion circuits 14R, 14G, and 14B convert the three primary color component signals R, G, and B into corresponding digital data, and provide the outputs +SR,
Outputs bits in parallel to 16G and 16B.
１つの画素についてこのディジタルデータが出力されて
いる期間は、第３図かられかるように３クロック期間で
ある。The period during which this digital data is output for one pixel is three clock periods, as shown in FIG.
制御回路２０は、イメージセンサ１０の読出レフロック
φ１に所定の位相で同期してスイッチ回路１８に切換え
パルス５０を供給する。スイッチ回路１８は、パルス５
０に応動してその接続位置を順次シフトし、まず、最初
の１クロック期間、アナログ・ディジタル変換回路１４
Ｒの出力１６Ｒをメモリ２４の入力２２に、次の１クロ
ック期間、同１４Ｇの出力１［ＩＧを入力２２に、さら
に次の１クロック期間は、同１４Ｂの出力１［ＩＢを入
力２２に接続する。この３つのデータで１画素分のカラ
ー映像信号データが構成される。The control circuit 20 supplies a switching pulse 50 to the switch circuit 18 in synchronization with the read reflex clock φ1 of the image sensor 10 at a predetermined phase. The switch circuit 18
0, the connection position is sequentially shifted, and first, for the first one clock period, the analog-to-digital conversion circuit 14
The output 16R of R is connected to the input 22 of the memory 24, and for the next one clock period, the output 1 of the same 14G [IG is connected to the input 22, and for the next one clock period, the output 1 of the same 14B [IB] is connected to the input 22. do. These three pieces of data constitute color video signal data for one pixel.
制御回路２０は、イメージセンサ１０の読出し動作に同
期してメモリ２４の制御線２６に書込みイネーブル、書
込みクロックおよび記憶位置アドレスなどの制御信号を
与え、これによって映像信号データがメモリ２４に蓄積
される。このような動作をイメージセンサ１０の全撮像
セルについて繰返し行なうことによって、３原色映像信
号Ｒ，ＧおよびＢを繰返し読み出し、メモリ２４の順次
の記憶位置へ書き込ませる。これによって、１フレーム
ないしは１フイ一ルド分のカラー映像信号データがメモ
リ２４に格納される。The control circuit 20 provides control signals such as a write enable, a write clock, and a storage location address to the control line 26 of the memory 24 in synchronization with the read operation of the image sensor 10, thereby causing video signal data to be stored in the memory 24. . By repeating this operation for all the imaging cells of the image sensor 10, the three primary color video signals R, G, and B are repeatedly read out and written to successive storage locations in the memory 24. As a result, color video signal data for one frame or one field is stored in the memory 24.
これかられかるように、アナログΦディジタル変換回路
１４Ｒ，１４Ｇおよび１４Ｂから出力されるディジタル
映像信号データは、スイッチ回路１８によって３原色成
分がクロックφ１の３周期ごとに巡回的に順次に現われ
、メモリ２４に入力される。したがってメモリ２４には
、従来方式におけるような不要な映像信号データが蓄積
されることがない。As will be seen, the three primary color components of the digital video signal data output from the analog Φ digital conversion circuits 14R, 14G and 14B appear cyclically and sequentially every three cycles of the clock Φ1 by the switch circuit 18, and are stored in the memory 24. is input. Therefore, unnecessary video signal data is not stored in the memory 24 as in the conventional method.
第１図に示す実施例の実際の装置例が第２図に示されて
いる。以降の図において、第１図に示す構成要素と同様
の要素は同じ参照符号で示されている。この４Ｂ成例で
はスイッチ回ｊ！ｉ’５１ｆｌは、リングカウンタ６０
と、３つの３状態バッファ６２Ｒ，８２Ｇおよび８２Ｂ
とが図示のように接続されて構成されている。リンクカ
ウンタ６０は、制御回路２０からの制御線２８から得ら
れるクロックφ１を巡回的に計数してその３桁の計数値
を３状態バッファ１３２Ｒ，ｆ（２Ｇおよび８２Ｂにそ
れぞれ出力する。３状態バツフア＆２Ｌ ６２Ｇおよび
８２Ｂはそれぞれ、その出力がデータバス２２に接続さ
れ、開放状態、高レベルおよび低レベルの３つの出力状
態をとるバッファである。したがって、バッファ８２Ｒ
，６２ＧおよびＩ（２Ｂのうちリングカウンタ８０の出
力により付勢されたもののみがその入力側の論理状態を
データバス２２に転送する。したがってデータバス２２
には、イメージセンサ１０から読みｌＪｊされた３原色
成分Ｒ，ＧおよびＢの信号データが巡回的に順次に現わ
れる。An actual device example of the embodiment shown in FIG. 1 is shown in FIG. In the following figures, elements similar to those shown in FIG. 1 are designated with the same reference numerals. In this 4B example, switch times j! i'51fl is ring counter 60
and three three-state buffers 62R, 82G and 82B.
are connected as shown in the figure. The link counter 60 cyclically counts the clock φ1 obtained from the control line 28 from the control circuit 20 and outputs the 3-digit count value to the 3-state buffers 132R, f (2G and 82B, respectively). &2L 62G and 82B are respectively buffers whose outputs are connected to the data bus 22 and have three output states: open, high level, and low level. Therefore, buffer 82R
, 62G and I (of 2B, only those activated by the output of ring counter 80 transfer the logic state of their input side to data bus 22.
, the signal data of the three primary color components R, G, and B read from the image sensor 10 appear in sequence in a circular manner.
第４図には本発明の他の実施例が示され、この実施例は
、イメージセンサ１０の映像信号出力１２Ｒ２１２Ｇお
よび１２Ｂにスイッチ回路１８が接続され、スイッチ回
路１８の出カフ０がアナログ・ディジタル変換回路］４
を介してメモリ２４の入力２２に接続されている点で第
１図に示す実施例と相違する。イメーセンサｌＯはその
機能が１つの半導体チップに集積回路化され、スイッチ
回路１８はその集積回路の外部にある。アナログ・ディ
ジタル変換回路１４は、第１図の実施例におけるアナロ
グ・ディジタル変換回路１４Ｒ，１４Ｇまたは１４Ｂと
同じ構成でよい。FIG. 4 shows another embodiment of the present invention, in which a switch circuit 18 is connected to the video signal outputs 12R, 212G and 12B of the image sensor 10, and the output cuff 0 of the switch circuit 18 is an analog/digital signal output. Conversion circuit] 4
It differs from the embodiment shown in FIG. 1 in that it is connected to the input 22 of the memory 24 via the . The functions of the image sensor IO are integrated into one semiconductor chip, and the switch circuit 18 is located outside the integrated circuit. The analog-to-digital conversion circuit 14 may have the same configuration as the analog-to-digital conversion circuits 14R, 14G, or 14B in the embodiment shown in FIG.
この実施例では、アナログ・ディジタル変換回路１４に
３原色のアナログ映像信号を入力するに先立ってスイッ
チ回路１８にてそれを点順次の形に変換している。した
がって、アナログ・ディジタル変換回路１４も１回路で
よく、ゆえにその出力２２に含まれる信号線の本数も第
１図の実施例の信号線１［ＩＲ，１ｆｉＧおよびＩ［ｌ
Ｂの合計の１７３でよい。信号線本数の少ないことは、
装置内の結線や接続点の数が少ないことを意味し、これ
は装置全体の信頚性を向上させる。In this embodiment, before inputting the three primary color analog video signals to the analog-to-digital conversion circuit 14, the switch circuit 18 converts them into a dot-sequential format. Therefore, the analog-to-digital conversion circuit 14 only needs to be one circuit, and therefore the number of signal lines included in its output 22 is also the same as that of the signal lines 1[IR, 1fiG and I[l] in the embodiment of FIG.
The total number of B is 173. The small number of signal lines means that
This means fewer wires and connection points within the device, which improves the reliability of the entire device.
効 果
このように本発明によれば、固体イメージセンサからそ
れぞれ分解色成分信号の形で出力される映像信号が各分
解色成分が巡回的に順次に現われる信号に変換されてメ
モリに蓄積される。これによって、余分な映像信号デー
タをメモリに蓄積しないですみ、また信号線の本数も少
なくなる。したがって装置全体の信頼性も向上する。Effect As described above, according to the present invention, the video signals outputted from the solid-state image sensor in the form of separated color component signals are converted into signals in which each separated color component appears sequentially in a cyclical manner, and are stored in the memory. . This eliminates the need to store excess video signal data in the memory, and also reduces the number of signal lines. Therefore, the reliability of the entire device is also improved.
第１図は本発明による映像信号のディジタル記憶装置の
実施例を示す機能ブロック図、第２図は、第１図に示す
実施例の実際の装置例を示す機能ブロック図、
第３図は、第１図の装置の各部に現われる信号波形を示
すタイミング図、
第４図は本発明の他の実施例を示す第１図と同様の機能
ブロック図である。
主要部分の符号の説明
１０、、、イメージセンサ
１４Ｒ，１４，アナログ・ディジタル変換回路１８、、
、スイッチ回路
２０、、、制御回路
２４、、、メモリ
特許出願人 富士写真フィルム株式会社代 理 人
番数 老雄
丸山 隆夫
奉２図
６とｄFIG. 1 is a functional block diagram showing an embodiment of a digital storage device for video signals according to the present invention, FIG. 2 is a functional block diagram showing an actual device example of the embodiment shown in FIG. 1, and FIG. FIG. 4 is a timing diagram showing signal waveforms appearing in each part of the device shown in FIG. 1, and FIG. 4 is a functional block diagram similar to FIG. 1 showing another embodiment of the present invention. Explanation of symbols of main parts 10, image sensors 14R, 14, analog-to-digital conversion circuit 18, .
, switch circuit 20, , control circuit 24, , memory patent applicant Fuji Photo Film Co., Ltd. Representative Person number Takao Maruyama 2 Figures 6 and d
Claims (1)
じた映像信号を出力する複数の出力を有する固体イメー
ジセンサと、 該固体イメージセンサの複数の出力のそれぞれから出力
される映像信号を各分解色成分が巡回的に順次に現われ
るディジタルデータに変換する信号変換手段と、 該ディジタルデータを書換え可能に蓄積するメモリ手段
と、 前記固体イメージセンサを駆動して前記複数の出力に映
像信号を出力させ、これに同期して、前記信号変換手段
から出力されるディジタルデータを前記メモリ手段に蓄
積させる制御手段とを有することを特徴とする映像信号
のディジタル記憶装置。 ２、特許請求の範囲第１項記載の装置において、 前記信号変換手段は、 前記固体イメージセンサの複数の出力のそれぞれに接続
され、それぞれ該複数の出力のうちの対応するするもの
に得られる映像信号を対応するディジタルデータに変換
して出力する対応する複数のアナログ、ディジタル変換
手段と、 前記制御手段に応動し、該複数のアナログ・ディジタル
変換手段の出力を択一的に選択して前記メモリ手段に転
送する選択手段とを含み、前記制御手段は、前記固体イ
メージセンサの駆動に同期して、前記複数のアナログ・
ディジタル変換手段のそれぞれから出力されるディジタ
ルデータを各分解色成分について巡回的に順次選択させ
、該選択手段で選択されたディジタルデータを前記メモ
リ手段に蓄積することを特徴とするディジタル記憶装置
。 ３、特許請求の範囲第１項記載の装置において、 前記信号変換手段は、 前記制御手段に応動し、前記固体イメージセンサの複数
の出力を択一的に選択する選択手段と、 該選択手段の出力に接続され、該選択手段で選択された
映像信号を対応するディジタルデータに変換して出力す
るアナログ・ディジタル変換手段とを含み、 前記制御手段は、前記固体イメージセンサの駆動に同期
して、該固体イメージセンサから出力される映像信号を
各分解色成分について巡回的に順次選択させて前記アナ
ログ・ディジタル変換手段に入力し、該アナログ・ディ
ジタル変換手段から出力されたディジタルデータを前記
メモリ手段に蓄積することを特徴とするディジタル記憶
装置。[Scope of Claims] 1. A solid-state image sensor having a plurality of outputs each receiving incident light and outputting a video signal corresponding to the separated color components of the incident light; and from each of the plurality of outputs of the solid-state image sensor. a signal converting means for converting the output video signal into digital data in which each separated color component appears sequentially in a cyclical manner; a memory means for storing the digital data in a rewritable manner; and driving the solid-state image sensor to convert the plurality of A digital storage device for a video signal, characterized in that it has control means for outputting a video signal at the output of the signal converting means, and storing digital data output from the signal converting means in the memory means in synchronization with the video signal. 2. The device according to claim 1, wherein the signal converting means is connected to each of the plurality of outputs of the solid-state image sensor, and the signal conversion means is connected to each of the plurality of outputs of the solid-state image sensor, and converts the image obtained to the corresponding one of the plurality of outputs. a plurality of corresponding analog/digital conversion means for converting signals into corresponding digital data and outputting the same; and responsive to the control means, outputs of the plurality of analog/digital conversion means are selectively selected and outputted from the memory. selecting means for selecting the plurality of analog signals in synchronization with the driving of the solid-state image sensor.
A digital storage device characterized in that digital data output from each digital conversion means is cyclically and sequentially selected for each separated color component, and the digital data selected by the selection means is stored in the memory means. 3. The apparatus according to claim 1, wherein the signal conversion means includes: selection means for selectively selecting a plurality of outputs of the solid-state image sensor in response to the control means; an analog-to-digital conversion means connected to the output and converting the video signal selected by the selection means into corresponding digital data and outputting the same, the control means synchronously with driving the solid-state image sensor, The video signal output from the solid-state image sensor is cyclically and sequentially selected for each separated color component and inputted to the analog-to-digital conversion means, and the digital data output from the analog-to-digital conversion means is stored in the memory means. A digital storage device characterized by storage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270387A JP2690312B2 (en) | 1987-10-28 | 1987-10-28 | Digital storage device for video signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62270387A JP2690312B2 (en) | 1987-10-28 | 1987-10-28 | Digital storage device for video signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114286A true JPH01114286A (en) | 1989-05-02 |
| JP2690312B2 JP2690312B2 (en) | 1997-12-10 |
Family
ID=17485552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62270387A Expired - Fee Related JP2690312B2 (en) | 1987-10-28 | 1987-10-28 | Digital storage device for video signals |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2690312B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305686A (en) * | 1988-06-02 | 1989-12-08 | Olympus Optical Co Ltd | Electronic still camera |
| US6233010B1 (en) | 1990-11-20 | 2001-05-15 | St. Clair Intellectual Property Consultants, Inc. | Electronic still video camera with direct personal computer (PC) compatible digital format output |
| JP2001235794A (en) * | 1999-12-07 | 2001-08-31 | Semiconductor Insights Inc | Electric sensor device, method for generating electric signal from array of converter element |
| KR20030032500A (en) * | 2001-10-18 | 2003-04-26 | 삼성중공업 주식회사 | Capture system for moving picture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986987A (en) * | 1982-11-10 | 1984-05-19 | Matsushita Electric Ind Co Ltd | Color camera device |
| JPS60142689A (en) * | 1983-12-28 | 1985-07-27 | Canon Inc | Electronic camera |
-
1987
- 1987-10-28 JP JP62270387A patent/JP2690312B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5986987A (en) * | 1982-11-10 | 1984-05-19 | Matsushita Electric Ind Co Ltd | Color camera device |
| JPS60142689A (en) * | 1983-12-28 | 1985-07-27 | Canon Inc | Electronic camera |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01305686A (en) * | 1988-06-02 | 1989-12-08 | Olympus Optical Co Ltd | Electronic still camera |
| US6233010B1 (en) | 1990-11-20 | 2001-05-15 | St. Clair Intellectual Property Consultants, Inc. | Electronic still video camera with direct personal computer (PC) compatible digital format output |
| US6323899B1 (en) | 1990-11-20 | 2001-11-27 | St. Clair Intellectual Property Consultants, Inc. | Process for use in electronic camera |
| JP2001235794A (en) * | 1999-12-07 | 2001-08-31 | Semiconductor Insights Inc | Electric sensor device, method for generating electric signal from array of converter element |
| KR20030032500A (en) * | 2001-10-18 | 2003-04-26 | 삼성중공업 주식회사 | Capture system for moving picture |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2690312B2 (en) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6507011B2 (en) | Active pixel color linear sensor with line-packed pixel readout | |
| US7148927B2 (en) | Signal readout structure for an image sensing apparatus | |
| EP0527004B1 (en) | Image recording apparatus | |
| US5534921A (en) | CCD digital camera system with selectable memories | |
| JP3868648B2 (en) | Image sensor device and semiconductor image sensing device | |
| JP2760639B2 (en) | Solid-state imaging device and driving method thereof | |
| US5043817A (en) | Image pick-up apparatus with electronic zooming-in | |
| JP4049896B2 (en) | Image input device | |
| EP1453303A2 (en) | Simultaneous readout of rows in CMOS APS imagers | |
| JP3239087B2 (en) | Imaging device | |
| US6118481A (en) | Solid state image pick-up device and image pick-up apparatus | |
| US5150204A (en) | Solid state image pickup having plural pixels arranged on plural lines | |
| US6339213B2 (en) | Solid state imaging device and method for driving the same | |
| JPH01114286A (en) | Digital storage device for video signal | |
| EP0441345A1 (en) | High-definition still picture camera | |
| JPH05137071A (en) | Solid-state image pickup device | |
| JPH09233394A (en) | Image pickup device | |
| JP3251072B2 (en) | Solid-state imaging device | |
| JPH02268062A (en) | Photoelectric converter | |
| JP3244444B2 (en) | Solid-state imaging device | |
| JP2660592B2 (en) | High-definition still camera | |
| JP3485745B2 (en) | Solid-state imaging device | |
| JP4499387B2 (en) | Solid-state imaging device | |
| JP2587225B2 (en) | Solid-state imaging device | |
| JPH0595515A (en) | Solid-state image pickup element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |