JPH01114241A - 復調回路 - Google Patents
復調回路Info
- Publication number
- JPH01114241A JPH01114241A JP62272132A JP27213287A JPH01114241A JP H01114241 A JPH01114241 A JP H01114241A JP 62272132 A JP62272132 A JP 62272132A JP 27213287 A JP27213287 A JP 27213287A JP H01114241 A JPH01114241 A JP H01114241A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- circuit
- shift register
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 238000001514 detection method Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]
本発明は、データ信号の1ビット時間内にN周期または
N/2周期でFSK変調された受信信号を復調する復調
回路に関する。
N/2周期でFSK変調された受信信号を復調する復調
回路に関する。
[従来技術と欠点]
近年データ機器の増加に伴い、それらの相互間でデータ
の交換を行う要求が高まって来ている。
の交換を行う要求が高まって来ている。
そこで、各データ機器のデータ信号の伝送形態も一本の
同軸線路を利用し、バースト波状にデータ信号を搬送波
で変調し送出することにより線路を有効に利用する必要
がある。また、データの構成もパケット化することが一
般に行なわれている。
同軸線路を利用し、バースト波状にデータ信号を搬送波
で変調し送出することにより線路を有効に利用する必要
がある。また、データの構成もパケット化することが一
般に行なわれている。
さらに、データ信号の形態もrOJ r、IJの2種
類の信号のみでな、り、データの開始、終、了などをよ
り明確にする目的で特殊なデータ信号の/IPり−/を
利用する事も行なわれて来た。
類の信号のみでな、り、データの開始、終、了などをよ
り明確にする目的で特殊なデータ信号の/IPり−/を
利用する事も行なわれて来た。
M4図は、従来の復調回路の構成例を示すものである。
同図で端子1ノから入力する変調されたデータ信号は、
第5図(a)に示すようにデータ信号がrOJの場合は
1ビット時間内で2周期の電圧変化をし、「1」の場合
は1周期の電圧変化をする。これを受信する受信回路1
2では、変調されたデータ信号を規定の値の電圧になる
よう増幅し、内部のコンパレータで第5図[b)に示す
ようにパルス信号に整形する。この・やルス信号の立上
りエソデまたは立下りニップで発生するトリが信号によ
り同期信号発生回路13でクロックパルスを発生する。
第5図(a)に示すようにデータ信号がrOJの場合は
1ビット時間内で2周期の電圧変化をし、「1」の場合
は1周期の電圧変化をする。これを受信する受信回路1
2では、変調されたデータ信号を規定の値の電圧になる
よう増幅し、内部のコンパレータで第5図[b)に示す
ようにパルス信号に整形する。この・やルス信号の立上
りエソデまたは立下りニップで発生するトリが信号によ
り同期信号発生回路13でクロックパルスを発生する。
このクロックパルスの周期を安定に保つため、同期信号
発生回路13には水晶振動子14が接続されている。こ
の振動子14の発振周波数を内部カウンタにより分周し
、前記トリが信号でこの内部カウンタをリセットし、初
期化して同期させるようにしている。このようにして得
られるクロック/2ルスは、シフトレジスタ15に加え
られ、前記第5図(b)で示したパルス信号は、データ
信号1ビツト時間の捧時間分だけ遅延されてエクスクル
−シブオア回路(以下「EXオア回路」と称す)16の
入力端子へ与えられる。この時の波形を第5図(c)に
示す。EXオア回路16の他の入力端子には、上記第5
図(b)で示したパルス信号が加えられている。EXオ
ア回路16は前記2つの入力レベルが不一致の時にI”
l レベル信号を出力するためその出力波形は第5図(
d)に示すようになり、端子17へ復調データ信号とし
て出力される。
発生回路13には水晶振動子14が接続されている。こ
の振動子14の発振周波数を内部カウンタにより分周し
、前記トリが信号でこの内部カウンタをリセットし、初
期化して同期させるようにしている。このようにして得
られるクロック/2ルスは、シフトレジスタ15に加え
られ、前記第5図(b)で示したパルス信号は、データ
信号1ビツト時間の捧時間分だけ遅延されてエクスクル
−シブオア回路(以下「EXオア回路」と称す)16の
入力端子へ与えられる。この時の波形を第5図(c)に
示す。EXオア回路16の他の入力端子には、上記第5
図(b)で示したパルス信号が加えられている。EXオ
ア回路16は前記2つの入力レベルが不一致の時にI”
l レベル信号を出力するためその出力波形は第5図(
d)に示すようになり、端子17へ復調データ信号とし
て出力される。
しかし、このような復調回路では、扱えるデータ信号が
roJ rlJの2種類であり、その他の特殊な意味
を持つデータ信号は復調不可能である。
roJ rlJの2種類であり、その他の特殊な意味
を持つデータ信号は復調不可能である。
したがって、上記特殊なデータ信号に代わって、このl
”OJ rlJの2種類のデータ信号の組合せで例え
ばIQ 111 1110Jなど通常のデータ信号で用
いないピッ) i4ターンを作成する必要があり、扱え
るデータ信号を制限することとなる。また、多数のデー
タフレームで構成したパケット形式でデータ信号を伝送
する場合には、ビットエラーが起った際に各データ信号
のフレームを分離するためのフレーム同期信号を得るの
が困難であった。
”OJ rlJの2種類のデータ信号の組合せで例え
ばIQ 111 1110Jなど通常のデータ信号で用
いないピッ) i4ターンを作成する必要があり、扱え
るデータ信号を制限することとなる。また、多数のデー
タフレームで構成したパケット形式でデータ信号を伝送
する場合には、ビットエラーが起った際に各データ信号
のフレームを分離するためのフレーム同期信号を得るの
が困難であった。
[発明の目的]
この発明は上記のような実情に鑑みてなされたもので、
デジタルデータ信号のrOJ rlJにより1ビット
時間内で娘送波がN周期またはN/2R期で切替ること
により変調された信号を受信する復調回路において、1
ビット時間内で上記2つの周期の切替時間の組合せ形態
を変えた特殊な変調波をも復調可能とする復調回路を提
供することを目的とする。
デジタルデータ信号のrOJ rlJにより1ビット
時間内で娘送波がN周期またはN/2R期で切替ること
により変調された信号を受信する復調回路において、1
ビット時間内で上記2つの周期の切替時間の組合せ形態
を変えた特殊な変調波をも復調可能とする復調回路を提
供することを目的とする。
[発明の要点]
この発明は、受信回路の出力パルスを直接第1のシフト
レジスタに直接保持させると共に、反転して第2のシフ
トレジスタに保持させ、これらシフトレジスタの出力す
るデータ信号のrOJ rlJをマトリクス回路で検出
し、ゲート回路、ラッチ回路を介して、データ信号の1
ビツト周期内で種種変化する受信回路の出力パルスに対
応したデータ信号rOJ rlJその他特殊データ信
号に復調するようにしたものである。
レジスタに直接保持させると共に、反転して第2のシフ
トレジスタに保持させ、これらシフトレジスタの出力す
るデータ信号のrOJ rlJをマトリクス回路で検出
し、ゲート回路、ラッチ回路を介して、データ信号の1
ビツト周期内で種種変化する受信回路の出力パルスに対
応したデータ信号rOJ rlJその他特殊データ信
号に復調するようにしたものである。
[発明の実施例]
以下図面を参照して本発明の一実施例を説明する。
第1図はその回路構成を示すものである。同図で21は
変調された信号が入力される端子、22はこの端子2ノ
から入力された信号を受信する受信回路、23はこの受
信回路22の出力したパルス(i号をシフト保持する第
1のシフトレジスタ、24は水晶振動子、25は水晶振
動子24によって同期/4′ルスを発生する同期信号発
生回路、26はインバータ、27はこのインバータ26
で反転された受信回路22の出力/4’ルス信号をシフ
ト保持する第2のシフトレジスタ、28はマトリクス回
路、29はゲート回路、30はラッチ回路、31〜33
#′iそれぞれり。〜D2を出力する出力端子、34は
ビット同期発生回路である。
変調された信号が入力される端子、22はこの端子2ノ
から入力された信号を受信する受信回路、23はこの受
信回路22の出力したパルス(i号をシフト保持する第
1のシフトレジスタ、24は水晶振動子、25は水晶振
動子24によって同期/4′ルスを発生する同期信号発
生回路、26はインバータ、27はこのインバータ26
で反転された受信回路22の出力/4’ルス信号をシフ
ト保持する第2のシフトレジスタ、28はマトリクス回
路、29はゲート回路、30はラッチ回路、31〜33
#′iそれぞれり。〜D2を出力する出力端子、34は
ビット同期発生回路である。
上記端子2)には、第2図fa) 、 (b)に示すよ
うな波形の変調波が入力される。この変調波は、rOJ
rlJ及び特殊なデータパターンを組合ワせてバースト
波状に送られてくるパケット構成のものを6一 示し、「S」は無信号の状態であるサイレンスの時間を
、rpJは受信側で同期信号を確定させるためのプリア
ンプル時間を示す。この第3図(a)。
うな波形の変調波が入力される。この変調波は、rOJ
rlJ及び特殊なデータパターンを組合ワせてバースト
波状に送られてくるパケット構成のものを6一 示し、「S」は無信号の状態であるサイレンスの時間を
、rpJは受信側で同期信号を確定させるためのプリア
ンプル時間を示す。この第3図(a)。
価)では、プリアンプリの信号形態が[0101J で
ある場合を示すものとする。また同図中、「SD」はデ
ータの開始を示すスタートデリミタ、「D」は有効なデ
ータ、「ED」はデータの終了を示すエンドプリξりを
示す。上記第2図(a) 、 (b)に示す波形の変調
波が端子21に入力され、受信回路22に送られると、
受信回路22はこれを増幅、波形整形して第2図(c)
に示すような波形の信号とし、出力する。
ある場合を示すものとする。また同図中、「SD」はデ
ータの開始を示すスタートデリミタ、「D」は有効なデ
ータ、「ED」はデータの終了を示すエンドプリξりを
示す。上記第2図(a) 、 (b)に示す波形の変調
波が端子21に入力され、受信回路22に送られると、
受信回路22はこれを増幅、波形整形して第2図(c)
に示すような波形の信号とし、出力する。
ここで、受信回路22で受信されるデータ信号の波形が
第3図に示す如く「O」 「1」 「NN」「S」の4
種類あるものとする。例えば、同図中データ信号「0」
は、1ビット時間内ではTH,T。
第3図に示す如く「O」 「1」 「NN」「S」の4
種類あるものとする。例えば、同図中データ信号「0」
は、1ビット時間内ではTH,T。
が「H」レベル、T、、T、が「L」レベルの2周期の
変化を示す。同様に、データ信号「1」は、1ビット時
間内ではTH9Toが「H」レベル、T、、TI。
変化を示す。同様に、データ信号「1」は、1ビット時
間内ではTH9Toが「H」レベル、T、、TI。
が[、Jレベルとなり、1周期の変化を示す。データ信
号1’−NNJは、ノンデータペアを示す特殊なデータ
であり、’rHe’r、、’rつ、1゛8がrHJレベ
ル、ToITDIT、 、’r、が「L」レベルの2ビ
ット時間で構成される。さらに、無信号時のデータ信号
「S」は、TII−TAがすべてrLJレベルとなる。
号1’−NNJは、ノンデータペアを示す特殊なデータ
であり、’rHe’r、、’rつ、1゛8がrHJレベ
ル、ToITDIT、 、’r、が「L」レベルの2ビ
ット時間で構成される。さらに、無信号時のデータ信号
「S」は、TII−TAがすべてrLJレベルとなる。
さて、受信回路22で増幅、波形整形された変調波は、
第2図(c)に示すような波形となる。この信号が同期
信号発生回路25に送られると、同期信号発生回路25
は、そのパルスの立上りまたは立下りエッヂにより、デ
ータ信号の1ビット時間内を分割した周期、ここでは4
分割した周期の同期パルスを発生する。この同期パルス
は、その周期を安定に保つ目的で、水晶振動子24によ
り制御される。
第2図(c)に示すような波形となる。この信号が同期
信号発生回路25に送られると、同期信号発生回路25
は、そのパルスの立上りまたは立下りエッヂにより、デ
ータ信号の1ビット時間内を分割した周期、ここでは4
分割した周期の同期パルスを発生する。この同期パルス
は、その周期を安定に保つ目的で、水晶振動子24によ
り制御される。
同期信号発生回路25から出力された同期ノ臂ルスによ
り、第1のシフトレジスタ23が受信回路22の出力す
る信号を順次保持、シフトする。この第1のシフトレジ
スタ23の保持内容は、そのまま出力QA−QHとして
、マトリクス回路28に送られる。また、一方、上記受
信回路22の出、力する、信号はインバータ26で反転
された後、第2のシフトレジスタ27へも送られる。こ
の第2のシフトレジスタ27も、上記同期信号発生回路
25からの同期パルスが入力される毎に受信回路22か
らの信号を保持、シフトする。この第2のシフトレジス
タ27の保持内容が、出力QA−QHとして、やはりマ
トリクス回路28に送られる。上記インバータ26の出
力の代わりに、受信回路22内のコン/やレータの反転
出力を用いても良い。上記のような構成の結果、マトリ
クス回路28に入力される第1のシフトレジスタ23の
出力QA〜QHと第2のシフトレジスタ27の出力QA
〜Q!lとは、極性が反転したものとなる。
り、第1のシフトレジスタ23が受信回路22の出力す
る信号を順次保持、シフトする。この第1のシフトレジ
スタ23の保持内容は、そのまま出力QA−QHとして
、マトリクス回路28に送られる。また、一方、上記受
信回路22の出、力する、信号はインバータ26で反転
された後、第2のシフトレジスタ27へも送られる。こ
の第2のシフトレジスタ27も、上記同期信号発生回路
25からの同期パルスが入力される毎に受信回路22か
らの信号を保持、シフトする。この第2のシフトレジス
タ27の保持内容が、出力QA−QHとして、やはりマ
トリクス回路28に送られる。上記インバータ26の出
力の代わりに、受信回路22内のコン/やレータの反転
出力を用いても良い。上記のような構成の結果、マトリ
クス回路28に入力される第1のシフトレジスタ23の
出力QA〜QHと第2のシフトレジスタ27の出力QA
〜Q!lとは、極性が反転したものとなる。
なお、上記した2つのシフトレジスタ23.27は、多
段構成の段数を「8」としているが、データ信号の1ビ
ツト内の分割数やデータの種類をいくつにするかにより
任意に決定することができるこのような2つのシフトレ
ジスタ23.27の構成にすることにより、データ信号
の伝送速度が高速の場合、あるいはデータ信号の1ビッ
ト時間内の分割数を多くした場合、第2図(c)に示す
1ビット時間内の受信波形の・臂ルス幅が狭くなっても
、シフトレジスタ23.27の出力QA〜QH1QA〜
魅の相互間の時間関係は、同期信号発生回路25からの
同期パルスに同期しているので、時間差を少なくするこ
とができる。
段構成の段数を「8」としているが、データ信号の1ビ
ツト内の分割数やデータの種類をいくつにするかにより
任意に決定することができるこのような2つのシフトレ
ジスタ23.27の構成にすることにより、データ信号
の伝送速度が高速の場合、あるいはデータ信号の1ビッ
ト時間内の分割数を多くした場合、第2図(c)に示す
1ビット時間内の受信波形の・臂ルス幅が狭くなっても
、シフトレジスタ23.27の出力QA〜QH1QA〜
魅の相互間の時間関係は、同期信号発生回路25からの
同期パルスに同期しているので、時間差を少なくするこ
とができる。
もし、第2のシフトレジスタ27を用いず、第1のシフ
トレジスタ23の出力を反転させるためのインバータを
各段に介して反転出力させた場合、そのインバータで時
間遅れが生じ、高速のデT、り転送に対応できなくなる
ので、不利となる。
トレジスタ23の出力を反転させるためのインバータを
各段に介して反転出力させた場合、そのインバータで時
間遅れが生じ、高速のデT、り転送に対応できなくなる
ので、不利となる。
マトリクス回路28は、受信する波形が第3図で「H」
レベルである際に第1のシフトレジスタ23側の出力Q
A−QHを選択するように、また、受信する波形が第3
図で「L」レベルである際には第2のシフトレジスタ2
7側の出力QA〜9Hを選択するようにダイオード2B
&〜、? g n を設Qる。例えば、データの種類が
「0」の場合、QHIQ、 、Q、 、Q、を選択する
ようにダイオード281〜28nを設けることにより、
第3図のTH−w T、のパターンがrl O10Jで
データの種類「0」に対応した検出パルス出力を?−ト
回路29に与えることができる。この出力のタイミング
は受信信号THが第1のシフトレジスタ23のQHに致
達した場合にのみ出力される。他のデータの種類につい
ても前記と同様の手法で、ダイオード28h〜28nを
選択するように設定しておくことにより、データの種類
に相当する検出パルス出力をゲート回路29へ与えるこ
とができる。
レベルである際に第1のシフトレジスタ23側の出力Q
A−QHを選択するように、また、受信する波形が第3
図で「L」レベルである際には第2のシフトレジスタ2
7側の出力QA〜9Hを選択するようにダイオード2B
&〜、? g n を設Qる。例えば、データの種類が
「0」の場合、QHIQ、 、Q、 、Q、を選択する
ようにダイオード281〜28nを設けることにより、
第3図のTH−w T、のパターンがrl O10Jで
データの種類「0」に対応した検出パルス出力を?−ト
回路29に与えることができる。この出力のタイミング
は受信信号THが第1のシフトレジスタ23のQHに致
達した場合にのみ出力される。他のデータの種類につい
ても前記と同様の手法で、ダイオード28h〜28nを
選択するように設定しておくことにより、データの種類
に相当する検出パルス出力をゲート回路29へ与えるこ
とができる。
ビット同期発生回路34は、データ信号の1ビット時間
に対応した同期信号を発生するもので、前記同期信号発
生回路25からの同期・々ルスを分周するカウンタで構
成される。このカウンタは、データ信号の到来時、すな
わち、QH,QG、Q、 、Q、が「H」レベルの時、
第3図のデータ「B」の位tにリセットされ、以後、各
1ビット時間の先頭でビット同期ノ4ルスを出力する。
に対応した同期信号を発生するもので、前記同期信号発
生回路25からの同期・々ルスを分周するカウンタで構
成される。このカウンタは、データ信号の到来時、すな
わち、QH,QG、Q、 、Q、が「H」レベルの時、
第3図のデータ「B」の位tにリセットされ、以後、各
1ビット時間の先頭でビット同期ノ4ルスを出力する。
このときの出力波形を第2図fglに示す。ゲート回路
29は、第3図に示したデータの種類roJ rxJ
rNNJrsJに相当する検出パルスの相互干渉を
なくすため、前記ビット同期パルスと図示しないAND
回路を介してラッチ回路30へ出力する。
29は、第3図に示したデータの種類roJ rxJ
rNNJrsJに相当する検出パルスの相互干渉を
なくすため、前記ビット同期パルスと図示しないAND
回路を介してラッチ回路30へ出力する。
ラッチ回路30は、ビット同期発生回路34からの上記
第2図(g)に示したビット同期パルスでゲート回路2
9からの検出パルスを保持することにより、データ信号
の種類に相当した出力、すなわち、復調信号を端子31
〜33から信号り。−D2として出力する。この時の信
号波形は、第2図(d)〜(f)に示すようになる。こ
こで信号り。はデータ信号のrOJ rlJを表わし
、データ信号が「0」の時は「L」レベル、データ信号
「1」の時は「H」レベルとなる。また、信号D1Vi
、データ信号の到来を示すもので、無信号時、すなわち
データ信号が「S」のときに「H」レベル、その他のと
きは「L」レベルとなる。さらに、信号D1の変化を信
号D2のノンデータベア「NNJの立上り時間まで保持
し、第2図(e)に示す波形の破線部のようにする場合
は、ゲート回路29の構成を変えることで容易に実行可
能となる。この場合は、データ信号とプリアンプル「P
」の部分との区別がより明確になるという利点がある。
第2図(g)に示したビット同期パルスでゲート回路2
9からの検出パルスを保持することにより、データ信号
の種類に相当した出力、すなわち、復調信号を端子31
〜33から信号り。−D2として出力する。この時の信
号波形は、第2図(d)〜(f)に示すようになる。こ
こで信号り。はデータ信号のrOJ rlJを表わし
、データ信号が「0」の時は「L」レベル、データ信号
「1」の時は「H」レベルとなる。また、信号D1Vi
、データ信号の到来を示すもので、無信号時、すなわち
データ信号が「S」のときに「H」レベル、その他のと
きは「L」レベルとなる。さらに、信号D1の変化を信
号D2のノンデータベア「NNJの立上り時間まで保持
し、第2図(e)に示す波形の破線部のようにする場合
は、ゲート回路29の構成を変えることで容易に実行可
能となる。この場合は、データ信号とプリアンプル「P
」の部分との区別がより明確になるという利点がある。
信号D2は、特殊なデータであるノンデータペア「NN
」を示すもので、この「NNJまたはrsJの時のみr
lレベルとなる。
」を示すもので、この「NNJまたはrsJの時のみr
lレベルとなる。
以上に述べた如く、ここでは取扱うデータの種類として
「0」 「1」 「NN」 「S」の4つとしたが、こ
れに限るものではなく、データの種類やデータ信号の1
ビツト内の分割数を変えることや、ビット数を増してデ
ータ信号の種類に特殊なデータ構成のものを加えること
も可能である。
「0」 「1」 「NN」 「S」の4つとしたが、こ
れに限るものではなく、データの種類やデータ信号の1
ビツト内の分割数を変えることや、ビット数を増してデ
ータ信号の種類に特殊なデータ構成のものを加えること
も可能である。
[発明の効果]
以上詳記したようにこの発明によれば、受信回路の出力
/’Pルスを直接第1のシフトレジスタに保持させると
共に、反転して第2のシフトレジスタにも保持させ、こ
れらシフトレジスタの出力するデータ信号のrOJ
rlJをマトリクス回路で検出し、ゲート回路、ラッチ
回路を介して、データ信号の1ビット周期内で種々変化
する受信回路の出力パルスに対応したrOJ rlJ
その他特殊データ信号に復調するようにしたのでデータ
信号の伝送フォーマット内にこの特殊なデータを含ませ
ることにより、必要なデータと、データの開始、終了を
示すデリミタやプリアンプル等を容易に区別することが
でき、データ伝送時におけるデータ内容の信頼性が向上
すると共に、2つのシフトレジスタによって受信した変
調波形の極性の対となったものを得るため、レジスタへ
の入力が高速であっても、両レジスタの出力に時間差を
生じることがなく、高速のデータ復調が可能となる復調
回路を提供することができる。
/’Pルスを直接第1のシフトレジスタに保持させると
共に、反転して第2のシフトレジスタにも保持させ、こ
れらシフトレジスタの出力するデータ信号のrOJ
rlJをマトリクス回路で検出し、ゲート回路、ラッチ
回路を介して、データ信号の1ビット周期内で種々変化
する受信回路の出力パルスに対応したrOJ rlJ
その他特殊データ信号に復調するようにしたのでデータ
信号の伝送フォーマット内にこの特殊なデータを含ませ
ることにより、必要なデータと、データの開始、終了を
示すデリミタやプリアンプル等を容易に区別することが
でき、データ伝送時におけるデータ内容の信頼性が向上
すると共に、2つのシフトレジスタによって受信した変
調波形の極性の対となったものを得るため、レジスタへ
の入力が高速であっても、両レジスタの出力に時間差を
生じることがなく、高速のデータ復調が可能となる復調
回路を提供することができる。
第1図乃至第3図はこの発明の一実施例を示すもので、
第1図は回路構成を示すブロック図、第2図は第1図各
部での信号波形を示す図、第3図はデータ種類とその受
信波形及び出力状態を示す図、第4図は従来の復調回路
の構成を示すブロック図、第5図は第4図番部での信号
波形を示す図である。 11、’21・・・入力端子、12.22・・・受信回
路、13.25・・・同期信号発生回路、14.24・
・・水晶振動子、15・・・シフトレジスタ、17.3
1〜33・・・出力端子、23・・・第1のシフトレジ
スタ、26・・・インバータ、27・・・第2のシフト
レジスタ、28・・・マトリクス回路、29・・・ゲー
ト回路、30・・・ラッチ回路、34・・・ビット同期
発生回路。 出願人代理人 弁理士 鈴 江 武 彦第5図 手続補正書 昭和 年2.1慴セ2日
第1図は回路構成を示すブロック図、第2図は第1図各
部での信号波形を示す図、第3図はデータ種類とその受
信波形及び出力状態を示す図、第4図は従来の復調回路
の構成を示すブロック図、第5図は第4図番部での信号
波形を示す図である。 11、’21・・・入力端子、12.22・・・受信回
路、13.25・・・同期信号発生回路、14.24・
・・水晶振動子、15・・・シフトレジスタ、17.3
1〜33・・・出力端子、23・・・第1のシフトレジ
スタ、26・・・インバータ、27・・・第2のシフト
レジスタ、28・・・マトリクス回路、29・・・ゲー
ト回路、30・・・ラッチ回路、34・・・ビット同期
発生回路。 出願人代理人 弁理士 鈴 江 武 彦第5図 手続補正書 昭和 年2.1慴セ2日
Claims (1)
- 【特許請求の範囲】 デジタルのデータ信号の「0」「1」により1ビット時
間内で搬送波がN周期またはN/2周期で切替ることに
より変調された信号を受信する復調回路において、 変調された受信信号に同期する同期信号から得られる2
N周期のクロック信号を用いて前記受信信号を多段の第
1のシフトレジスタに取込む一方、反転した受信信号を
多段の第2のシフトレジスタに取込む取込手段と、 この取込手段の第1のシフトレジスタ及び第2のシフト
レジスタの各段の出力からデータ信号の「0」「1」を
検出する、マトリクス回路からなる検出手段と、 1ビット時間内でN周期及びN/2周期以外の特殊な周
期で転送される特殊データを検出する一方、1ビット時
間のビット同期信号を発生させ、データ信号を「0」「
1」及び特殊データに分離するゲート回路と、 このゲート回路の出力を保持する保持手段とを具備した
ことを特徴とする復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62272132A JPH01114241A (ja) | 1987-10-28 | 1987-10-28 | 復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62272132A JPH01114241A (ja) | 1987-10-28 | 1987-10-28 | 復調回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01114241A true JPH01114241A (ja) | 1989-05-02 |
Family
ID=17509539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62272132A Pending JPH01114241A (ja) | 1987-10-28 | 1987-10-28 | 復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01114241A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8181267B2 (en) * | 2010-06-11 | 2012-05-15 | Shimadzu Corporation | Scanning-type probe microscope |
-
1987
- 1987-10-28 JP JP62272132A patent/JPH01114241A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8181267B2 (en) * | 2010-06-11 | 2012-05-15 | Shimadzu Corporation | Scanning-type probe microscope |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01114241A (ja) | 復調回路 | |
JPS5974757A (ja) | 同期信号検出回路 | |
JPS63196129A (ja) | スペクトラム拡散通信受信装置 | |
JPS60224346A (ja) | 同期クロツク発生回路 | |
SU543166A1 (ru) | Система радиосв зи фазомодулированными колебани ми | |
SU1479936A1 (ru) | Способ обнаружени столкновений в линии цифровой св зи с коллективным доступом и адаптер дл его осуществлени | |
JPH04145566A (ja) | シリアル転送回路 | |
JP3090696B2 (ja) | Fsk復調回路 | |
JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置,受信装置および送受信装置 | |
SU565408A1 (ru) | Приемник сигналов относительной фазовой манипул ции | |
JPS62181556A (ja) | デイジタル変復調回路 | |
SU455358A1 (ru) | Способ передачи информации двоичными импульсами по синхронному цифровому тракту | |
RU2192711C2 (ru) | Устройство синхронизации по циклам | |
SU1363501A1 (ru) | Цифровой частотный демодул тор | |
JPH09331319A (ja) | 伝送信号同期システム | |
JPS6380636A (ja) | デ−タ伝送方式及びデ−タ伝送回路 | |
JPS63198432A (ja) | 同期クロツク発生回路 | |
JPH0748673B2 (ja) | スペクトラム拡散受信機 | |
JPH0637743A (ja) | 直列データ受信装置 | |
JPH01309447A (ja) | 単線同期式通信方式 | |
JPS59125143A (ja) | 非同期変復調装置 | |
JPH01186031A (ja) | データ伝送方式 | |
JPH0748703B2 (ja) | スペクトラム拡散受信機 | |
JPS62179248A (ja) | 信号受信装置 | |
JPS6377238A (ja) | デ−タ伝送方法 |