JPH01109442A - スキャンパス制御装置 - Google Patents
スキャンパス制御装置Info
- Publication number
- JPH01109442A JPH01109442A JP62266995A JP26699587A JPH01109442A JP H01109442 A JPH01109442 A JP H01109442A JP 62266995 A JP62266995 A JP 62266995A JP 26699587 A JP26699587 A JP 26699587A JP H01109442 A JPH01109442 A JP H01109442A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- path
- scan path
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 description 53
- 238000012423 maintenance Methods 0.000 description 34
- 238000003745 diagnosis Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はスキャンパス制御装置に関し、特にデータ処理
装置に用いられるスキャンパス制御装置に関する。
装置に用いられるスキャンパス制御装置に関する。
!!反1
従来、この種のスキャンパス制御装置は、第2図に示す
ように、アドレスカウンタ41と、書込みデータレジス
タ42と、スキャンデータバッファ43と、読出しデー
タレジスタ44と、スキャン制御部45とにより構成さ
れ、論理装置1と保守診断装置3とに夫々接続されてい
る。
ように、アドレスカウンタ41と、書込みデータレジス
タ42と、スキャンデータバッファ43と、読出しデー
タレジスタ44と、スキャン制御部45とにより構成さ
れ、論理装置1と保守診断装置3とに夫々接続されてい
る。
論理装置1はスキャンパス11〜14と、これらスキャ
ンパス11〜14の出力の中から1つを選択する選択回
路15とを含んで構成されている。
ンパス11〜14の出力の中から1つを選択する選択回
路15とを含んで構成されている。
保守診断装置3は論理装置1のスキャンパス11〜14
からのスキャンデータの処理を行っている。
からのスキャンデータの処理を行っている。
スキャンパス制御装置4のアドレスカウンタ41はスキ
ャンデータバッファ43に対してワードアドレスを指示
し、スキャンデータバッファ43において書込みあるい
は読出しが行われる毎に歩進する機能を有している。
ャンデータバッファ43に対してワードアドレスを指示
し、スキャンデータバッファ43において書込みあるい
は読出しが行われる毎に歩進する機能を有している。
書込みデータレジスタ42はスキャンデータバッファ4
3への書込みデータを一時的に保持し、保守診断装置3
から信号線104を介して送出されてくる1ワ一ド分の
データを保持する機能と、スキャンパス11〜14から
選択回路15と信号線101とを介して送出されてくる
スキャンアウトデータを1ビツトづつシフトアウト類に
シフトしなから1ワ一ド分を保持する機能とを有してい
る。
3への書込みデータを一時的に保持し、保守診断装置3
から信号線104を介して送出されてくる1ワ一ド分の
データを保持する機能と、スキャンパス11〜14から
選択回路15と信号線101とを介して送出されてくる
スキャンアウトデータを1ビツトづつシフトアウト類に
シフトしなから1ワ一ド分を保持する機能とを有してい
る。
この書込みデータレジスタ42はパラレル入出力とシリ
アル入力とが可能なレジスタの一種である。
アル入力とが可能なレジスタの一種である。
スキャンデータバッファ43はスキャンパス11〜14
へのスキャンインデータとスキャンパス11〜14から
のスキャンアウトデータとを格納し、たとえば8ビツト
構成のワードを複数個保持できるRAM (ランダムア
クセスメモリ)などによシ構成されている。
へのスキャンインデータとスキャンパス11〜14から
のスキャンアウトデータとを格納し、たとえば8ビツト
構成のワードを複数個保持できるRAM (ランダムア
クセスメモリ)などによシ構成されている。
読出しデータレジスタ44はスキャンデータバッファ4
3からの読出しデータを一時的に保持し、保守診断装置
3に対して信号線103を介してワード単位のデータを
送出するための機能と、信号線102を介してスキャン
インデータを1ビツトづつスキャンパス11〜14に送
出する機能とを有している。この読出しデータレジスタ
44はパラレル入出力とシリアル出力とが可能なレジス
タの一種である。
3からの読出しデータを一時的に保持し、保守診断装置
3に対して信号線103を介してワード単位のデータを
送出するための機能と、信号線102を介してスキャン
インデータを1ビツトづつスキャンパス11〜14に送
出する機能とを有している。この読出しデータレジスタ
44はパラレル入出力とシリアル出力とが可能なレジス
タの一種である。
スキャン制御部45はスキャンイン動作とスキャンアウ
ト動作とにおいてスキャンパス制御装置4内の各部の制
御や、論理装置1のスキャンパス11〜14に対するシ
フトクロックの供給などを制御する。
ト動作とにおいてスキャンパス制御装置4内の各部の制
御や、論理装置1のスキャンパス11〜14に対するシ
フトクロックの供給などを制御する。
上述のように構成されたシステムにおいてスキャンアウ
ト動作を行う場合には、まずアドレスカウンタ41が初
期設定され、スキャン制御部45からスキャンパス11
に対してシフトクロックが供給される。
ト動作を行う場合には、まずアドレスカウンタ41が初
期設定され、スキャン制御部45からスキャンパス11
に対してシフトクロックが供給される。
スキャンパス11ではスキャン制御部45からのシフト
クロックの供給毎に内容が1ビツトづつシフトされ、ス
キャンパス11でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ42
にシリアルに入力される。
クロックの供給毎に内容が1ビツトづつシフトされ、ス
キャンパス11でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ42
にシリアルに入力される。
書込みデータレジスタ42にスキャンパス11からのス
キャンアウトデータが8ピット揃うと、書込みデータレ
ジスタ42に保持されたスキャンアウトデータがアドレ
スカウンタ41によシ指定されるスキャンデータバッフ
ァ43のアドレスに対して書込まれる。この書込みデー
タレジスタ42に保持されたスキャンアウトデータのス
キャンデータバッファ43への書込みが終了すると、ア
ドレスカウンタ41の値が歩進されて次のワードの書込
み処理に移る。
キャンアウトデータが8ピット揃うと、書込みデータレ
ジスタ42に保持されたスキャンアウトデータがアドレ
スカウンタ41によシ指定されるスキャンデータバッフ
ァ43のアドレスに対して書込まれる。この書込みデー
タレジスタ42に保持されたスキャンアウトデータのス
キャンデータバッファ43への書込みが終了すると、ア
ドレスカウンタ41の値が歩進されて次のワードの書込
み処理に移る。
このスキャンパス11に対するシフト動作と、書込みデ
ータレジスタ42に8ビツト(1ワード)ノテータが揃
う毎になされるスキャンデータバッファ43へのデータ
の書込み動作とが終了すると、スキャンデータバッファ
43に格納されたスキャンパス11からのスキャンアウ
トデータが読出しデータレジスタ44と信号線103と
を介して保守診断装置3に1ワードづつ順次送出される
。
ータレジスタ42に8ビツト(1ワード)ノテータが揃
う毎になされるスキャンデータバッファ43へのデータ
の書込み動作とが終了すると、スキャンデータバッファ
43に格納されたスキャンパス11からのスキャンアウ
トデータが読出しデータレジスタ44と信号線103と
を介して保守診断装置3に1ワードづつ順次送出される
。
以上の一連の動作によシスキャンパス11のスキャンア
ウト動作が終了し、同様にして、スキャンパス12〜1
4の内容が順次スキャンアウトさし、論理装置1のスキ
ャンパス11〜14全ての内容がスキャンアウトされる
こととなる。
ウト動作が終了し、同様にして、スキャンパス12〜1
4の内容が順次スキャンアウトさし、論理装置1のスキ
ャンパス11〜14全ての内容がスキャンアウトされる
こととなる。
このシステムにおいてスキャンイン動作を行う場合には
、まずアドレスカウンタ41が初期設定された後に、保
守診断装置3からスキャンパス11にスキャンイ/すべ
きデータが信号線104を介して1ワ一ド単位毎に書込
みデータレジスタ42にセットされる。
、まずアドレスカウンタ41が初期設定された後に、保
守診断装置3からスキャンパス11にスキャンイ/すべ
きデータが信号線104を介して1ワ一ド単位毎に書込
みデータレジスタ42にセットされる。
この書込みデータレジスタ42にセットされたスキャン
インデータはアドレスカウンタ41によって指定される
スキャンデータバッファ43のアドレスに対して書込ま
れ、アドレスカウンタ41の値が歩進されて次のワード
の書込み処理に移る。
インデータはアドレスカウンタ41によって指定される
スキャンデータバッファ43のアドレスに対して書込ま
れ、アドレスカウンタ41の値が歩進されて次のワード
の書込み処理に移る。
上述の動作によシスキャンパス11にスキャン亡−
インすべく1−夕が全てスキャンデータバッファ43に
書込まれると、次にスキャンパス11に対するシフトイ
/動作が実行される。
書込まれると、次にスキャンパス11に対するシフトイ
/動作が実行される。
このスキャンパス11に対するシフトイン動作の実行に
際して、アドレスカウンタ41が初期膜511れ、スキ
ャンデータバッファ43の内容が1ワードづつ読出され
て読出しデータレジスタ44にセットされる。
際して、アドレスカウンタ41が初期膜511れ、スキ
ャンデータバッファ43の内容が1ワードづつ読出され
て読出しデータレジスタ44にセットされる。
読出しデータレジスタ44にセットされたスキャンイン
データは信号線102を介して1ビツトづつ順次スキャ
ンパス11の入力端に送出され、スキャン制御部45か
らシフトクロックが供給される毎に1ビツトづつスキャ
ンパス11にシフトされる。スキャンインデータがスキ
ャンパス11に8ビツトシフトされる毎に、アドレスカ
ウンタ41が歩進され、スキャンデータバッファ43か
ら新たなスキャンインデータが読出されて読出しデータ
レジスタ44にセットされる。
データは信号線102を介して1ビツトづつ順次スキャ
ンパス11の入力端に送出され、スキャン制御部45か
らシフトクロックが供給される毎に1ビツトづつスキャ
ンパス11にシフトされる。スキャンインデータがスキ
ャンパス11に8ビツトシフトされる毎に、アドレスカ
ウンタ41が歩進され、スキャンデータバッファ43か
ら新たなスキャンインデータが読出されて読出しデータ
レジスタ44にセットされる。
以上の一連の動作によりスキャンパス11のスキャンイ
ン動作が終了し、同様にして、スキャンパス12〜14
に保守診断装置3からスキャンパス1嗜〜14にスキャ
ンインすべきデータが順次スキャンインされ、論理装置
1のスキャンハス11〜14全てにスキャンインデー、
夕がスキャンインされることとなる。
ン動作が終了し、同様にして、スキャンパス12〜14
に保守診断装置3からスキャンパス1嗜〜14にスキャ
ンインすべきデータが順次スキャンインされ、論理装置
1のスキャンハス11〜14全てにスキャンインデー、
夕がスキャンインされることとなる。
このような従来のスキャンパス制御装置4では、複数の
スキャンパス11〜14に対スるスー+−yンイン/ス
キャンアウト動作が1つづつ順番に行われているので、
このスキャン機能を使用する場合、たとえば装置障害時
のログアラ) (log out)などにおいては、ス
キャンイン/スキャンアウト動作に時間がかかるために
装置の障害復旧に長時間を要し、また、スキャンパス1
1〜14を使用した装置診断にも多大な時間を要するた
め、装置の保守時間が長くなるという欠点がある。
スキャンパス11〜14に対スるスー+−yンイン/ス
キャンアウト動作が1つづつ順番に行われているので、
このスキャン機能を使用する場合、たとえば装置障害時
のログアラ) (log out)などにおいては、ス
キャンイン/スキャンアウト動作に時間がかかるために
装置の障害復旧に長時間を要し、また、スキャンパス1
1〜14を使用した装置診断にも多大な時間を要するた
め、装置の保守時間が長くなるという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去1べくな
されたもので、スキャン動作を高速化することができ、
装置の保守時間を短縮することができるスキャンパス制
御装置の提供を目的とする。
されたもので、スキャン動作を高速化することができ、
装置の保守時間を短縮することができるスキャンパス制
御装置の提供を目的とする。
1里9!皇
本発明によるスキャンパス制御装置は、複数のスキャン
パスに対するスキャン動作を制御するスキャンパス制御
装置であって、前記スキャン動作のデータを格納する第
1および第2の格納手段を設け、前記第1の格納手段を
用いて前記スキャンパスのうちの1つに対して前記スキ
ャン動作を行つているときに、それと同時に外部装置に
おいて前記第2の格納手段を用いて他のスキャンパスの
前記スキャン動作のデータの書込みまたは読出しを行う
ようにしたことを特徴とする。
パスに対するスキャン動作を制御するスキャンパス制御
装置であって、前記スキャン動作のデータを格納する第
1および第2の格納手段を設け、前記第1の格納手段を
用いて前記スキャンパスのうちの1つに対して前記スキ
ャン動作を行つているときに、それと同時に外部装置に
おいて前記第2の格納手段を用いて他のスキャンパスの
前記スキャン動作のデータの書込みまたは読出しを行う
ようにしたことを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。図において、本発明の一実施例によるスキャンパス
制御装置2は、アドレスカウンタ20.21と、書込み
データレジスタ22.23と、スキャンデータバッファ
24.25と、読出しデータレジスタ26.27と、選
択回路28゜29と、スキャン制御部30とによシ構成
され、論理装置1と保守診断装置3とに夫々接続されて
いる。
る。図において、本発明の一実施例によるスキャンパス
制御装置2は、アドレスカウンタ20.21と、書込み
データレジスタ22.23と、スキャンデータバッファ
24.25と、読出しデータレジスタ26.27と、選
択回路28゜29と、スキャン制御部30とによシ構成
され、論理装置1と保守診断装置3とに夫々接続されて
いる。
論理装置1はスキャンパス11〜14と、コレらスキャ
ンパス11〜14の出力の中から1つを選択する選択回
路15とを含んで構成されている。
ンパス11〜14の出力の中から1つを選択する選択回
路15とを含んで構成されている。
保守診断装置3は論理装置1のスキャンパス11〜14
におけるスキャンデータの処理を行っている。
におけるスキャンデータの処理を行っている。
スキャンパス制御装置2のアドレスカウンタ20.21
はスキャンデータバッファ24.25に対してワードア
ドレスを指示し、スキャンデータバッファ24.25に
おいて書込みあるいは読出しが行われるごとに歩進する
機能を有している。
はスキャンデータバッファ24.25に対してワードア
ドレスを指示し、スキャンデータバッファ24.25に
おいて書込みあるいは読出しが行われるごとに歩進する
機能を有している。
書込みデータレジスタ22.23はスキャンデータバッ
ファ24.25への書込みデータを一時的に保持し、保
守診断装置3から信号線104を介して送出されてぐる
1ワ一ド分のデータを保持する機能と、スキャンパス1
1〜14から選択回路15と信号線101とを介して送
出されてくるスキャンアウトデータを1ビツトづつシフ
トアウト類にシフトしなから1ワ一ド分を保持する機能
とを有している。この書込みデータレジスタ22゜23
はパラレル人出方とシリアル入力とが可能なレジスタの
一種である。
ファ24.25への書込みデータを一時的に保持し、保
守診断装置3から信号線104を介して送出されてぐる
1ワ一ド分のデータを保持する機能と、スキャンパス1
1〜14から選択回路15と信号線101とを介して送
出されてくるスキャンアウトデータを1ビツトづつシフ
トアウト類にシフトしなから1ワ一ド分を保持する機能
とを有している。この書込みデータレジスタ22゜23
はパラレル人出方とシリアル入力とが可能なレジスタの
一種である。
スキャンデータバッファ24.25はスキャンパス11
〜14へのスキャンインデータトスキャンパス11〜1
4からのスキャンアウトデータとを格納し、たとえば8
ビツト構成のワードを複数個保持できるRAMなどによ
シ構成されている。
〜14へのスキャンインデータトスキャンパス11〜1
4からのスキャンアウトデータとを格納し、たとえば8
ビツト構成のワードを複数個保持できるRAMなどによ
シ構成されている。
読出しデータレジスタ26.27はスキャンデータバッ
ファ24.25からの読出しデータを一時的に保持し、
保守診断装置3に対して選択回路28と信号線103と
を介してワード単位のデータを送出するための機能と、
選択回路29と信号線102とを介してスキャンインデ
ータを1ビツトづつスキャンパス11〜14に送出する
機能とを有している。この読出しデータレジスタ26゜
27はパラレル入出力とシリアル出力とが可能なレジス
タの一種である。
ファ24.25からの読出しデータを一時的に保持し、
保守診断装置3に対して選択回路28と信号線103と
を介してワード単位のデータを送出するための機能と、
選択回路29と信号線102とを介してスキャンインデ
ータを1ビツトづつスキャンパス11〜14に送出する
機能とを有している。この読出しデータレジスタ26゜
27はパラレル入出力とシリアル出力とが可能なレジス
タの一種である。
選択回路28は読出しデータレジスタ26.27からの
パラレル出力のうち一方を選択し、そのパラレル出力を
信号線103を介して保守診断装置3に送出する。
パラレル出力のうち一方を選択し、そのパラレル出力を
信号線103を介して保守診断装置3に送出する。
選択回路29は読出しデータレジスタ26.27からの
シリアル出力のうち一方を選択し、そのシリアル出力を
スキャンインデータとして信号線104を介してスキャ
ンパス11〜14夫々に出力する。
シリアル出力のうち一方を選択し、そのシリアル出力を
スキャンインデータとして信号線104を介してスキャ
ンパス11〜14夫々に出力する。
スキャン制御部30はスキャンイン動作とスキャンアウ
ト動作とにおいてスキャンノくス制御装置2内の各部の
制御や、論理装置1のスキャンノくス11〜14に対す
るシフトクロックの供給などを制御する。
ト動作とにおいてスキャンノくス制御装置2内の各部の
制御や、論理装置1のスキャンノくス11〜14に対す
るシフトクロックの供給などを制御する。
上述のように構成されたシステムにおいてスキャンアウ
ト動作を行う場合には、まずアドレスカウンタ20が初
期設定され、スキャン制御部30からスキャンパスll
に対してシフトクロックが供給される。
ト動作を行う場合には、まずアドレスカウンタ20が初
期設定され、スキャン制御部30からスキャンパスll
に対してシフトクロックが供給される。
スキャンパス11ではスキャン制御部30からのシフト
クロックの供給毎に内容が1ビツトづつシフトされ、ス
キャンパス11でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ22
にシリアルに入力される。
クロックの供給毎に内容が1ビツトづつシフトされ、ス
キャンパス11でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ22
にシリアルに入力される。
書込みデータレジスタ22にスキャンパス11からのス
キャンアウトデータが8ビット揃うと、書込みデータレ
ジスタ22に保持されたスキャンアウトデータがアドレ
スカウンタ20によシ指定されるスキャンデータバッフ
ァ24のアドレスに対して書込まれる。この書込みデー
タレジスタ22に保持されたスキャンアウトデータのス
キャンデータバッファ24への書込みが終了すると、ア
ドレスカウンタ20の値が歩進されて次のワードの書込
み処理に移る。
キャンアウトデータが8ビット揃うと、書込みデータレ
ジスタ22に保持されたスキャンアウトデータがアドレ
スカウンタ20によシ指定されるスキャンデータバッフ
ァ24のアドレスに対して書込まれる。この書込みデー
タレジスタ22に保持されたスキャンアウトデータのス
キャンデータバッファ24への書込みが終了すると、ア
ドレスカウンタ20の値が歩進されて次のワードの書込
み処理に移る。
このスキャンパス11に対するシフト動作と、書込みデ
ータレジスタ22に8ビツト(1ワード)のデータが揃
う毎になされるスキャンデータバッファ24へのデータ
の書込み動作とが終了すると、スキャンデータバッファ
24に格納されたスキャンパス11からのスキャンアウ
トデータが読出しデータレジスタ26と選択回路28と
信号線103とを介して保守診断装置3に1ワードづつ
順次送出される。
ータレジスタ22に8ビツト(1ワード)のデータが揃
う毎になされるスキャンデータバッファ24へのデータ
の書込み動作とが終了すると、スキャンデータバッファ
24に格納されたスキャンパス11からのスキャンアウ
トデータが読出しデータレジスタ26と選択回路28と
信号線103とを介して保守診断装置3に1ワードづつ
順次送出される。
このスキャンパス11のスキャンアウトデータを保守診
断装置3がスキャンデータバッファ24から読出してい
る間に1スキヤンパス12に対するスキャンアウト動作
が行われる。
断装置3がスキャンデータバッファ24から読出してい
る間に1スキヤンパス12に対するスキャンアウト動作
が行われる。
すなわち、アドレスカウンタ21が初期設定され、スキ
ャン制御部30からスキャンノ(ス12に対してシフト
クロックが供給される。
ャン制御部30からスキャンノ(ス12に対してシフト
クロックが供給される。
スキャンパス12ではスキャン制御部30からのシフト
クロックの供給毎に内容が1ピツトツつシフトされ、ス
キャンパス12でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ23
にシリアルに入力される。
クロックの供給毎に内容が1ピツトツつシフトされ、ス
キャンパス12でのシフト動作によシ出力されたデータ
は選択回路15で選択されて書込みデータレジスタ23
にシリアルに入力される。
書込みデータレジスタ23にスキャンノ(ス12からの
スキャンアウトデータが8ピット揃うと、書込みデータ
レジスタ23に保持されたスキャンアウトデータがアド
レスカウンタ21によシ指定されるスキャンデータバッ
ファ25のアドレスに対して書込まれる。この書込みデ
ータレジスタ23に保持されたスキャンアウトデータの
スキャンデー/バッファ25への書込みが終了すると、
アドレスカウンタ21の値が歩進されて次のワードの書
込み処理に移る。
スキャンアウトデータが8ピット揃うと、書込みデータ
レジスタ23に保持されたスキャンアウトデータがアド
レスカウンタ21によシ指定されるスキャンデータバッ
ファ25のアドレスに対して書込まれる。この書込みデ
ータレジスタ23に保持されたスキャンアウトデータの
スキャンデー/バッファ25への書込みが終了すると、
アドレスカウンタ21の値が歩進されて次のワードの書
込み処理に移る。
このスキャンパス12に対するシフト動作と、書込みデ
ータレジスタ23に8ピツ)(17−)’)のデータが
揃う毎になされるスキャンデータバッファ25へのデー
タの書込み動作とが終了すると、スキャンデータバッフ
ァ25に格納されたスキャンパス12からのスキャンア
ウトデータが読出しデータレジスタ27と選択回路28
と信号線103とを介して保守診断装置3に1ワードづ
つ順次送出される。
ータレジスタ23に8ピツ)(17−)’)のデータが
揃う毎になされるスキャンデータバッファ25へのデー
タの書込み動作とが終了すると、スキャンデータバッフ
ァ25に格納されたスキャンパス12からのスキャンア
ウトデータが読出しデータレジスタ27と選択回路28
と信号線103とを介して保守診断装置3に1ワードづ
つ順次送出される。
以後、上述の動作と同様にして、スキャンパス12のス
キャンアウトデータが保守診断装置3によりスキャンデ
ータバッファ25から読出されている間に、スキャンデ
ータバッファ24にスキャンパス13からのスキャンア
ウトデータが書込まれ、スキャンパス13のスキャンア
ウトデータが保守診断装置3によシスキャンデータバッ
ファ24から読出されている間に、スキャンデータバッ
ファ25にスキャンパス14からのスキャンアウトデー
タが書込まれ、このスキャンデータバッファ25に書込
まれたスキャンパス14からのスキャンアウトデータが
保守診断装置3によシ読出されて、論理装置1のスキャ
ンパス11〜14全てに対するスキャンアウト動作が順
次行われ、論理装置1のスキャンパス11〜14全ての
内容がスキャンアウトされることとなる。
キャンアウトデータが保守診断装置3によりスキャンデ
ータバッファ25から読出されている間に、スキャンデ
ータバッファ24にスキャンパス13からのスキャンア
ウトデータが書込まれ、スキャンパス13のスキャンア
ウトデータが保守診断装置3によシスキャンデータバッ
ファ24から読出されている間に、スキャンデータバッ
ファ25にスキャンパス14からのスキャンアウトデー
タが書込まれ、このスキャンデータバッファ25に書込
まれたスキャンパス14からのスキャンアウトデータが
保守診断装置3によシ読出されて、論理装置1のスキャ
ンパス11〜14全てに対するスキャンアウト動作が順
次行われ、論理装置1のスキャンパス11〜14全ての
内容がスキャンアウトされることとなる。
また、このシステムにおいてスキャンイン動作を行う場
合には、まずアドレスカウンタ20が初期設定された後
に、保守診断装置3からスキャンパス11にスキャンイ
ンすべきデータが信号線104を介して1ワ一ド単位毎
に書込みデータレジスタ22にセットされる。
合には、まずアドレスカウンタ20が初期設定された後
に、保守診断装置3からスキャンパス11にスキャンイ
ンすべきデータが信号線104を介して1ワ一ド単位毎
に書込みデータレジスタ22にセットされる。
この書込みデータレジスタ22にセットされたスキャン
インデータはアドレスカウンタ20によって指定される
スキャンデータバッファ24のアドレスに対して書込ま
れ、アドレスカウンタ20の値が歩進されて次のワード
の書込み処理に移る。
インデータはアドレスカウンタ20によって指定される
スキャンデータバッファ24のアドレスに対して書込ま
れ、アドレスカウンタ20の値が歩進されて次のワード
の書込み処理に移る。
上述の動作によシスキャンパス11にスキャンインすべ
きデータが全てスキャンデータバッファ24に書込まれ
ると、次にスキャンパス11に対するシフトイン動作が
実行される。
きデータが全てスキャンデータバッファ24に書込まれ
ると、次にスキャンパス11に対するシフトイン動作が
実行される。
このスキャンパス11に対するシフトイン動作の実行に
際して、アドレスカウンタ20が初期設定され、スキャ
ンデータバッファ24の内容が1ワードづつ読出されて
読出しデータレジスタ26にセットされる。
際して、アドレスカウンタ20が初期設定され、スキャ
ンデータバッファ24の内容が1ワードづつ読出されて
読出しデータレジスタ26にセットされる。
読出しデータレジスタ26にセットされたスキャンイン
データは選択回路29と信号線102とを介して1ビツ
トづつ順次スキャンパス11の入力端に送出され、スキ
ャン制御部3oからシフトクロックが供給される毎に1
ピツトづつスキャンパス11にシフトされる。スキャン
インデータがスキャンパス11に8ビツトシフトされる
毎に、アドレスカウンタ2oが歩進され、スキャンデー
タバッファ24から新たなスキャンインデータカ読出さ
れて読出しデータレジスタ26にセットされる。
データは選択回路29と信号線102とを介して1ビツ
トづつ順次スキャンパス11の入力端に送出され、スキ
ャン制御部3oからシフトクロックが供給される毎に1
ピツトづつスキャンパス11にシフトされる。スキャン
インデータがスキャンパス11に8ビツトシフトされる
毎に、アドレスカウンタ2oが歩進され、スキャンデー
タバッファ24から新たなスキャンインデータカ読出さ
れて読出しデータレジスタ26にセットされる。
以上の一連の動作によシスキャンパス11のスキャンイ
ン動作が完了する。このスキャンパス11にスキャンデ
ータバッファ24を介して保守診断装置3からのスキャ
ンインデータが書込まれている間に、スキャンパス12
にスキャンインすべきデータが保守診断装置3からスキ
ャンデータバッファ25に書込まれる。
ン動作が完了する。このスキャンパス11にスキャンデ
ータバッファ24を介して保守診断装置3からのスキャ
ンインデータが書込まれている間に、スキャンパス12
にスキャンインすべきデータが保守診断装置3からスキ
ャンデータバッファ25に書込まれる。
すなわち、アドレスカウンタ21が初期設定された後に
、保守診断装置3からスキャンパス12にスキャンイン
すべきデータが信号線104を介して1ワ一ド単位毎に
書込みデータレジスタ23にセットされる。
、保守診断装置3からスキャンパス12にスキャンイン
すべきデータが信号線104を介して1ワ一ド単位毎に
書込みデータレジスタ23にセットされる。
この書込みデータレジスタ23にセットされたスキャン
インデータはアドレスカウンタ21によって指定される
スキャンデータバッファ25のアドレスに対して書込ま
れ、アドレスカウンタ21の値が歩進されて次のワード
の書込み処理に移る。
インデータはアドレスカウンタ21によって指定される
スキャンデータバッファ25のアドレスに対して書込ま
れ、アドレスカウンタ21の値が歩進されて次のワード
の書込み処理に移る。
上述の動作によりスキャンパス12にスキャンインすべ
きデータが全てスキャンデータバッファ25に書込まれ
ると、次にスキャンパス12に対するシフトイン動作が
実行される。
きデータが全てスキャンデータバッファ25に書込まれ
ると、次にスキャンパス12に対するシフトイン動作が
実行される。
このスキャンパス12に対するシフトイン動作の実行に
際して、アドレスカウンタ21が初期設定すれ、スキャ
ンデータバッファ25の内容が1ワードづつ読出されて
読出しデータレジスタ27にセットされる。
際して、アドレスカウンタ21が初期設定すれ、スキャ
ンデータバッファ25の内容が1ワードづつ読出されて
読出しデータレジスタ27にセットされる。
読出しデータレジスタ27にセットされたスキャンイン
データは選択回路29と信号線102とを介して1ビツ
トづつ順次スキャンパス12の入力端に送出され、スキ
ャン制御部30からシフトクロックが供給される毎に1
ビツトづつスキャンパス12にシフトされる。スキャン
インデータがスキャンパス12に8ビツトシフトされる
毎に、アドレスカウンタ21が歩進され、スキャンデー
タバッファ25から新たなスキャンインデータが読出さ
れて読出しデータレジスタ27にセットされる。
データは選択回路29と信号線102とを介して1ビツ
トづつ順次スキャンパス12の入力端に送出され、スキ
ャン制御部30からシフトクロックが供給される毎に1
ビツトづつスキャンパス12にシフトされる。スキャン
インデータがスキャンパス12に8ビツトシフトされる
毎に、アドレスカウンタ21が歩進され、スキャンデー
タバッファ25から新たなスキャンインデータが読出さ
れて読出しデータレジスタ27にセットされる。
以上の一連の動作によシスキャンパス12のスキャンイ
ン動作が終了する。このスキャンパス12にスキャンデ
ータバッファ25を介して保守診断装置3からのスキャ
ンインデータが書込まれている間に、スキャンパス13
にスキャンインすべきデータが保守診断装置3からスキ
ャンデータバッファ24に書込まれる。
ン動作が終了する。このスキャンパス12にスキャンデ
ータバッファ25を介して保守診断装置3からのスキャ
ンインデータが書込まれている間に、スキャンパス13
にスキャンインすべきデータが保守診断装置3からスキ
ャンデータバッファ24に書込まれる。
以後、上述の動作と同様にして、スキャンパス13にス
キャンデータバッファ24を介して保守診断装置3から
のスキャンインデータが書込まれている間に、スキャン
パス14にスキャンインすべきデータが保守診断装置3
からスキャンデータバッファ25に書込まれ、このスキ
ャンデータバッファ25に書込まれたスキャンインデー
タがスキャンパス14に書込まれて、論理装置1のスキ
ャンパス11〜14全てに対するスキャンイン動作が順
次行われ、論理装置1のスキャンパス11〜14全てに
保守診断装置3からのデータがスキャンインされること
となる。
キャンデータバッファ24を介して保守診断装置3から
のスキャンインデータが書込まれている間に、スキャン
パス14にスキャンインすべきデータが保守診断装置3
からスキャンデータバッファ25に書込まれ、このスキ
ャンデータバッファ25に書込まれたスキャンインデー
タがスキャンパス14に書込まれて、論理装置1のスキ
ャンパス11〜14全てに対するスキャンイン動作が順
次行われ、論理装置1のスキャンパス11〜14全てに
保守診断装置3からのデータがスキャンインされること
となる。
このようにス¥ヤンデータパツファ24を用いてスキャ
ンパス11〜14に対するスキャンイン/スキャンアウ
ト動作を行っているときに、と・れと同時に、保守診断
装置3からスキャンデータバッファ25に次のスキャン
パスへのスキャンインデータをセットしたシ、あるいは
スキャンデータバッファ24を用いて現在性われている
スキャンアウト動作の前に行われたスキャンアウト動作
によシスキャンアウトされてスキャンデータバッファ2
5に格納されているスキャンアウトデータな保守診断装
置3によシ読出す番ようにすることによって、スキャン
イン/スキャンアウト動作を高速に行うことができる。
ンパス11〜14に対するスキャンイン/スキャンアウ
ト動作を行っているときに、と・れと同時に、保守診断
装置3からスキャンデータバッファ25に次のスキャン
パスへのスキャンインデータをセットしたシ、あるいは
スキャンデータバッファ24を用いて現在性われている
スキャンアウト動作の前に行われたスキャンアウト動作
によシスキャンアウトされてスキャンデータバッファ2
5に格納されているスキャンアウトデータな保守診断装
置3によシ読出す番ようにすることによって、スキャン
イン/スキャンアウト動作を高速に行うことができる。
また、このスキャンイン/スキャンアウト動作の高速化
によシ装置の保守時間を短縮することができる。
によシ装置の保守時間を短縮することができる。
発明の詳細
な説明したように本発明によれば、複数のスキャンパス
に対するスキャン動作のデータを格納する格納手段を複
数設け、格納手段のうちの1つを用いてスキャンパスの
うちの1つに対してスキャン動作を行っているときに1
同時に外部装置において他の格納手段を用いて他のスキ
ャンパスに対するスキャン動作のデータの書込みまたは
読出しを行うようにすることによって、スキャン動作を
高速化することができ、装置の保守時間を短縮すること
ができるという効果がある。
に対するスキャン動作のデータを格納する格納手段を複
数設け、格納手段のうちの1つを用いてスキャンパスの
うちの1つに対してスキャン動作を行っているときに1
同時に外部装置において他の格納手段を用いて他のスキ
ャンパスに対するスキャン動作のデータの書込みまたは
読出しを行うようにすることによって、スキャン動作を
高速化することができ、装置の保守時間を短縮すること
ができるという効果がある。
第1図は本発明の一実施例の構成を示すブロック図、第
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・論理装置 2・・・スキャンパス制御装置
3・・・保守診断装置 11〜14・・・スキャンパス
20.21・・・アドレスカウンタ 22.23・・・書込みデータレジスタ24.25・・
・スキャンデータバッファ26.27・・・読出しデー
タレジスタ28.29・・・選択回路
2図は従来例の構成を示すブロック図である。 主要部分の符号の説明 1・・・論理装置 2・・・スキャンパス制御装置
3・・・保守診断装置 11〜14・・・スキャンパス
20.21・・・アドレスカウンタ 22.23・・・書込みデータレジスタ24.25・・
・スキャンデータバッファ26.27・・・読出しデー
タレジスタ28.29・・・選択回路
Claims (1)
- 複数のスキャンパスに対するスキャン動作を制御するス
キャンパス制御装置であつて、前記スキャン動作のデー
タを格納する第1および第2の格納手段を設け、前記第
1の格納手段を用いて前記スキャンパスのうちの1つに
対して前記スキャン動作を行つているときに、それと同
時に外部装置において前記第2の格納手段を用いて他の
スキャンパスの前記スキャン動作のデータの書込みまた
は読出しを行うようにしたことを特徴とするスキャンパ
ス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266995A JPH01109442A (ja) | 1987-10-22 | 1987-10-22 | スキャンパス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62266995A JPH01109442A (ja) | 1987-10-22 | 1987-10-22 | スキャンパス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01109442A true JPH01109442A (ja) | 1989-04-26 |
Family
ID=17438597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62266995A Pending JPH01109442A (ja) | 1987-10-22 | 1987-10-22 | スキャンパス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01109442A (ja) |
-
1987
- 1987-10-22 JP JP62266995A patent/JPH01109442A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5285153A (en) | Apparatus for facilitating scan testing of asynchronous logic circuitry | |
US4369511A (en) | Semiconductor memory test equipment | |
KR100694440B1 (ko) | 반도체기억장치 | |
US4553090A (en) | Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion | |
US4450538A (en) | Address accessed memory device having parallel to serial conversion | |
US4095283A (en) | First in-first out memory array containing special bits for replacement addressing | |
KR940001340A (ko) | 셀프- 타임드 메모리 어레이를 갖는 완전 테스트 가능한 칩 | |
US4912395A (en) | Testable LSI device incorporating latch/shift registers and method of testing the same | |
US4388701A (en) | Recirculating loop memory array having a shift register buffer for parallel fetching and storing | |
KR100276504B1 (ko) | 오류 데이터 저장 시스템 | |
JPH01109442A (ja) | スキャンパス制御装置 | |
JPH11176200A (ja) | 直接アクセスモードテスト制御回路を備える高速半導体メモリ装置及びそのテスト方法 | |
KR0170210B1 (ko) | 메모리 장치의 테스트 회로 | |
JPH01109443A (ja) | スキャンパス制御装置 | |
JP2006058242A (ja) | 集積回路 | |
US7099201B1 (en) | Multifunctional latch circuit for use with both SRAM array and self test device | |
US20020053055A1 (en) | Semiconductor device having a test mode | |
JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
US6629275B1 (en) | Reinstate apparatus and method to recreate data background for testing SRAM | |
JPH06290584A (ja) | 半導体記憶装置 | |
JP2740459B2 (ja) | 半導体記憶装置 | |
US6222793B1 (en) | Memory devices having a restore start address counter | |
JP2877505B2 (ja) | Lsi実装ボード及びデータ処理装置 | |
JPS63265341A (ja) | スキヤンパス制御装置 | |
JP2512945B2 (ja) | 画像メモリ装置 |