JPH01100467A - 平滑回路 - Google Patents
平滑回路Info
- Publication number
- JPH01100467A JPH01100467A JP25902687A JP25902687A JPH01100467A JP H01100467 A JPH01100467 A JP H01100467A JP 25902687 A JP25902687 A JP 25902687A JP 25902687 A JP25902687 A JP 25902687A JP H01100467 A JPH01100467 A JP H01100467A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level
- base
- input signal
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009499 grossing Methods 0.000 title claims description 29
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000004904 shortening Methods 0.000 abstract 1
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は平滑回路に関する。
オーディオ用増幅回路の利得や出力レベルを制御するA
GC(自動利得制御)回路やALC(自動レベル制御)
回′路に用いられる平滑回路では、入力信号レベルが小
さなレベルから大きなレベルに変化するときの出力信号
レベルの応答時間(以下に、この時間を「アタックタイ
ム」と呼ぶ)は重要な特性である。
GC(自動利得制御)回路やALC(自動レベル制御)
回′路に用いられる平滑回路では、入力信号レベルが小
さなレベルから大きなレベルに変化するときの出力信号
レベルの応答時間(以下に、この時間を「アタックタイ
ム」と呼ぶ)は重要な特性である。
第3図は従来の平滑回路を示す回路図である。
また、第4図は入力信号と出力信号の波形を示す信号波
形図である。
形図である。
第3図(a)に示す従来の平滑回路において、抵抗R,
はその一端を入力信号■が入る入力端子に接続しており
、抵抗R2はその一端を抵抗R1の他端である中間点に
接続してその他端を出力信号Oが出る出力端子に接続し
ている。
はその一端を入力信号■が入る入力端子に接続しており
、抵抗R2はその一端を抵抗R1の他端である中間点に
接続してその他端を出力信号Oが出る出力端子に接続し
ている。
また、第1のコンデンサC1は、その一端を抵抗R1お
よび抵抗R2が接続した中間点に接続し、その他端にバ
イアス電圧■1を加えている。
よび抵抗R2が接続した中間点に接続し、その他端にバ
イアス電圧■1を加えている。
一方、第2のコンデンサC2は、その一端を出力端子に
接続し、その他端にバイアス電圧V1を加えている。
接続し、その他端にバイアス電圧V1を加えている。
第3図(a)に示す従来の平滑回路は、第4図(a)に
示す入力信号Iが入力すれば、第4図(b)に示すアタ
ックタイムfを有する出力信号Oを出力し、第4図(C
)に示す入力信号■が入力すれば、第4図(d)に示す
アタックタイムgを有する出力信号Oを出力する。
示す入力信号Iが入力すれば、第4図(b)に示すアタ
ックタイムfを有する出力信号Oを出力し、第4図(C
)に示す入力信号■が入力すれば、第4図(d)に示す
アタックタイムgを有する出力信号Oを出力する。
第4図に示すように、入力信号Iのレベルが小さなレベ
ルから大きなレベルに変化する変化量が大きい場合にア
タックタイムがより゛長くなる。
ルから大きなレベルに変化する変化量が大きい場合にア
タックタイムがより゛長くなる。
すなわち、変化量が小さい第4図(a)の場合における
第4図(b)のアタックタイムfより、第4図(c)の
場合における第4図(d)のアタックタイムgがより長
くなる。
第4図(b)のアタックタイムfより、第4図(c)の
場合における第4図(d)のアタックタイムgがより長
くなる。
しかし、このような変化量が大きい場合も小さい場合も
含めて、アタックタイムf、gは短い時間であることが
求められることが多い。
含めて、アタックタイムf、gは短い時間であることが
求められることが多い。
このため、第3図(b)に示す従来の平滑回路が使用さ
れる。
れる。
第3図(b)に示す従来の平滑回路は、第3図(a>に
示す従来の平滑回路に加えて、ダイオードD1が抵抗R
2に並列に、中間点から出力端子へ電流を導通できる方
向に接続されている。
示す従来の平滑回路に加えて、ダイオードD1が抵抗R
2に並列に、中間点から出力端子へ電流を導通できる方
向に接続されている。
このため、入力信号■のレベルが小さなレベルから大き
なレベルに変化する変化量が大きい場合に、中間点が出
力端子よりダイオードD、の動作電圧以上に高くなれば
、ダイオードDIが導通するので、第3図(a)の場合
よりアタックタイムf、g(特にアタックタイムg)は
、より短い時間となる。
なレベルに変化する変化量が大きい場合に、中間点が出
力端子よりダイオードD、の動作電圧以上に高くなれば
、ダイオードDIが導通するので、第3図(a)の場合
よりアタックタイムf、g(特にアタックタイムg)は
、より短い時間となる。
(、発明が解決しようとする問題点〕
上述した従来の平滑回路は、アタックタイムが長く、ダ
イオードを使用した場合でも、中間点が出力端子よりそ
のダイオードの動作電圧(0,7V程度)以上に高くな
らなければダイオードが動作しないので、入力信号レベ
ルの一定値以下の変化量に対しては、アタックタイムが
短くならないという問題点がある。
イオードを使用した場合でも、中間点が出力端子よりそ
のダイオードの動作電圧(0,7V程度)以上に高くな
らなければダイオードが動作しないので、入力信号レベ
ルの一定値以下の変化量に対しては、アタックタイムが
短くならないという問題点がある。
すなわち、第3図(b)の場合において、第4図(a)
の入力信号レベルの変化量がある一定値以下であれば、
第4図(b)のアタックタイムfは短くならないので、
第3図(b)に示す従来の平滑回路は、低電圧の入力信
号に対してあまり適していないこととなる。
の入力信号レベルの変化量がある一定値以下であれば、
第4図(b)のアタックタイムfは短くならないので、
第3図(b)に示す従来の平滑回路は、低電圧の入力信
号に対してあまり適していないこととなる。
また、ダイオードの動作電圧にばらつきがあるので、ダ
イオードによってアタックタイムが短くなる入力信号レ
ベルの変化量がばらついてしまい、このばらつきを回路
定数などをどのように設定しても回避することができな
いという欠点がある。
イオードによってアタックタイムが短くなる入力信号レ
ベルの変化量がばらついてしまい、このばらつきを回路
定数などをどのように設定しても回避することができな
いという欠点がある。
本発明の目的は、入力信号レベルの変化に対して、出力
信号レベルの変化を追随させるアタックタイムを十分短
くできる平滑回路を提供することである。
信号レベルの変化を追随させるアタックタイムを十分短
くできる平滑回路を提供することである。
本発明の平滑回路は、一端を入力信号が入る入力端子に
接続した第1の抵抗と、一端を前記第1の抵抗の他端で
ある中間点に接続して他端を出力信号が出る出力端子に
接続した第2の抵抗と、−端を前記中間点に接続し他端
を第1の定電圧源(または接地端子)に接続した第1の
コンデンサと、一端を前記出゛力端子に接続し他端を前
記第1の定電圧源(または接地端子)に接続した第2の
コンデンサとを備えた平滑回路において、(A)ベース
を前記中間点に接続し、エミッタを定電流源に接続した
第1のトランジスタ、(B)ベースおよびコレクタを前
記第1のトランジスタのコレクタに負荷として接続し、
エミッタを第2の定電圧源に接続し、前記第1のトラン
ジスタに対して反対極性を有する第2のトランジスタ、 (C)ベースを前記出力端子に接続し、エミッタを前記
定電流源に接続し、コレクタを前記第2の定電圧源に接
続し、前記第1のトランジスタと同一極性で差動増幅器
を形成する第3のトランジスタ、 (D)ベースを前記第2のトランジスタのベースに接続
し、エミッタを前記第2の定電圧源に接続し、コレクタ
を適切な抵抗値に設定された第3の抵抗を通じて第3の
定電圧源(または接地端子)に接続し、前記第2のトラ
ンジスタと同一極性を有して並行動作する第4のトラン
ジスタ、 (E)ベースを前記第4のトランジスタのコレクタに接
続し、エミッタを前記出力端子および前記第3のトラン
ジスタのベースに接続し、コレクタを前記中間点および
前記第1のトランジスタのベースに接続し、前記第1の
トランジスタと同一極性で前記第1のトランジスタを導
通させる方向の前記中間点の電位変動により導通して、
前記出力信号を前記中間点の電位変動に速やかに追随さ
せる第5のトランジスタ、 を備えて構成されている。
接続した第1の抵抗と、一端を前記第1の抵抗の他端で
ある中間点に接続して他端を出力信号が出る出力端子に
接続した第2の抵抗と、−端を前記中間点に接続し他端
を第1の定電圧源(または接地端子)に接続した第1の
コンデンサと、一端を前記出゛力端子に接続し他端を前
記第1の定電圧源(または接地端子)に接続した第2の
コンデンサとを備えた平滑回路において、(A)ベース
を前記中間点に接続し、エミッタを定電流源に接続した
第1のトランジスタ、(B)ベースおよびコレクタを前
記第1のトランジスタのコレクタに負荷として接続し、
エミッタを第2の定電圧源に接続し、前記第1のトラン
ジスタに対して反対極性を有する第2のトランジスタ、 (C)ベースを前記出力端子に接続し、エミッタを前記
定電流源に接続し、コレクタを前記第2の定電圧源に接
続し、前記第1のトランジスタと同一極性で差動増幅器
を形成する第3のトランジスタ、 (D)ベースを前記第2のトランジスタのベースに接続
し、エミッタを前記第2の定電圧源に接続し、コレクタ
を適切な抵抗値に設定された第3の抵抗を通じて第3の
定電圧源(または接地端子)に接続し、前記第2のトラ
ンジスタと同一極性を有して並行動作する第4のトラン
ジスタ、 (E)ベースを前記第4のトランジスタのコレクタに接
続し、エミッタを前記出力端子および前記第3のトラン
ジスタのベースに接続し、コレクタを前記中間点および
前記第1のトランジスタのベースに接続し、前記第1の
トランジスタと同一極性で前記第1のトランジスタを導
通させる方向の前記中間点の電位変動により導通して、
前記出力信号を前記中間点の電位変動に速やかに追随さ
せる第5のトランジスタ、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の平滑回路の一実施例を示す回路図であ
る。
る。
第1図において、まず、第1の抵抗R1は、その一端を
入力信号■が入る入力端子に接続し、第2の抵抗R2は
、その一端を抵抗R1の他端である中間点に接続し、そ
の他端を出力信号Oが出る出力端子に接続している。
入力信号■が入る入力端子に接続し、第2の抵抗R2は
、その一端を抵抗R1の他端である中間点に接続し、そ
の他端を出力信号Oが出る出力端子に接続している。
また、第1のコンデンサC1は、その一端を抵抗R1お
よび抵抗R2に接続し、その他端に第1の定電圧源から
供給されたバイアス電圧V1が加えられ、第2のコンデ
ンサC2は、その一端を出力信号Oが出る出力端子に接
続し、その他端にバイアス電圧■1が加えられて、平滑
回路を構成している。
よび抵抗R2に接続し、その他端に第1の定電圧源から
供給されたバイアス電圧V1が加えられ、第2のコンデ
ンサC2は、その一端を出力信号Oが出る出力端子に接
続し、その他端にバイアス電圧■1が加えられて、平滑
回路を構成している。
この平滑回路のアタックタイムを短くするために、以下
の各トランジスタ回路が付加されている。
の各トランジスタ回路が付加されている。
第1のトランジスタT1は、そのベースを抵抗R1およ
び抵抗R2が接続した中間点に接続し、そのエミッタを
定電流源Hに接続している。
び抵抗R2が接続した中間点に接続し、そのエミッタを
定電流源Hに接続している。
また、第2のトランジスタT2は、そのベースおよびそ
のコレクタをトランジスタT1のコレクタに負荷として
接続し、そのエミッタに第2の定電圧源から供給された
定電圧V2が加えられ、トランジスタTlに対して反対
極性を有している。
のコレクタをトランジスタT1のコレクタに負荷として
接続し、そのエミッタに第2の定電圧源から供給された
定電圧V2が加えられ、トランジスタTlに対して反対
極性を有している。
一方、第3のトランジスタT3は、そのベースを出力端
子Oに接続し、そのエミッタを定電流源[1に接続し、
そのコレクタに定電圧V2が加えられ、トランジスタT
1と同一極性を有して差動増幅器を形成している。
子Oに接続し、そのエミッタを定電流源[1に接続し、
そのコレクタに定電圧V2が加えられ、トランジスタT
1と同一極性を有して差動増幅器を形成している。
次に、第4のトランジスタT4は、そのベースをトラン
ジスタT2のベースに接続し、その工ミッタに定電圧■
2が加えられ、そのコレクタを入力信号Iの平滑水準の
正方向の電位変動に出力信号Oの平滑水準が速やかに追
随して動作する抵抗値に設定した第3の抵抗R3を通じ
て第3の定電圧源のバイアス電圧V3に接続し、トラン
ジスタT2と同一極性を有して並行動作している。
ジスタT2のベースに接続し、その工ミッタに定電圧■
2が加えられ、そのコレクタを入力信号Iの平滑水準の
正方向の電位変動に出力信号Oの平滑水準が速やかに追
随して動作する抵抗値に設定した第3の抵抗R3を通じ
て第3の定電圧源のバイアス電圧V3に接続し、トラン
ジスタT2と同一極性を有して並行動作している。
この回路では、トランジスタT4のコレクタを流れる電
流I4は、次の値になる。
流I4は、次の値になる。
I4 =SXIH/ (l−)−6−(X−y+q/h
o)ただし、SはトランジスタT4のトランジスタT2
に対するサイズ比率、IHは定電流源Hが供給する定電
流値、XはトランジスタTlのベース電位、Yはトラン
ジスタT3のベース電位、qはトランジスタT1および
T3の電子電荷量、kはボルツマン定数、Dは温度であ
る。
o)ただし、SはトランジスタT4のトランジスタT2
に対するサイズ比率、IHは定電流源Hが供給する定電
流値、XはトランジスタTlのベース電位、Yはトラン
ジスタT3のベース電位、qはトランジスタT1および
T3の電子電荷量、kはボルツマン定数、Dは温度であ
る。
このため、トランジスタT4のコレクタの電位Zは、抵
抗R3の抵抗値をrgとして、次の式で得られる。
抗R3の抵抗値をrgとして、次の式で得られる。
Z=I4Xr3
人力信号■のレベルに変化のない状態では、X=Yであ
るから、I 4 = s X I n / 2となり、
Z = s X I n X r 3 / 2となる。
るから、I 4 = s X I n / 2となり、
Z = s X I n X r 3 / 2となる。
この結果、トランジスタ′r4のコレクタの電位Zは、
抵抗R3の抵抗値r3を適切な値に設定して定めること
ができる。
抵抗R3の抵抗値r3を適切な値に設定して定めること
ができる。
第5のトランジスタT5は、トランジスタTlと同一極
性で、そのベースをトランジスタT4のコレクタに接続
し、そのエミッタを出力端子およびトランジスタT3の
ベースに接続し、そのコレクタを中間点であるトランジ
スタT、のベースに接続している。
性で、そのベースをトランジスタT4のコレクタに接続
し、そのエミッタを出力端子およびトランジスタT3の
ベースに接続し、そのコレクタを中間点であるトランジ
スタT、のベースに接続している。
この回路で、入力信号Iのレベルに変化のない状態、す
なわちX=Yにおいて、トランジスタT5のベース電位
Z = s X I u X r 3 / 2は、抵抗
値r3を適切な値に選んで設定することにより、■・ラ
ンジスタT5が非導通で導通への境界点近くに設定する
ことができる。
なわちX=Yにおいて、トランジスタT5のベース電位
Z = s X I u X r 3 / 2は、抵抗
値r3を適切な値に選んで設定することにより、■・ラ
ンジスタT5が非導通で導通への境界点近くに設定する
ことができる。
このようにすることにより、入力信号■のレベルが正方
向に変化したとき、これによる中間点の正方向への電位
変動に対して、鋭敏にトランジスタT、、T2およびT
3がそれぞれ電流増を生じ、これらの増幅作用でトラン
ジスタT5のベース電位が急上昇して、トランジスタT
5は導通状態になるので、十分短いアタックタイムで出
力信号Oのレベル変化を入力信号工のレベル変化に速や
かに追随させることができる。
向に変化したとき、これによる中間点の正方向への電位
変動に対して、鋭敏にトランジスタT、、T2およびT
3がそれぞれ電流増を生じ、これらの増幅作用でトラン
ジスタT5のベース電位が急上昇して、トランジスタT
5は導通状態になるので、十分短いアタックタイムで出
力信号Oのレベル変化を入力信号工のレベル変化に速や
かに追随させることができる。
第2図は本実施例の平滑回路の動作状態を示す等価回路
図である。
図である。
第2図(a)は、入力信号■のレベルに変化のない状態
、すなわちトランジスタT、が非導通の状態における本
実施例の平滑回路の等価回路を示している。
、すなわちトランジスタT、が非導通の状態における本
実施例の平滑回路の等価回路を示している。
また、第2図(b)は、入力信号Iのレベルが正方向に
変化した状態、すなわちトランジスタT5が導通の状態
における本実施例の平滑回路の等価回路を示している。
変化した状態、すなわちトランジスタT5が導通の状態
における本実施例の平滑回路の等価回路を示している。
第2図(b)に示すように、中間点と出力端子間は導通
の状態になり、出力信号は中間点の電位に急速に追随す
る。
の状態になり、出力信号は中間点の電位に急速に追随す
る。
以上のように、本実施例の平滑回路は、トランジスタT
5を非導通から導通にする境界点のベース電位Z =
s X I o X r 3 / 2を、s、ICおよ
びr3で定めることができるので、これらの回路定数を
適切に設定して、入力信号レベルの小さな変化量にも十
分動作するようにすることができる。
5を非導通から導通にする境界点のベース電位Z =
s X I o X r 3 / 2を、s、ICおよ
びr3で定めることができるので、これらの回路定数を
適切に設定して、入力信号レベルの小さな変化量にも十
分動作するようにすることができる。
なお、上記の実施例で、各トランジスタ、各定電圧源お
よび定電流源を反対極性にすることにより、反対極性の
入力信号および出力信号を取扱う平滑回路を容易に構成
することができる。
よび定電流源を反対極性にすることにより、反対極性の
入力信号および出力信号を取扱う平滑回路を容易に構成
することができる。
以上説明したように、本発明の平滑回路は、トランジス
タ回路が入力信号レベルの小さな変化量に対しても鋭敏
に動作することにより、入力信号レベルの変化に対して
、出力信号レベルの変化を追随させるアタックタイムを
十分短くすることができるという効果を有している。
タ回路が入力信号レベルの小さな変化量に対しても鋭敏
に動作することにより、入力信号レベルの変化に対して
、出力信号レベルの変化を追随させるアタックタイムを
十分短くすることができるという効果を有している。
第1図は本発明の平滑回路の一実施例を示す回路図、第
2図は本実施例の平滑回路の動作状態を示す等価回路図
、第3図は従来の平滑回路を示す回路図、第4図は入力
信号と出力信号の波形を示す信号波形図である。 C,、C2・・・・・・コンデンサ、D、・・・・・・
ダイオード、H・・・・・・定電流源、■・・・・・・
入力信号、0・・・・・・出力信号、R,、R2,R,
・・・・・・抵抗、T、 。 T2. ’r、 、 T4. T5・・・・・・トラン
ジスタ、Vl、V、・・・・・・バイアス電圧、V2・
・・・・・定電圧。
2図は本実施例の平滑回路の動作状態を示す等価回路図
、第3図は従来の平滑回路を示す回路図、第4図は入力
信号と出力信号の波形を示す信号波形図である。 C,、C2・・・・・・コンデンサ、D、・・・・・・
ダイオード、H・・・・・・定電流源、■・・・・・・
入力信号、0・・・・・・出力信号、R,、R2,R,
・・・・・・抵抗、T、 。 T2. ’r、 、 T4. T5・・・・・・トラン
ジスタ、Vl、V、・・・・・・バイアス電圧、V2・
・・・・・定電圧。
Claims (1)
- 【特許請求の範囲】 一端を入力信号が入る入力端子に接続した第1の抵抗と
、一端を前記第1の抵抗の他端である中間点に接続して
他端を出力信号が出る出力端子に接続した第2の抵抗と
、一端を前記中間点に接続し他端を第1の定電圧源(ま
たは接地端子)に接続した第1のコンデンサと、一端を
前記出力端子に接続し他端を前記第1の定電圧源(また
は接地端子)に接続した第2のコンデンサとを備えた平
滑回路において、 (A)ベースを前記中間点に接続し、エミッタを定電流
源に接続した第1のトランジスタ、 (B)ベースおよびコレクタを前記第1のトランジスタ
のコレクタに負荷として接続し、エ ミッタを第2の定電圧源に接続し、前記第1のトランジ
スタに対して反対極性を有する第2のトランジスタ、 (C)ベースを前記出力端子に接続し、エミッタを前記
定電流源に接続し、コレクタを前記第2の定電圧源に接
続し、前記第1のトランジスタと同一極性で差動増幅器
を形成する第3のトランジスタ、 (D)ベースを前記第2のトランジスタのベースに接続
し、エミッタを前記第2の定電圧源に接続し、コレクタ
を適切な抵抗値に設定された第3の抵抗を通じて第3の
定電圧源(または接地端子)に接続し、前記第2のトラ
ンジスタと同一極性を有して並行動作する第4のトラン
ジスタ、 (E)ベースを前記第4のトランジスタのコレクタに接
続し、エミッタを前記出力端子および前記第3のトラン
ジスタのベースに接続し、コレクタを前記中間点および
前記第1のトランジスタのベースに接続し、前記第1の
トランジスタと同一極性で前記第1のトランジスタを導
通させる方向の前記中間点の電位変動により導通して、
前記出力信号を前記中間点の電位変動に速やかに追随さ
せる第5のトランジスタ、 を備えることを特徴とする平滑回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25902687A JPH01100467A (ja) | 1987-10-13 | 1987-10-13 | 平滑回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25902687A JPH01100467A (ja) | 1987-10-13 | 1987-10-13 | 平滑回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01100467A true JPH01100467A (ja) | 1989-04-18 |
Family
ID=17328312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25902687A Pending JPH01100467A (ja) | 1987-10-13 | 1987-10-13 | 平滑回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01100467A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10321563B2 (en) | 2014-08-29 | 2019-06-11 | Nokia Technologies Oy | Apparatus and associated methods for deformable electronics |
-
1987
- 1987-10-13 JP JP25902687A patent/JPH01100467A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10321563B2 (en) | 2014-08-29 | 2019-06-11 | Nokia Technologies Oy | Apparatus and associated methods for deformable electronics |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1601075A (en) | Peak detecting circuitry | |
US4406955A (en) | Comparator circuit having hysteresis | |
KR950000432B1 (ko) | 트랜지스터 또는 반도체 장치를 시뮬레이팅할 수 있는 회로 및 포락선 검출기 | |
US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
KR20000075637A (ko) | 전류 리미터 회로 | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH01100467A (ja) | 平滑回路 | |
US6316978B1 (en) | Comparator with process and temperature insensitive hysteresis and threshold potentials | |
US5155429A (en) | Threshold voltage generating circuit | |
JPS6059414A (ja) | 直流信号変換回路 | |
US3916293A (en) | Signal clipping circuit utilizing a P-N junction device | |
JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
JP2645596B2 (ja) | 電圧検出回路 | |
US4859966A (en) | Current amplifier circuit and a current amplifying type differential current converter circuit | |
US3005957A (en) | Current amplifier for low impedance outputs | |
JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
KR910004855Y1 (ko) | 지연 회로 | |
SU1693715A1 (ru) | Дифференциальный усилитель тока | |
JPH0346574Y2 (ja) | ||
JPH0216042B2 (ja) | ||
JPH07288439A (ja) | 信号変換回路 | |
JPS60134506A (ja) | 差動増幅器 | |
JPH0353804B2 (ja) | ||
JPS6229311A (ja) | シユミツト回路 | |
JPS63296514A (ja) | ヒステリシスコンパレ−タ |