JP7508624B1 - Error rate measurement device and error rate measurement method - Google Patents
Error rate measurement device and error rate measurement method Download PDFInfo
- Publication number
- JP7508624B1 JP7508624B1 JP2023044443A JP2023044443A JP7508624B1 JP 7508624 B1 JP7508624 B1 JP 7508624B1 JP 2023044443 A JP2023044443 A JP 2023044443A JP 2023044443 A JP2023044443 A JP 2023044443A JP 7508624 B1 JP7508624 B1 JP 7508624B1
- Authority
- JP
- Japan
- Prior art keywords
- error rate
- signal
- unit
- presets
- compliance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 67
- 238000000691 measurement method Methods 0.000 title claims abstract description 12
- 230000007704 transition Effects 0.000 claims abstract description 32
- 238000004364 calculation method Methods 0.000 claims abstract description 30
- 238000012549 training Methods 0.000 claims abstract description 28
- 238000012360 testing method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 17
- 230000007246 mechanism Effects 0.000 claims description 10
- 238000013500 data storage Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 7
- 238000007726 management method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000011084 recovery Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 101000831175 Homo sapiens Mitochondrial import inner membrane translocase subunit TIM16 Proteins 0.000 description 1
- 102100024285 Mitochondrial import inner membrane translocase subunit TIM16 Human genes 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】PAM4信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供する。【解決手段】誤り率測定装置1は、リンクトレーニングの開始前に、DUT200をコンプライアンスモードに遷移させるための遷移制御信号と、規格で定義された1以上のプリセットのそれぞれに対応するコンプライアンスパターンをDUT200から出力させるためのプリセット選択信号を出力する信号出力部10と、DUT200からの入力信号のシンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部28と、オートサーチ部28により探索された複数のパラメータの校正値をリスト形式で表示するとともに誤り率算出部27により算出された誤り率が最小であるプリセットを表示する表示部32と、を備える。【選択図】図1[Problem] To provide an error rate measurement device and an error rate measurement method capable of displaying optimal values of calibration values of multiple parameters required for analyzing a PAM4 signal for each preset, and displaying the preset with the lowest error rate among the measured presets. [Solution] An error rate measurement device (1) includes a signal output section (10) that outputs a transition control signal for transitioning a DUT (200) to a compliance mode before the start of link training, and a preset selection signal for outputting from the DUT (200) a compliance pattern corresponding to each of one or more presets defined by a standard, an auto search section (28) that searches for calibration values of multiple parameters for acquiring a symbol value of an input signal from the DUT (200), and a display section (32) that displays in list form the calibration values of the multiple parameters searched for by the auto search section (28), and displays the preset with the lowest error rate calculated by an error rate calculation section (27). [Selected Figure] FIG.
Description
本発明は、誤り率測定装置及び誤り率測定方法に関し、特に、被測定物から入力されるPAM4(Pulse Amplitude Modulation 4)信号の誤り率を測定する誤り率測定装置及び誤り率測定方法に関する。 The present invention relates to an error rate measurement device and an error rate measurement method, and in particular to an error rate measurement device and an error rate measurement method for measuring the error rate of a PAM4 (Pulse Amplitude Modulation 4) signal input from a device under test.
近年、IoTやクラウドコンピューティングの普及により通信システムは膨大なデータを扱うようになり、通信システムを構成する各種の通信機器のインタフェースは高速化とシリアル伝送化が進んでいる。このような通信機器で採用されているUSB(登録商標)(Universal Serial Bus)やPCI Express(登録商標)(Peripheral Component Interconnect Express、以下、「PCIe」とも呼ぶ)などのハイスピードシリアルバス(High Speed Serial Bus)規格では、リンク状態管理機構(Link Training and Status State Machine:LTSSM)と呼ばれるステートマシンにより、デバイス間の通信の初期化やリンク速度の調整などが管理されている。 In recent years, with the spread of IoT and cloud computing, communication systems have begun to handle huge amounts of data, and the interfaces of various communication devices that make up the communication systems are becoming faster and more serial in transmission. In high-speed serial bus standards such as USB (registered trademark) (Universal Serial Bus) and PCI Express (registered trademark) (Peripheral Component Interconnect Express, hereafter also referred to as "PCIe") that are used in such communication devices, initialization of communication between devices and adjustment of link speed are managed by a state machine called the Link Training and Status State Machine (LTSSM).
例えば、PCIeでは、LTSSMのステート遷移図は図10に示すようなものであり、ステートとして、L0、L0s、L1、L2、Detect、Polling(ポーリング)、Configuration、Disabled、Hot Reset、Loopback(ループバック)、Recoveryが定義されている。さらに、図11に示すように、Pollingには、Polling.Active、Polling.Configuration、Polling.Complianceの3つのサブステートが定義されている。Polling.Complianceは、被測定物(Device Under Test:DUT)からPCIe規格で定義されたコンプライアンスパターン(Compliance Pattern又はModified Compliance Pattern)を出力させるサブステートであり、コンプライアンスモードとも呼ばれる。 For example, in PCIe, the state transition diagram of LTSSM is as shown in FIG. 10, and the states defined are L0, L0s, L1, L2, Detect, Polling, Configuration, Disabled, Hot Reset, Loopback, and Recovery. Furthermore, as shown in FIG. 11, Polling has three sub-states defined: Polling.Active, Polling.Configuration, and Polling.Compliance. Polling.Compliance is a sub-state that causes the device under test (DUT) to output a compliance pattern (Compliance Pattern or Modified Compliance Pattern) defined in the PCIe standard, and is also called compliance mode.
ハイスピードシリアルバス規格でよく使われる信号変調方式としてNRZ(Non Return to Zero)がある。NRZ信号のビット誤り率(Bit Error Rate:BER)を誤り率測定装置(例えば、特許文献1参照)で解析するにあたり、適切なVthとDelayの校正値を設定する必要がある。図12(a)に示すように、Vthは、NRZ信号のハイレベルとローレベルを判別するための閾値電圧であり、ほとんどの場合は振幅の中央値である0Vに固定される。Delayは、NRZ信号を打ち抜くクロック信号の立ち上がりと、NRZ信号のアイ開口の中心との時間差を表すパラメータであり、ボーレート(Baud rate)に依存することが知られている。 NRZ (Non Return to Zero) is a signal modulation method often used in high-speed serial bus standards. When analyzing the bit error rate (BER) of an NRZ signal using an error rate measurement device (see, for example, Patent Document 1), it is necessary to set appropriate Vth and Delay calibration values. As shown in FIG. 12(a), Vth is the threshold voltage for distinguishing between high and low levels of an NRZ signal, and in most cases is fixed to 0 V, which is the median value of the amplitude. Delay is a parameter that represents the time difference between the rising edge of the clock signal that punches through the NRZ signal and the center of the eye opening of the NRZ signal, and is known to depend on the baud rate.
PCIeでは、PCIe Gen1~5までは信号変調方式としてNRZが採用されている。誤り率測定装置でBER測定等を実施するに当たっては、PCIe Gen1~5の互いに異なるボーレートごとにDelayの校正値を切り替えながらリンクトレーニングを実施して、DUTをLoopbackに持ち込む必要がある。 For PCIe, NRZ is used as the signal modulation method for PCIe Gen1 to 5. When performing BER measurements using an error rate measurement device, it is necessary to perform link training while switching the delay calibration value for each of the different baud rates of PCIe Gen1 to 5, and then bring the DUT into Loopback.
PCIe Gen6では、信号変調方式としてPAM4が初めて採用され、リンクトレーニング中にPAM4信号をトレーニングパターンとして用いることとなった。PAM4信号は、0(00),1(01),2(10),3(11)からなる4値の論理レベルのシンボルで構成される。誤り率測定装置でPAM4信号のBER測定等をNRZ信号と同様に実施するためには、PAM4信号の論理レベルを解析した上でリンクトレーニングを実施して、DUTをLoopbackに持ち込む必要がある。 PCIe Gen6 is the first to adopt PAM4 as a signal modulation method, and PAM4 signals are used as training patterns during link training. PAM4 signals are composed of symbols with four logical levels: 0 (00), 1 (01), 2 (10), and 3 (11). In order to perform BER measurements of PAM4 signals with an error rate measurement device in the same way as for NRZ signals, it is necessary to analyze the logical level of the PAM4 signal, perform link training, and bring the DUT into Loopback.
PAM4信号を解析するためには、NRZ信号におけるVthに相当するMiddle Vthに加えて、適切なUpper/Lower Vthを閾値電圧の校正値として誤り率測定装置に設定する必要がある。なお、Middle VthはNRZ信号におけるVthと同様に中央値であり、通常0Vに設定される。Upper VthとLower Vthは、図12(b)に示すように、Middle Vthから±δV離れた位置に設定される。δは、DUT自体のロスと、DUTが装着されるCBB(Compliance Base Board)などのテストフィクスチャで模擬される信号経路のロスとの組合せロス量に依存する。 To analyze a PAM4 signal, in addition to the Middle Vth, which is equivalent to the Vth in an NRZ signal, it is necessary to set appropriate Upper and Lower Vths as threshold voltage calibration values in the error rate measurement device. Note that the Middle Vth is the median value, like the Vth in an NRZ signal, and is usually set to 0V. The Upper Vth and Lower Vth are set at a position ±δV away from the Middle Vth, as shown in Figure 12(b). δ depends on the combined loss amount of the loss of the DUT itself and the loss of the signal path simulated by a test fixture such as a CBB (Compliance Base Board) to which the DUT is attached.
PCIe Gen6で要求される64GT/sの速度では過渡応答により、信号の立ち上がり時間(tr)と立ち下がり時間(tf)に差異が発生し、図13に示すように信号波形が歪む。なお、以下では、Upper Vth付近のアイ開口であるUpper Eyeと、Middle Vth付近のアイ開口であるMiddle Eyeにフォーカスして説明し、Lower Vth付近のアイ開口であるLower Eyeについての説明は省く。 At the 64 GT/s speed required by PCIe Gen6, a difference occurs in the signal rise time (tr) and fall time (tf) due to the transient response, distorting the signal waveform as shown in Figure 13. Note that the following explanation focuses on the Upper Eye, which is the eye opening near the Upper Vth, and the Middle Eye, which is the eye opening near the Middle Vth, and omits an explanation of the Lower Eye, which is the eye opening near the Lower Vth.
図13に示すように、Middle Eyeの中心に比べてUpper Eyeの中心は時間的に遅れる(右側にある)ため、Upper EyeのBERを測るときの最適なDelay値とMiddle EyeのBERを測るときの最適なDelay値が異なることが分かる。ここで、Upper EyeのBERとは、PAM4信号のMSB(Most Significant Bit)が1のときに、LSB(Least Significant Bit)が0又は1を取るときの誤り率である。また、Middle EyeのBERとは、PAM4信号のMSBが1のときにLSBが0を取るとき、又は、PAM4信号のMSBが0のときにLSBが1を取るときの誤り率である。 As shown in Figure 13, the center of the Upper Eye is delayed in time (located to the right) compared to the center of the Middle Eye, so it can be seen that the optimal delay value when measuring the BER of the Upper Eye is different from the optimal delay value when measuring the BER of the Middle Eye. Here, the BER of the Upper Eye is the error rate when the MSB (Most Significant Bit) of the PAM4 signal is 1 and the LSB (Least Significant Bit) is 0 or 1. Also, the BER of the Middle Eye is the error rate when the LSB is 0 when the MSB of the PAM4 signal is 1, or when the LSB is 1 when the MSB of the PAM4 signal is 0.
なお、PAM4信号の場合、Upper EyeのBERの方がMiddle EyeのBERよりも悪化する傾向があるため、Upper Eye側にDelay値を合わせる必要がある。このtr/tfの歪みを改善するためにエンファシスによる信号補正を実施することになるが、規格で定義された信号補正のプリセットごとにUpper/Middle/Lower VthとDelayの校正値を誤り率測定装置に設定する必要がある。 In the case of PAM4 signals, the BER of the Upper Eye tends to be worse than that of the Middle Eye, so it is necessary to adjust the Delay value to the Upper Eye side. To improve this tr/tf distortion, signal correction using emphasis is performed, but it is necessary to set the Upper/Middle/Lower Vth and Delay calibration values in the error rate measurement device for each preset of the signal correction defined in the standard.
特許文献1に開示された誤り率測定装置は、DUTの出力波形のアイ開口を開くために、PCIe Gen5のリンクトレーニング中にDUTの出力波形のエンファシス調整を行っている。しかしながら、特許文献1に開示されたような従来の誤り率測定装置は、PCIe Gen6については、適切な校正値がリンクトレーニング前に誤り率測定装置に設定されていない場合、リンクトレーニングが失敗し、プリセットごとの校正値の最適値を探索できないという問題があった。
The error rate measurement device disclosed in
本発明は、このような従来の課題を解決するためになされたものであって、PAM4信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供することを目的とする。 The present invention has been made to solve these problems in the past, and aims to provide an error rate measurement device and an error rate measurement method that can display the optimal calibration values of multiple parameters required for analyzing PAM4 signals for each preset, and can also display the preset with the lowest error rate among the measured presets.
上記課題を解決するために、本発明に係る誤り率測定装置は、リンク状態管理機構を搭載した被測定物からの入力信号の周波数特性を調整するイコライザと、前記イコライザにより調整された前記入力信号のシンボル値を取得するシンボル値取得部と、前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部と、を備える誤り率測定装置であって、前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力部と、規格で定義された複数のプリセットのうちの任意の1以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部と、前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部と、前記オートサーチ部により探索された前記1以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記1以上のプリセットのうち、前記誤り率算出部により算出された前記誤り率が最小であるプリセットを表示する表示部と、を備え、前記コンプライアンスパターンは、4値の前記シンボル値を持つPAM4信号であり、前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるDelayと、前記コンプライアンスパターンの電圧軸方向の閾値であるUpper Vth、Middle Vth、及びLower Vthと、前記イコライザのゲインとを含む構成である。 In order to solve the above problem, the error rate measurement device according to the present invention is an error rate measurement device comprising: an equalizer that adjusts the frequency characteristics of an input signal from a device under test equipped with a link state management mechanism; a symbol value acquisition unit that acquires a symbol value of the input signal adjusted by the equalizer; and an error rate calculation unit that calculates the error rate of the symbol value acquired by the symbol value acquisition unit, and includes a transition control signal output unit that outputs a transition control signal for transitioning the device under test to a compliance mode among a plurality of states managed by the link state management mechanism before the start of link training that transitions the device under test to a loopback among the plurality of states managed by the link state management mechanism; and a preset selection signal that outputs a compliance pattern corresponding to each of any one or more presets among a plurality of presets defined by a standard from the device under test that has transitioned to the compliance mode. a preset selection signal output unit for selecting a preset from the compliance pattern output from the device under test that has transitioned to the compliance mode; an auto search unit for searching for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition unit so that the error rate calculated by the error rate calculation unit is minimized when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode; and a display unit for displaying in list form the calibration values of the plurality of parameters of the one or more presets searched for by the auto search unit and displaying, among the one or more presets, the preset in which the error rate calculated by the error rate calculation unit is the smallest. The compliance pattern is a PAM4 signal having four symbol values, and the plurality of parameters include a delay from a reference timing of the compliance pattern, Upper Vth, Middle Vth, and Lower Vth, which are thresholds in the voltage axis direction of the compliance pattern, and a gain of the equalizer.
この構成により、本発明に係る誤り率測定装置は、リンクトレーニングの開始前に、複数のステートのうちのPolling.Complianceに被測定物を遷移させて、被測定物からコンプライアンスパターンを出力させるようになっている。さらに、本発明に係る誤り率測定装置は、被測定物から出力されたコンプライアンスパターンを用いて、規格で定義された複数のプリセットのうちの1以上のプリセットの複数のパラメータの校正値の最適値を探索することができる。 With this configuration, the error rate measurement device according to the present invention transitions the device under test to the Polling.Compliance state among the multiple states before link training begins, and causes the device under test to output a compliance pattern. Furthermore, the error rate measurement device according to the present invention can use the compliance pattern output from the device under test to search for optimal calibration values for multiple parameters of one or more of the multiple presets defined by the standard.
これにより、本発明に係る誤り率測定装置は、PAM4信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとにリスト形式で表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる。また、本発明に係る誤り率測定装置は、探索したプリセットの中で最も誤り率が低いプリセットをユーザに把握させることができるため、ユーザが最も誤り率が低いプリセットを用いてリンクトレーニングをエラー無く実施することを可能にする。 As a result, the error rate measurement device according to the present invention can display, in list form for each preset, the optimal calibration values for multiple parameters required for analyzing a PAM4 signal, and can also display the preset with the lowest error rate among the measured presets. Furthermore, the error rate measurement device according to the present invention can allow the user to ascertain the preset with the lowest error rate among the searched presets, enabling the user to perform link training without errors using the preset with the lowest error rate.
また、本発明に係る誤り率測定装置は、前記表示部が、前記複数のプリセットの中から前記1以上のプリセットを選択するプリセット選択部と、前記プリセット選択部により選択された前記1以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして、前記プリセット選択信号出力部に設定するプリセット設定ボタンと、を更に表示する構成であってもよい。 The error rate measurement device according to the present invention may also be configured such that the display unit further displays a preset selection unit that selects one or more presets from the plurality of presets, and a preset setting button that sets the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test in the preset selection signal output unit.
この構成により、本発明に係る誤り率測定装置は、規格で定義された複数のプリセットの中から任意の1以上のプリセットを、被測定物から出力されるコンプライアンスパターンとして設定することができるプリセット選択部を表示するようになっている。これにより、本発明に係る誤り率測定装置は、任意の1以上のプリセットを指定するユーザインタフェースを提供して、ユーザがPAM4信号の解析に必要な複数のパラメータの校正値を所望のプリセットごとに取得することを可能にする。 With this configuration, the error rate measurement device according to the present invention displays a preset selection section that allows the user to set any one or more presets from among multiple presets defined by the standard as the compliance pattern to be output from the device under test. This allows the error rate measurement device according to the present invention to provide a user interface for specifying any one or more presets, enabling the user to obtain calibration values for multiple parameters required for analyzing a PAM4 signal for each desired preset.
また、本発明に係る誤り率測定装置は、前記オートサーチ部が、前記複数のパラメータの前記Delayとして、前記コンプライアンスパターンの3つのアイ開口のうち、最も振幅レベルの高いアイ開口を有する高レベル信号の前記Delayを探索する構成であってもよい。 The error rate measurement device according to the present invention may also be configured such that the auto search unit searches for the delay of a high-level signal having an eye opening with the highest amplitude level among the three eye openings of the compliance pattern as the delay of the plurality of parameters.
この構成により、本発明に係る誤り率測定装置は、複数のパラメータのDelayとして、BERが悪化しやすい高レベル信号のDelayを用いるようになっている。これにより、本発明に係る誤り率測定装置は、高レベル信号のDelayを装置内の各部に設定して、精度の高いPAM4信号の誤り率測定を行うことができる。 With this configuration, the error rate measurement device of the present invention uses the delay of a high-level signal, which is likely to deteriorate the BER, as the delay of multiple parameters. This allows the error rate measurement device of the present invention to set the delay of a high-level signal in each section within the device and perform highly accurate error rate measurements of PAM4 signals.
また、本発明に係る誤り率測定方法は、リンク状態管理機構によって管理される複数のステートのうちのループバックに、前記リンク状態管理機構を搭載した被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力ステップと、規格で定義された複数のプリセットのうちの任意の1以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力ステップと、前記被測定物からの入力信号の周波数特性をイコライザにより調整するイコライザステップと、前記イコライザステップにより調整された前記入力信号のシンボル値を取得するシンボル値取得ステップと、前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップと、前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップと、前記オートサーチステップにより探索された前記1以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記1以上のプリセットのうち、前記誤り率算出ステップにより算出された前記誤り率が最小であるプリセットを表示する校正値表示ステップと、を含み、前記コンプライアンスパターンは、4値の前記シンボル値を持つPAM4信号であり、前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるDelayと、前記コンプライアンスパターンの電圧軸方向の閾値であるUpper Vth、Middle Vth、及びLower Vthと、前記イコライザのゲインとを含む構成である。 The error rate measurement method according to the present invention includes a transition control signal output step of outputting a transition control signal for transitioning a device under test equipped with a link state management mechanism to a compliance mode among a plurality of states managed by the link state management mechanism before the start of link training, in which the device under test is transitioned to a loopback among the plurality of states managed by the link state management mechanism; a preset selection signal output step of outputting a preset selection signal for outputting a compliance pattern corresponding to each of any one or more presets among a plurality of presets defined in a standard from the device under test that has transitioned to the compliance mode; an equalizer step of adjusting the frequency characteristics of an input signal from the device under test by an equalizer; a symbol value acquisition step of acquiring a symbol value of the input signal adjusted by the equalizer step; and an error rate calculation step of calculating an error rate of the symbol value acquired by the symbol value acquisition step. The method includes a calculation step, an auto search step of searching for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the error rate calculation step is minimized when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode, and a calibration value display step of displaying the calibration values of the plurality of parameters of the one or more presets searched for by the auto search step in list form and displaying the preset among the one or more presets in which the error rate calculated by the error rate calculation step is the smallest, and the compliance pattern is a PAM4 signal having four symbol values, and the plurality of parameters include a delay amount from a reference timing of the compliance pattern, Upper Vth, Middle Vth, and Lower Vth which are threshold values in the voltage axis direction of the compliance pattern, and a gain of the equalizer.
また、本発明に係る誤り率測定方法は、前記複数のプリセットの中から前記1以上のプリセットを選択するプリセット選択部と、前記プリセット選択部により選択された前記1以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして設定するプリセット設定ボタンと、を表示するプリセット選択画面表示ステップを更に含む構成であってもよい。 The error rate measurement method according to the present invention may further include a preset selection screen display step that displays a preset selection unit that selects one or more presets from the plurality of presets, and a preset setting button that sets the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test.
本発明は、PAM4信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供するものである。 The present invention provides an error rate measurement device and an error rate measurement method that can display the optimal calibration values of multiple parameters required for analyzing PAM4 signals for each preset, and can also display the preset with the lowest error rate among the measured presets.
以下、本発明に係る誤り率測定装置及び誤り率測定方法の実施形態について、図面を用いて説明する。 Below, an embodiment of an error rate measurement device and an error rate measurement method according to the present invention will be described with reference to the drawings.
図1に示すように、本発明の実施形態に係る誤り率測定装置1は、LTSSMを搭載したDUT200からの入力信号の誤り率を測定するものであり、信号出力部10と、信号入力部20と、データ記憶部30と、操作部31と、表示部32と、制御部40と、を備える。DUT200が対応するハイスピードシリアルバス規格の例としては、PCIeやUSBなどが挙げられる。
As shown in FIG. 1, an error
データ記憶部30は、RAM(Random Access Memory)などのメモリによって構成される。データ記憶部30は、後述するパルスパターン発生器13に出力する既知パターンのデータとして、例えば、DUT200に入力するPAM4信号のシンボル列(0、1、2、3のシンボル値からなるシンボルの列)を記憶している。また、データ記憶部30は、DUT200に入力するPAM4信号のMSB(Most Significant Bit)及びLSB(Least Significant Bit)のビット列を記憶していてもよい。データ記憶部30に記憶されているPAM4信号のシンボル列、並びにMSB及びLSBのビット列は、後述する誤り率算出部27がDUT200からの入力信号と比較するための基準データにもなっている。
The
また、データ記憶部30は、DUT200の種類と、DUT200が装着されるCBBなどのテストフィクスチャで模擬される信号経路の所望のロス値の組合せごとに、後述する複数のパラメータの校正値をファイル単位で記憶するようになっている。例えば、DUT200がSynopsys社製のAIC(Add-in Card)であり、信号経路のロス値が6dBである場合の複数のパラメータの校正値は、「Synopsys_6dBLossBoard」というファイル名のファイルに記録される。なお、ファイル名の付け方は上記に限定されず、ユーザにとってDUT200の種類とロス値の組合せが分かりやすい任意の名称であってもよい。
The
制御部40は、誤り率測定装置1の動作モードを校正モードと測定モードのいずれかに切り替えるための動作モード切替部41を含む。校正モードは、DUT200のLTSSMによって管理される複数のステートのうちのLoopbackにDUT200を遷移させるリンクトレーニングの開始前に、DUT200からの入力信号のシンボル値を取得するための複数のパラメータの校正値を取得するモードである。測定モードは、校正モードで取得された複数のパラメータの校正値を用いて、DUT200からの入力信号の誤り率の測定を行うモードである。
The
信号出力部10は、測定モードにおいて、DUT200のLTSSMによって管理される複数のステート間のステート遷移を制御するトレーニングパターンをDUT200に出力するようになっている。また、信号出力部10は、測定モードにおいて、DUT200からの入力信号の誤り率測定を行うための既知パターンのテスト信号を出力するようになっている。
In the measurement mode, the
また、信号出力部10は、校正モードにおいて、複数のステートのうちのコンプライアンスモードにDUT200をダイレクト遷移させるための遷移制御信号をDUT200に出力する遷移制御信号出力部を構成する。ここで、ダイレクト遷移とは、PCIe Gen1の2.5GT/sからPCIe Gen6の64GT/sへ直接遷移することを意味している。
The
さらに、信号出力部10は、校正モードにおいて、PCIe Gen6規格で定義された複数のプリセットのうちの任意の1以上のプリセットのそれぞれに対応するコンプライアンスパターンを、コンプライアンスモードに遷移したDUT200から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部を構成する。
Furthermore, the
信号出力部10は、例えば、シンセサイザ11と、ジッタ変調源12と、パルスパターン発生器13と、ノイズ発生源14と、を備える。
The
ジッタ変調源12は、シンセサイザ11が生成するクロックに所望のジッタを付加したてジッタクロック、又は、シンセサイザ11により生成されたクロックそのものを、パルスパターン発生器13とDUT200に出力するようになっている。
The
パルスパターン発生器13は、パルスパターン信号を発生させてノイズ発生源14に出力するようになっている。このパルスパターン信号は、後段のDUT200や誤り検出器22などでの差動増幅のために、Data信号と、Data信号を反転したXData信号とからなる差動信号となっている。例えば、パルスパターン発生器13は、ジッタ変調源12から入力されたジッタクロックを用いて、データ記憶部30から入力される既知パターンのデータからなるパルスパターン信号を発生させる。パルスパターン発生器13が発生させるパルスパターン信号は、例えばPAM4信号、NRZ信号、又はRZ信号である。パルスパターン発生器13が発生させるパルスパターン信号の他の例としては、NRZ-PSK信号、NRZ-DPSK信号、NRZ-DQPSK信号、RZ-DPSK信号、RZ-DQPSK信号、PAM8信号、PAM16信号などが挙げられる。
The
ノイズ発生源14は、パルスパターン発生器13から出力されたパルスパターン信号にジッタや電圧ノイズを加えたストレス信号、又は、パルスパターン発生器13から出力されたパルスパターン信号そのものをDUT200に出力するようになっている。
The
ノイズ発生源14から出力されるストレス信号は、主に測定モードにおけるテスト信号として用いられる。なお、パルスパターン発生器13から出力されたパルスパターン信号が、DUT200をPolling.Complianceに遷移させるための遷移制御信号、プリセット選択信号、又はトレーニングパターンである場合には、シンセサイザ11により生成されたクロックがジッタ変調源12からそのまま出力されるとともに、パルスパターン発生器13から出力された遷移制御信号、プリセット選択信号、又はトレーニングパターンがそのままDUT200に出力されることが望ましい。
The stress signal output from the
信号入力部20は、DUT200から出力された差動信号である入力信号を入力するものであり、イコライザ21と、誤り検出器22と、を備える。
The
DUT200からの入力信号は、例えば、PCIe Gen6規格で定義されたコンプライアンスパターンである。コンプライアンスパターンは、校正モードにおいて、複数のステートのうちのPolling.ComplianceにDUT200を遷移させるための遷移制御信号が信号出力部10から出力されたことによってDUT200から出力される4値のシンボル値を持つPAM4信号である。あるいは、DUT200からの入力信号は、測定モードにおいて、信号出力部10から出力されたPAM4信号などのテスト信号が、Loopbackに遷移したDUT200から折り返されたものである。以下では、主に、DUT200からの入力信号がPCIe Gen6のコンプライアンスパターンである校正モードでの構成及び動作について説明する。
The input signal from the
図2に示すように、DUT200から出力されるPAM4信号は、Upper信号(高レベル信号)、Middle信号(中レベル信号)、及びLower信号(低レベル信号)からなる。
As shown in FIG. 2, the PAM4 signal output from
Lower信号は、シンボル値0に対応する振幅レベルL0からシンボル値1に対応する振幅レベルL1までの低電圧範囲H1の信号である。Middle信号は、シンボル値1に対応する振幅レベルL1からシンボル値2に対応する振幅レベルL2までの中電圧範囲H2の信号である。Upper信号は、シンボル値2に対応する振幅レベルL2からシンボル値3に対応する振幅レベルL3までの高電圧範囲H3の信号である。すなわち、PAM4信号は、ベースラインである振幅レベルL0に対して、振幅レベルの低い方から低電圧範囲H1、中電圧範囲H2、高電圧範囲H3に分けられ、ベースラインに対する振幅レベルの大きさが異なるUpper信号、Middle信号、Lower信号による3つのアイ開口が連続した振幅範囲の信号である。
The Lower signal is a signal in a low voltage range H1, from an amplitude level L0 corresponding to
イコライザ21は、データ記憶部30に保存されているファイルに記録されたゲインの校正値、又は、後述するオートサーチ部28により探索されたゲインの校正値が設定されることにより、DUT200からの入力信号の周波数特性を調整するようになっている。イコライザ21は、例えば、CTLE(Continuous Time Linear Equalizer)、LFE(Low Frequency Equalizer)、DFE(Decision Feedback Equalizer)などで構成される。PCIe Gen6などのコンプライアンステストでは規定されたロスの大きい信号経路にて試験が実施される。このため、ゲインの校正値は、イコライザ21が、主に中域から高域周波数にかけての信号経路によるロスを補償して、DUT200からの入力信号のアイ開口を再度開かせることができる値となっている。
The
誤り検出器22は、シンボル値取得部23と、誤り率算出部27と、オートサーチ部28と、を含む。さらに、シンボル値取得部23は、クロック再生部24と、遅延部25と、シンボル値検出部26と、を含む。
The
シンボル値取得部23は、データ記憶部30に保存されているファイルに記録された複数のパラメータの校正値、又は、オートサーチ部28により探索された複数のパラメータの校正値を用いて、イコライザ21により調整されたDUT200からの入力信号のシンボル値、又はMSB及びLSBを取得するようになっている。これらの複数のパラメータは、入力信号の電圧軸方向の閾値であるUpper Vth、Middle Vth、及びLower Vthと、入力信号の時間軸方向の情報であるDelayと、イコライザ21のゲインと、を含んでおり、それらの校正値は、データ記憶部30に記憶されるようになっている。
The symbol
シンボル値検出部26は、イコライザ21により調整された入力信号を、後述する遅延部25から出力されたクロック信号の立ち上がり又は立ち下がりのタイミングで打ち抜くことにより、DUT200から出力された入力信号のシンボル値、又はMSB及びLSBを検出するようになっている。
The symbol
図2に示すように、DUT200からの入力信号がPAM4信号である場合、シンボル値検出部26は、Upper信号の振幅レベルがUpper Vth以上であるとき、シンボル値3(MSB=1、LSB=1)を検出する。
As shown in FIG. 2, when the input signal from the
シンボル値検出部26は、Middle信号の振幅レベルがMiddle Vth以上であり、Upper信号の振幅レベルがUpper Vth未満であるとき、シンボル値2(MSB=1、LSB=0)を検出する。
The symbol
シンボル値検出部26は、Lower信号の振幅レベルがLower Vth以上であり、Upper信号の振幅レベルがUpper Vth未満であり、Middle信号の振幅レベルがMiddle Vth未満であるとき、シンボル値1(MSB=0、LSB=1)を検出する。
The symbol
シンボル値検出部26は、Lower信号がLower Vth未満であれば、シンボル値0(MSB=0、LSB=0)を検出する。
The symbol
クロック再生部24は、イコライザ21により調整された入力信号から再生クロック信号を生成するようになっている。
The
Delayは、クロック再生部24により生成された再生クロック信号の立ち上がり又は立ち下がりと、例えばUpper信号のアイ開口の中心との時間差を表すパラメータである。あるいは、Delayは、規格のボーレートに応じた外部クロック信号の立ち上がり又は立ち下がりと、Upper信号のアイ開口の中心との時間差を表すパラメータであってもよい。すなわち、Delayは、DUT200からの入力信号の基準タイミングからの遅延量であると言える。本明細書では、再生クロック信号と外部クロック信号をまとめて、単に「クロック信号」とも呼ぶ。
Delay is a parameter that represents the time difference between the rising or falling edge of the reproduced clock signal generated by the
遅延部25は、Delayにより示される上記の時間差を打ち消すように、入力信号を打ち抜くクロック信号を遅延させるようになっている。あるいは、遅延部25は、Delayにより示される上記の時間差を打ち消すように、入力信号を遅延させるものであってもよい。すなわち、遅延部25は、クロック信号が入力信号のアイ開口の中心を打ち抜けるように、クロック信号及び入力信号のいずれか又は両方を遅延させるものである。
The
誤り率算出部27は、シンボル値取得部23により取得されたシンボル値と、データ記憶部30に記憶されている基準データのシンボル値を順次比較することにより、シンボル値取得部23により取得されたDUT200からの入力信号のシンボル値の誤り率(Symbol error ratio:SER)を算出するようになっている。
The error
あるいは、誤り率算出部27は、シンボル値取得部23により取得されたMSB及びLSBと、データ記憶部30に記憶されている基準データのMSB及びLSBとの比較に基づいて、DUT200からの入力信号のMSBのBER、LSBのBER、及び、MSB+LSBのBERをそれぞれ算出するものであってもよい。なお、本明細書では、BERとSERをまとめて、単に「誤り率」とも呼ぶ。
Alternatively, the error
オートサーチ部28は、例えば特許第6235631号や特許第6672375号などに開示された周知のオートサーチ処理を行うものである。オートサーチ部28は、DUT200からの入力信号が、Polling.Complianceに遷移したDUT200から出力されるコンプライアンスパターンであるときに、DUT200の種類と所望のロス値の組合せごとに誤り率算出部27により算出された誤り率が最小又は所定値以下になるように、シンボル値取得部23によりシンボル値を取得するための複数のパラメータの校正値を探索するようになっている。すなわち、オートサーチ部28は、図2に示すような、DUT200から出力されたコンプライアンスパターンのUpper信号、Middle信号、及びLower信号の各信号について、上記の複数のパラメータの最適値を探索する。ただし、Upper EyeのBERは悪化する傾向があるため、複数のパラメータのうちのDelayに関しては、オートサーチ部28は、コンプライアンスパターンの3つのアイ開口のうち、最も振幅レベルの高いアイ開口を有するUpper信号のDelayを探索することが望ましい。
The
操作部31は、ユーザによる操作入力を受け付けるためのものであり、図1に示す誤り率測定装置1が備える、例えば操作ノブ、各種キー、スイッチ、ボタンや、表示部32の表示画面上のソフトキーなどのユーザインタフェースで構成される。また、操作部31は、誤り率測定装置1の校正モードと測定モードの実行に関わる各種設定を行う。
The
表示部32は、図1に示す誤り率測定装置1が備える、例えばLCD(Liquid Crystal Display)やCRT(Cathode Ray Tube)などの表示機器などで構成され、制御部40からの表示制御信号に基づいて、誤り率測定装置1の校正モードと測定モードの実行に関わる設定画面や測定結果などを表示する。なお、表示部32は、表示画面上のソフトキーなどの操作部31の操作機能を有していてもよい。
The
制御部40は、信号出力部10、信号入力部20、データ記憶部30、操作部31、及び表示部32を統括制御している。また、制御部40は、例えばCPU(Central Processing Unit)、GPU(Graphics Processing Unit)、FPGA(Field Programmable Gate Array)、ROM(Read Only Memory)、RAM、HDD(Hard Disk Drive)などを含むコンピュータなどの制御装置で構成される。また、制御部40は、CPU又はGPUによる所定のプログラムの実行により、動作モード切替部41の少なくとも一部をソフトウェア的に構成することが可能である。
The
図3に示すように、表示部32は、例えばPCIe Gen6のリンクトレーニングにおける各種条件を設定するためのリンクトレーニング設定画面50を表示するようになっている。
As shown in FIG. 3, the
リンクトレーニング設定画面50は、校正モードに関する機能を実行するための表示領域51(図中の「Calibration for PAM4」)を含む。表示領域51は、複数のパラメータの校正値が記録されたファイルを指定するための「File Name」のテキストボックス51aと、「File Name」のテキストボックス51aに入力されたファイルを開くための「Open」のソフトキー51bと、複数のパラメータの校正値の取得を開始するための「Cal Start」のソフトキー51cと、を含む。
The link
リンクトレーニング設定画面50における「Cal. Start」のソフトキー51dがユーザにより押下されると、表示部32は、例えば図4の表示形式の機器接続画面56を表示する。
When the user presses the "Cal. Start" soft key 51d on the link
機器接続画面56は、「Connection Diagram」の表示領域56aと、「Instruction」の表示領域56bと、「Next >」のソフトキー56cと、「Cancel」のソフトキー56dと、を含む。
The
「Connection Diagram」の表示領域56aは、誤り率測定装置1を構成する各モジュールと、テストフィクスチャの一例であるCBBとの間の配線方法を矢印で示す表示領域である。また、「Instruction」の表示領域56bは、「Connection Diagram」の表示領域56aにおいて矢印で示された配線方法を言語で説明する表示領域である。
The "Connection Diagram"
「Connection Diagram」の表示領域56aに表示されている「Synthesizer」、「Jitter Modulation Source」、「Equalizer」、「ED」、「PPG」、及び「Noise Generator」の各モジュールは、シンセサイザ11、ジッタ変調源12、イコライザ21、誤り検出器22、パルスパターン発生器13、及びノイズ発生源14のそれぞれに相当するものである。
The modules "Synthesizer", "Jitter Modulation Source", "Equalizer", "ED", "PPG", and "Noise Generator" displayed in the "Connection Diagram"
「Next >」のソフトキー56cがユーザにより押下されると、表示部32は、例えば図5の表示形式のプリセット選択画面57を表示する。
When the user presses the "Next >" soft key 56c, the
プリセット選択画面57は、「Train DUT to Polling.Compliance」のラジオボタン57aと、「Manual」のラジオボタン57bと、テキストボックス57cと、「All ON」のソフトキー57dと、「All OFF」のソフトキー57eと、「Q0」から「Q10」のソフトキー57fと、「Instruction」の表示領域57gと、「< Back」のソフトキー57hと、「Next >」のソフトキー57iと、「Cancel」のソフトキー57jと、を含む。
The
「Train DUT to Polling.Compliance」のラジオボタン57aと、「Manual」のラジオボタン57bは、校正方法を選択するためのボタンである。
The "Train DUT to Polling.Compliance"
「Train DUT to Polling.Compliance」は、信号出力部10がDUT200をPolling.Complianceへ遷移させるための遷移制御信号を出力して、コンプライアンスパターンをDUT200から自動的に出力させる校正方法である。
"Train DUT to Polling.Compliance" is a calibration method in which the
「Manual」は、DUT200が装着されたテストフィクスチャをユーザが手動で操作することにより、DUT200をPolling.Complianceへ遷移させて、コンプライアンスパターンをDUT200から出力させる校正方法である。
"Manual" is a calibration method in which the user manually operates the test fixture to which the
テキストボックス57cは、オートサーチ部28により探索される複数のパラメータの校正値を記録するファイルを指定するためのものである。ユーザは、DUT200の種類とロス値の組合せごとに用意されたファイルを、テキストボックス57cで指定することができる。
The
「All ON」のソフトキー57dと、「All OFF」のソフトキー57eと、「Q0」から「Q10」のソフトキー57fは、PCIe Gen6規格で定義された複数のプリセットの中から任意の1以上のプリセットを選択するプリセット選択部を構成する。「Q0」から「Q10」はそれぞれ、PCIe Gen6のプリセットQ0~Q10に対応している。図5は、ソフトキー57fにより、PCIe Gen6のプリセットQ0~Q10のうち、Q1、Q2、Q3、Q4、Q6、Q7が選択された状態を示している。
The "All ON" soft key 57d, the "All OFF"
「Instruction」の表示領域57gは、プリセット選択画面57で設定できる内容を言語で説明する表示領域である。
The "Instruction"
「< Back」のソフトキー57hがユーザにより押下されると、表示部32は、プリセット選択画面57を終了して、機器接続画面56を再び表示する。
When the "< Back" soft key 57h is pressed by the user, the
「Cancel」のソフトキー57jがユーザにより押下されると、上記のプリセット選択部により選択された1以上のプリセットが、DUT200から出力されるコンプライアンスパターンとして信号出力部10に設定されずに、プリセット選択画面57の表示が終了する。
When the "Cancel" soft key 57j is pressed by the user, one or more presets selected by the preset selection unit described above are not set in the
「Next >」のソフトキー57iは、上記のプリセット選択部により選択された1以上のプリセットをDUT200から出力されるコンプライアンスパターンとして、信号出力部10に設定するプリセット設定ボタンを構成する。「Next >」のソフトキー57iがユーザにより押下されると、表示部32は、図6に示す校正画面58を表示する。
The "Next >" soft key 57i constitutes a preset setting button that sets one or more presets selected by the preset selection unit described above to the
図6は、オートサーチ部28による複数のパラメータの校正値の探索開始前の校正画面58を示している。図7は、オートサーチ部28による複数のパラメータの校正値の探索中の校正画面58を示している。図6は、オートサーチ部28による複数のパラメータの校正値の探索終了後の校正画面58を示している。
Figure 6 shows the
校正画面58は、「File Name」のテキストボックス58aと、「Calibration Progress」のプログレスバー58b及びテキストボックス58cと、「Start Calibration」又は「Stop Calibration」のソフトキー58dと、「Optimum BER/Preset」のテキストボックス58e,58fと、校正値表示領域58gと、「< Back」のソフトキー58hと、「Close」のソフトキー58iと、を含む。
The
「File Name」のテキストボックス58aは、プリセット選択画面57で選択された各プリセットの複数のパラメータの校正値を記録するファイルのファイル名を設定するためのものである。例えば、「File Name」のテキストボックス58aは、プリセット選択画面57のテキストボックス57cに入力されたファイル名に、現在の日時を追加したファイル名を初期値として表示するようになっている。
The "File Name"
「Calibration Progress」のプログレスバー58b及びテキストボックス58cは、プリセット選択画面57で選択された1以上のプリセットについて、オートサーチ部28による複数のパラメータの校正値の探索の進行状況を示すものである。
The "Calibration Progress"
図6及び図8における「Start Calibration」のソフトキー58dがユーザにより押下されると、信号出力部10は、遷移制御信号をDUT200に出力するとともに、上記のプリセット選択部により選択された1以上のプリセットのそれぞれに対応するコンプライアンスパターンをDUT200から出力させるためのプリセット選択信号をDUT200に出力する。また、オートサーチ部28は、複数のパラメータの校正値の探索を開始する。
When the user presses the "Start Calibration" soft key 58d in Figures 6 and 8, the
さらに、制御部40は、プリセット選択信号によって指定されるプリセットに対応するコンプライアンスパターンをデータ記憶部30から読み出して、誤り率算出部27に設定する。これにより、誤り率算出部27が、プリセット選択信号によって指定されるプリセットに対応するコンプライアンスパターンを、シンボル値取得部23により取得されたシンボル値と比較するための基準データとして使用することができるようになる。
Furthermore, the
オートサーチ部28による複数のパラメータの校正値の探索が行われている際には、図7に示すように、ソフトキー58dの表示が「Start Calibration」から「Stop Calibration」に変化する。また、校正値表示領域58gは、オートサーチ部28による探索が終了したプリセットの複数のパラメータの校正値を順次表示する。「Stop Calibration」のソフトキー58dがユーザにより押下されると、オートサーチ部28は、複数のパラメータの校正値の探索を停止する。
When the
「Optimum BER/Preset」のテキストボックス58fは、オートサーチ部28により複数のパラメータの校正値が探索された1以上のプリセットのうち、誤り率算出部27により算出された誤り率が最小であるプリセットを表示するものである。
The "Optimum BER/Preset"
「Optimum BER/Preset」のテキストボックス58eは、オートサーチ部28により複数のパラメータの校正値が探索された1以上のプリセットのうち、誤り率算出部27により算出された誤り率が最小であるプリセットの誤り率を表示するものである。
The "Optimum BER/Preset"
校正値表示領域58gは、オートサーチ部28により探索された1以上のプリセットの複数のパラメータの校正値をプリセットごとにリスト形式で表示する表示領域である。ここで、Middle Vthについては、Data信号とXData信号のそれぞれの値が示されている。例えば、プリセット選択画面57のプリセット選択部により、PCIe Gen6のプリセットQ0~Q10のうち、Q1、Q2、Q3、Q4、Q6、Q7が選択された場合は、図8に示すように、これらのプリセットQ1、Q2、Q3、Q4、Q6、Q7の複数のパラメータの校正値が表示される。ここで、イコライザ21のゲインについては、全てのプリセットQ0~Q10で共通の値となる。
The calibration
また、PCIe Gen6のプリセットQ0~Q10のうち、プリセット選択画面57のプリセット選択部により選択されなかったものについては、校正値表示領域58gは、「Optimum BER/Preset」のテキストボックス58e,58fに表示された誤り率が最小であるプリセットの複数のパラメータの校正値をそのまま表示する。例えば、図8に示すように、プリセット選択画面57のプリセット選択部により選択されなかったプリセットQ0、Q5、Q8~Q10については、校正値表示領域58gは、プリセットQ2について得られた複数のパラメータの校正値を表示する。
Furthermore, for presets Q0 to Q10 of PCIe Gen6 that were not selected by the preset selection section of the
「< Back」のソフトキー58hがユーザにより押下されると、表示部32は、校正画面58を終了して、プリセット選択画面57を再び表示する。「Close」のソフトキー58iがユーザにより押下されると、制御部40は、校正値表示領域58gに現在表示されている各プリセットの複数のパラメータの校正値と誤り率を、「File Name」のテキストボックス58aで指定されたファイルに記録して、校正画面58の表示を終了させる。
When the user presses the "< Back"
以下、本実施形態の誤り率測定装置1を用いる誤り率測定方法について、図9のフローチャートを参照しながら、校正モードにおける処理の一例を説明する。なお、上述の誤り率測定装置1の構成の説明と重複する説明は適宜省略する。
Below, an example of processing in the calibration mode will be described with reference to the flowchart in FIG. 9 regarding the error rate measurement method using the error
まず、リンクトレーニング設定画面50における「Cal. Start」のソフトキー51dがユーザにより押下されることにより、表示部32は、機器接続画面56を表示する(ステップS21)。
First, when the user presses the "Cal. Start" soft key 51d on the link
次に、機器接続画面56における「Next >」のソフトキー56cがユーザにより押下されることにより、表示部32は、プリセット選択画面57を表示する(プリセット選択画面表示ステップS22)。
Next, when the user presses the "Next >" soft key 56c on the
次に、プリセット選択画面57において、LTSSMを搭載したDUT200の種類とロス値の組合せに応じたファイルがテキストボックス57cにおいてユーザにより指定される。また、ユーザによるソフトキー57d~57fの押下により、1以上のプリセットが選択される(ステップS23)。
Next, on the
次に、プリセット選択画面57において、ユーザによる「Next >」のソフトキー57iの押下により、制御部40は、テキストボックス57cにおいて指定されたファイルから、ステップS23で選択された1以上のプリセットのうちの1つに対応する複数のパラメータの初期値を読み込んで、信号入力部20の各部に設定する(ステップS24)。
Next, when the user presses the "Next >" soft key 57i on the
次に、信号出力部10は、複数のステートのうちのPolling.ComplianceにDUT200を遷移させるための遷移制御信号をDUT200に出力する(遷移制御信号出力ステップS25)。
Next, the
次に、信号出力部10は、ステップS23で選択された1以上のプリセットのうちの1つに対応するコンプライアンスパターンをDUT200から出力させるためのプリセット選択信号をDUT200に出力する(プリセット選択信号出力ステップS26)。
Next, the
次に、イコライザ21は、DUT200から入力されるコンプライアンスパターンの周波数特性を調整する(イコライザステップS27)。
Next, the
次に、シンボル値取得部23は、イコライザステップS27により調整されたコンプライアンスパターンのシンボル値を取得する(シンボル値取得ステップS28)。
Next, the symbol
次に、誤り率算出部27は、シンボル値取得ステップS28により取得されたシンボル値の誤り率を算出する(誤り率算出ステップS29)。
Next, the error
次に、オートサーチ部28は、誤り率算出ステップS29で得られた誤り率が最小であるか否か、すなわち、現在、信号入力部20の各部に設定されている複数のパラメータの校正値が最適値であるか否かを判断する(オートサーチステップS30)。誤り率算出ステップS29で得られた誤り率が最小である場合(ステップS30:YES)、制御部40は、ステップS32以降の処理を実行する。誤り率算出ステップS29で得られた誤り率が最小でない場合(ステップS30:NO)、制御部40はステップS31以降の処理を実行する。
Next, the
ステップS31においてオートサーチ部28は、複数のパラメータの新たな校正値を信号入力部20の各部に設定し(オートサーチステップS31)、再びイコライザステップS27以降の処理を実行する。
In step S31, the
ステップS32において表示部32は、現在、信号入力部20の各部に設定されている複数のパラメータの校正値の最適値を、校正画面58の校正値表示領域58gにリスト形式で表示する(校正値表示ステップS32)。
In step S32, the
次に、制御部40は、ステップS23で選択された全てのプリセットのプリセット選択信号がDUT200に出力されたか否かを判断する(ステップS33)。ステップS23で選択された全てのプリセットのプリセット選択信号がDUT200に出力された場合(ステップS33:YES)、制御部40はステップS34以降の処理を実行する。ステップS23で選択された全てのプリセットのプリセット選択信号がDUT200に出力されていない場合(ステップS33:NO)、制御部40は、まだプリセット選択信号がDUT200に出力されていないプリセットについて、再びステップS26以降の処理を実行する。
Next, the
ステップS34において表示部32は、「Optimum BER/Preset」のテキストボックス58e,58fに、誤り率算出部27により算出された誤り率が最小であるプリセットと、その最小の誤り率とを表示する(校正値表示ステップS34)。
In step S34, the
次に、校正画面58における「Close」のソフトキー58iがユーザにより押下されることにより、制御部40は、現在、校正画面58の校正値表示領域58gに表示されている各プリセットの複数のパラメータの校正値の最適値を、テキストボックス58aにおいて指定されたファイルに記録する(ステップS35)。
Next, when the user presses the "Close" soft key 58i on the
以上説明したように、本実施形態に係る誤り率測定装置1は、リンクトレーニングの開始前に、複数のステートのうちのPolling.ComplianceにDUT200を遷移させて、DUT200からコンプライアンスパターンを出力させるようになっている。さらに、本実施形態に係る誤り率測定装置1は、DUT200から出力されたコンプライアンスパターンを用いて、PCIe Gen6規格で定義された複数のプリセットのうちの1以上のプリセットの複数のパラメータの校正値の最適値を探索することができる。
As described above, the error
これにより、本実施形態に係る誤り率測定装置1は、PAM4信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとにリスト形式で表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる。また、本実施形態に係る誤り率測定装置1は、探索したプリセットの中で最も誤り率が低いプリセットをユーザに把握させることができるため、ユーザが最も誤り率が低いプリセットを用いてリンクトレーニングをエラー無く実施することを可能にする。
As a result, the error
また、本実施形態に係る誤り率測定装置1は、PCIe Gen6規格で定義された複数のプリセットの中から任意の1以上のプリセットを、DUT200から出力されるコンプライアンスパターンとして設定することができるプリセット選択画面57を表示するようになっている。これにより、本実施形態に係る誤り率測定装置1は、任意の1以上のプリセットを指定するユーザインタフェースを提供して、ユーザがPAM4信号の解析に必要な複数のパラメータの校正値を所望のプリセットごとに取得することを可能にする。
The error
また、本実施形態に係る誤り率測定装置1は、複数のパラメータのDelayとして、BERが悪化しやすいUpper信号のDelayを用いるようになっている。これにより、本実施形態に係る誤り率測定装置1は、Upper信号のDelayを信号入力部20の各部に設定して、精度の高いPAM4信号の誤り率測定を行うことができる。
The error
1 誤り率測定装置
10 信号出力部
11 シンセサイザ
12 ジッタ変調源
13 パルスパターン発生器
14 ノイズ発生源
20 信号入力部
21 イコライザ
22 誤り検出器
23 シンボル値取得部
24 クロック再生部
25 遅延部
26 シンボル値検出部
27 誤り率算出部
28 オートサーチ部
30 データ記憶部
31 操作部
32 表示部
40 制御部
50 リンクトレーニング設定画面
56 機器接続画面
57 プリセット選択画面
57d~57f ソフトキー(プリセット選択部)
57i ソフトキー(プリセット設定ボタン)
58 校正画面
200 DUT
REFERENCE SIGNS
57i Soft key (preset setting button)
58
Claims (5)
前記イコライザにより調整された前記入力信号のシンボル値を取得するシンボル値取得部(23)と、
前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部(27)と、を備える誤り率測定装置(1)であって、
前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力部(10)と、
規格で定義された複数のプリセットのうちの任意の1以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部(10)と、
前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部(28)と、
前記オートサーチ部により探索された前記1以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記1以上のプリセットのうち、前記誤り率算出部により算出された前記誤り率が最小であるプリセットを表示する表示部(32)と、を備え、
前記コンプライアンスパターンは、4値の前記シンボル値を持つPAM4(Pulse Amplitude Modulation 4)信号であり、
前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるDelayと、前記コンプライアンスパターンの電圧軸方向の閾値であるUpper Vth、Middle Vth、及びLower Vthと、前記イコライザのゲインとを含むことを特徴とする誤り率測定装置。 an equalizer (21) for adjusting the frequency characteristics of an input signal from a device under test (200) equipped with a link state management mechanism;
a symbol value acquisition unit (23) for acquiring a symbol value of the input signal adjusted by the equalizer;
an error rate calculation unit (27) that calculates an error rate of the symbol value acquired by the symbol value acquisition unit,
a transition control signal output unit (10) that outputs a transition control signal for transitioning the device under test to a compliance mode among a plurality of states managed by the link state management mechanism before start of link training for transitioning the device under test to a loopback among the plurality of states;
a preset selection signal output unit (10) that outputs a preset selection signal for causing the device under test that has transitioned to the compliance mode to output a compliance pattern corresponding to any one or more presets among a plurality of presets defined by a standard;
an auto search unit (28) that searches for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition unit so that the error rate calculated by the error rate calculation unit becomes a minimum when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode;
a display unit (32) that displays in list form the calibration values of the plurality of parameters of the one or more presets searched for by the automatic search unit, and displays, among the one or more presets, a preset having the smallest error rate calculated by the error rate calculation unit;
the compliance pattern is a PAM4 (Pulse Amplitude Modulation 4) signal having four symbol values,
the plurality of parameters include a delay which is a delay amount from a reference timing of the compliance pattern, upper Vth, middle Vth, and lower Vth which are threshold values in a voltage axis direction of the compliance pattern, and a gain of the equalizer.
規格で定義された複数のプリセットのうちの任意の1以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力ステップ(S26)と、
前記被測定物からの入力信号の周波数特性をイコライザ(21)により調整するイコライザステップ(S27)と、
前記イコライザステップにより調整された前記入力信号のシンボル値を取得するシンボル値取得ステップ(S28)と、
前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップ(S29)と、
前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップ(S30,S31)と、
前記オートサーチステップにより探索された前記1以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記1以上のプリセットのうち、前記誤り率算出ステップにより算出された前記誤り率が最小であるプリセットを表示する校正値表示ステップ(S32,S34)と、を含み、
前記コンプライアンスパターンは、4値の前記シンボル値を持つPAM4信号であり、
前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるDelayと、前記コンプライアンスパターンの電圧軸方向の閾値であるUpper Vth、Middle Vth、及びLower Vthと、前記イコライザのゲインとを含むことを特徴とする誤り率測定方法。 a transition control signal output step (S25) of outputting a transition control signal for transitioning a device under test (200) equipped with a link state management mechanism to a loopback state among a plurality of states managed by the link state management mechanism before the start of link training for transitioning the device under test (200) to a compliance mode among the plurality of states;
a preset selection signal output step (S26) of outputting a preset selection signal for outputting a compliance pattern corresponding to any one or more presets among a plurality of presets defined by a standard from the device under test that has transitioned to the compliance mode;
an equalizer step (S27) of adjusting the frequency characteristics of the input signal from the device under test by an equalizer (21);
a symbol value acquisition step (S28) of acquiring a symbol value of the input signal adjusted by the equalizer step;
an error rate calculation step (S29) of calculating an error rate of the symbol values acquired by the symbol value acquisition step;
an auto search step (S30, S31) for searching calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the error rate calculation step becomes a minimum when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode;
a calibration value display step (S32, S34) of displaying in list form the calibration values of the plurality of parameters of the one or more presets searched for by the automatic search step, and displaying, among the one or more presets, a preset having the smallest error rate calculated by the error rate calculation step,
the compliance pattern is a PAM4 signal having four symbol values,
The error rate measuring method according to the present invention, wherein the plurality of parameters include a delay amount from a reference timing of the compliance pattern, an upper Vth, a middle Vth, and a lower Vth which are threshold values in a voltage axis direction of the compliance pattern, and a gain of the equalizer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023044443A JP7508624B1 (en) | 2023-03-20 | 2023-03-20 | Error rate measurement device and error rate measurement method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023044443A JP7508624B1 (en) | 2023-03-20 | 2023-03-20 | Error rate measurement device and error rate measurement method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP7508624B1 true JP7508624B1 (en) | 2024-07-01 |
Family
ID=91671227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023044443A Active JP7508624B1 (en) | 2023-03-20 | 2023-03-20 | Error rate measurement device and error rate measurement method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7508624B1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100095166A1 (en) | 2008-10-10 | 2010-04-15 | Lecroy Corporation | Protocol Aware Error Ratio Tester |
JP2017118188A (en) | 2015-12-21 | 2017-06-29 | アンリツ株式会社 | Sequence generation device, error rate measurement device employing the same, and sequence generation method |
JP2017142090A (en) | 2016-02-08 | 2017-08-17 | アンリツ株式会社 | Eye diagram display device and eye diagram display method |
US20190042380A1 (en) | 2018-01-08 | 2019-02-07 | Debendra Das Sharma | Cross-talk generation in a multi-lane link during lane testing |
JP2019201311A (en) | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | Error rate measurement device and eye margin measurement method therefor |
US20190353696A1 (en) | 2018-05-16 | 2019-11-21 | Advantest Corporation | Smart and efficient protocol logic analyzer configured within automated test equipment (ate) hardware |
JP2022042838A (en) | 2020-09-03 | 2022-03-15 | アンリツ株式会社 | Error rate measuring device and error rate measuring method |
-
2023
- 2023-03-20 JP JP2023044443A patent/JP7508624B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100095166A1 (en) | 2008-10-10 | 2010-04-15 | Lecroy Corporation | Protocol Aware Error Ratio Tester |
JP2017118188A (en) | 2015-12-21 | 2017-06-29 | アンリツ株式会社 | Sequence generation device, error rate measurement device employing the same, and sequence generation method |
JP2017142090A (en) | 2016-02-08 | 2017-08-17 | アンリツ株式会社 | Eye diagram display device and eye diagram display method |
US20190042380A1 (en) | 2018-01-08 | 2019-02-07 | Debendra Das Sharma | Cross-talk generation in a multi-lane link during lane testing |
JP2019201311A (en) | 2018-05-16 | 2019-11-21 | アンリツ株式会社 | Error rate measurement device and eye margin measurement method therefor |
US20190353696A1 (en) | 2018-05-16 | 2019-11-21 | Advantest Corporation | Smart and efficient protocol logic analyzer configured within automated test equipment (ate) hardware |
JP2022042838A (en) | 2020-09-03 | 2022-03-15 | アンリツ株式会社 | Error rate measuring device and error rate measuring method |
Non-Patent Citations (3)
Title |
---|
アンリツ株式会社,MX183000A ハイスピード シリアルデータ テストソフトウェア 取扱説明書 第21版[online],2021年11月30日,pp. 4-11~4-27, 4-42~4-60, 4-68~4-124,インターネット<URL:https://dl.cdn-anritsu.com/ja-jp/test-measurement/files/Manuals/Operation-Manual/MP1900A/mx183000a_opm_j_21_0.pdf> |
アンリツ株式会社,PCIe Gen1からGen6までとUSB Type-Cをサポート[online],2023年01月28日,インターネット<URL:https://web.archive.org/web/20230128034222/https://www.anritsu.com/ja-jp/test-measurement/solutions/hssd-mp1900a/index> |
野崎 原生ほか,USB 3.2のすべて,CQ出版株式会社,2020年03月15日,pp.354~366 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7512177B2 (en) | Method and apparatus for generating random jitter | |
JP6162921B2 (en) | Signal generating apparatus and generating method | |
JP3892256B2 (en) | Signal waveform simulation apparatus, signal waveform simulation method, and computer-readable recording medium recording a signal waveform simulation program | |
US8406285B1 (en) | Tuning algorithm for feed forward equalizer in a serial data channel with decision feedback equalizer | |
CN104660303A (en) | Method and device for power aware equalization in a serial communications link | |
JP2022042838A (en) | Error rate measuring device and error rate measuring method | |
US7634371B2 (en) | System and method for analyzing jitter of signals | |
JP7508624B1 (en) | Error rate measurement device and error rate measurement method | |
US20080195363A1 (en) | Analogue Signal Modelling Routine for a Hardware Description Language | |
JP6818064B2 (en) | Error rate measuring device and error rate measuring method | |
JP7508623B1 (en) | Error rate measurement device and error rate measurement method | |
JP4796645B2 (en) | Equalizer characteristic optimization method, transmission system, communication apparatus, and program | |
JP7508625B1 (en) | Error rate measurement device and error rate measurement method | |
US8325867B2 (en) | Waveform signal generator with jitter or noise on a desired bit | |
JP7500807B1 (en) | Error rate measurement device and error rate measurement method | |
JP2001265302A (en) | Method for adjusting sampling clock and interface circuit for digital display device | |
US20100278023A1 (en) | Systems for obtaining write strategy parameters utilizing data-to-clock edge deviations, and related method and optical storage device thereof | |
JP2016063430A (en) | Transmitter/receiver circuit, integrated circuit and test method | |
JP6124927B2 (en) | Emphasis adding device and emphasis adding method | |
US9178542B1 (en) | Methods and apparatus for accurate transmitter simulation for link optimization | |
JP5410454B2 (en) | PULSE PATTERN GENERATION DEVICE, ERROR RATE MEASUREMENT SYSTEM USING THE DEVICE, AND PULSE PATTERN GENERATION METHOD | |
US20220006460A1 (en) | Timing Margin Detecting Circuit, Timing Margin Detecting Method and Clock and Data Recovery System | |
JP2021145266A (en) | Clock recovery device, error rate measuring device, clock recovery method, and error rate measuring method | |
US5272687A (en) | EFM signal compensation circuitry | |
JP5844791B2 (en) | Emphasis adding device and emphasis adding method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240618 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240619 |