JP7508624B1

JP7508624B1 - Error rate measurement device and error rate measurement method

Info

Publication number: JP7508624B1
Application number: JP2023044443A
Authority: JP
Inventors: 弘季大沼; 恭男保坂
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 2023-03-20
Filing date: 2023-03-20
Publication date: 2024-07-01
Anticipated expiration: 2043-03-20

Abstract

【課題】ＰＡＭ４信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供する。【解決手段】誤り率測定装置１は、リンクトレーニングの開始前に、ＤＵＴ２００をコンプライアンスモードに遷移させるための遷移制御信号と、規格で定義された１以上のプリセットのそれぞれに対応するコンプライアンスパターンをＤＵＴ２００から出力させるためのプリセット選択信号を出力する信号出力部１０と、ＤＵＴ２００からの入力信号のシンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部２８と、オートサーチ部２８により探索された複数のパラメータの校正値をリスト形式で表示するとともに誤り率算出部２７により算出された誤り率が最小であるプリセットを表示する表示部３２と、を備える。【選択図】図１[Problem] To provide an error rate measurement device and an error rate measurement method capable of displaying optimal values of calibration values of multiple parameters required for analyzing a PAM4 signal for each preset, and displaying the preset with the lowest error rate among the measured presets. [Solution] An error rate measurement device (1) includes a signal output section (10) that outputs a transition control signal for transitioning a DUT (200) to a compliance mode before the start of link training, and a preset selection signal for outputting from the DUT (200) a compliance pattern corresponding to each of one or more presets defined by a standard, an auto search section (28) that searches for calibration values of multiple parameters for acquiring a symbol value of an input signal from the DUT (200), and a display section (32) that displays in list form the calibration values of the multiple parameters searched for by the auto search section (28), and displays the preset with the lowest error rate calculated by an error rate calculation section (27). [Selected Figure] FIG.

Description

本発明は、誤り率測定装置及び誤り率測定方法に関し、特に、被測定物から入力されるＰＡＭ４（Pulse Amplitude Modulation 4）信号の誤り率を測定する誤り率測定装置及び誤り率測定方法に関する。 The present invention relates to an error rate measurement device and an error rate measurement method, and in particular to an error rate measurement device and an error rate measurement method for measuring the error rate of a PAM4 (Pulse Amplitude Modulation 4) signal input from a device under test.

近年、ＩｏＴやクラウドコンピューティングの普及により通信システムは膨大なデータを扱うようになり、通信システムを構成する各種の通信機器のインタフェースは高速化とシリアル伝送化が進んでいる。このような通信機器で採用されているＵＳＢ（登録商標）（Universal Serial Bus）やＰＣＩＥｘｐｒｅｓｓ（登録商標）（Peripheral Component Interconnect Express、以下、「ＰＣＩｅ」とも呼ぶ）などのハイスピードシリアルバス（High Speed Serial Bus）規格では、リンク状態管理機構（Link Training and Status State Machine：ＬＴＳＳＭ）と呼ばれるステートマシンにより、デバイス間の通信の初期化やリンク速度の調整などが管理されている。 In recent years, with the spread of IoT and cloud computing, communication systems have begun to handle huge amounts of data, and the interfaces of various communication devices that make up the communication systems are becoming faster and more serial in transmission. In high-speed serial bus standards such as USB (registered trademark) (Universal Serial Bus) and PCI Express (registered trademark) (Peripheral Component Interconnect Express, hereafter also referred to as "PCIe") that are used in such communication devices, initialization of communication between devices and adjustment of link speed are managed by a state machine called the Link Training and Status State Machine (LTSSM).

例えば、ＰＣＩｅでは、ＬＴＳＳＭのステート遷移図は図１０に示すようなものであり、ステートとして、L0、L0s、L1、L2、Detect、Polling（ポーリング）、Configuration、Disabled、Hot Reset、Loopback（ループバック）、Recoveryが定義されている。さらに、図１１に示すように、Pollingには、Polling.Active、Polling.Configuration、Polling.Complianceの３つのサブステートが定義されている。Polling.Complianceは、被測定物（Device Under Test：ＤＵＴ）からＰＣＩｅ規格で定義されたコンプライアンスパターン（Compliance Pattern又はModified Compliance Pattern）を出力させるサブステートであり、コンプライアンスモードとも呼ばれる。 For example, in PCIe, the state transition diagram of LTSSM is as shown in FIG. 10, and the states defined are L0, L0s, L1, L2, Detect, Polling, Configuration, Disabled, Hot Reset, Loopback, and Recovery. Furthermore, as shown in FIG. 11, Polling has three sub-states defined: Polling.Active, Polling.Configuration, and Polling.Compliance. Polling.Compliance is a sub-state that causes the device under test (DUT) to output a compliance pattern (Compliance Pattern or Modified Compliance Pattern) defined in the PCIe standard, and is also called compliance mode.

ハイスピードシリアルバス規格でよく使われる信号変調方式としてＮＲＺ（Non Return to Zero）がある。ＮＲＺ信号のビット誤り率（Bit Error Rate：ＢＥＲ）を誤り率測定装置（例えば、特許文献１参照）で解析するにあたり、適切なＶｔｈとＤｅｌａｙの校正値を設定する必要がある。図１２（ａ）に示すように、Ｖｔｈは、ＮＲＺ信号のハイレベルとローレベルを判別するための閾値電圧であり、ほとんどの場合は振幅の中央値である０Ｖに固定される。Ｄｅｌａｙは、ＮＲＺ信号を打ち抜くクロック信号の立ち上がりと、ＮＲＺ信号のアイ開口の中心との時間差を表すパラメータであり、ボーレート（Baud rate）に依存することが知られている。 NRZ (Non Return to Zero) is a signal modulation method often used in high-speed serial bus standards. When analyzing the bit error rate (BER) of an NRZ signal using an error rate measurement device (see, for example, Patent Document 1), it is necessary to set appropriate Vth and Delay calibration values. As shown in FIG. 12(a), Vth is the threshold voltage for distinguishing between high and low levels of an NRZ signal, and in most cases is fixed to 0 V, which is the median value of the amplitude. Delay is a parameter that represents the time difference between the rising edge of the clock signal that punches through the NRZ signal and the center of the eye opening of the NRZ signal, and is known to depend on the baud rate.

ＰＣＩｅでは、ＰＣＩｅＧｅｎ１～５までは信号変調方式としてＮＲＺが採用されている。誤り率測定装置でＢＥＲ測定等を実施するに当たっては、ＰＣＩｅＧｅｎ１～５の互いに異なるボーレートごとにＤｅｌａｙの校正値を切り替えながらリンクトレーニングを実施して、ＤＵＴをLoopbackに持ち込む必要がある。 For PCIe, NRZ is used as the signal modulation method for PCIe Gen1 to 5. When performing BER measurements using an error rate measurement device, it is necessary to perform link training while switching the delay calibration value for each of the different baud rates of PCIe Gen1 to 5, and then bring the DUT into Loopback.

ＰＣＩｅＧｅｎ６では、信号変調方式としてＰＡＭ４が初めて採用され、リンクトレーニング中にＰＡＭ４信号をトレーニングパターンとして用いることとなった。ＰＡＭ４信号は、０（００），１（０１），２（１０），３（１１）からなる４値の論理レベルのシンボルで構成される。誤り率測定装置でＰＡＭ４信号のＢＥＲ測定等をＮＲＺ信号と同様に実施するためには、ＰＡＭ４信号の論理レベルを解析した上でリンクトレーニングを実施して、ＤＵＴをLoopbackに持ち込む必要がある。 PCIe Gen6 is the first to adopt PAM4 as a signal modulation method, and PAM4 signals are used as training patterns during link training. PAM4 signals are composed of symbols with four logical levels: 0 (00), 1 (01), 2 (10), and 3 (11). In order to perform BER measurements of PAM4 signals with an error rate measurement device in the same way as for NRZ signals, it is necessary to analyze the logical level of the PAM4 signal, perform link training, and bring the DUT into Loopback.

ＰＡＭ４信号を解析するためには、ＮＲＺ信号におけるＶｔｈに相当するＭｉｄｄｌｅＶｔｈに加えて、適切なＵｐｐｅｒ／ＬｏｗｅｒＶｔｈを閾値電圧の校正値として誤り率測定装置に設定する必要がある。なお、ＭｉｄｄｌｅＶｔｈはＮＲＺ信号におけるＶｔｈと同様に中央値であり、通常０Ｖに設定される。ＵｐｐｅｒＶｔｈとＬｏｗｅｒＶｔｈは、図１２（ｂ）に示すように、ＭｉｄｄｌｅＶｔｈから±δＶ離れた位置に設定される。δは、ＤＵＴ自体のロスと、ＤＵＴが装着されるＣＢＢ（Compliance Base Board）などのテストフィクスチャで模擬される信号経路のロスとの組合せロス量に依存する。 To analyze a PAM4 signal, in addition to the Middle Vth, which is equivalent to the Vth in an NRZ signal, it is necessary to set appropriate Upper and Lower Vths as threshold voltage calibration values in the error rate measurement device. Note that the Middle Vth is the median value, like the Vth in an NRZ signal, and is usually set to 0V. The Upper Vth and Lower Vth are set at a position ±δV away from the Middle Vth, as shown in Figure 12(b). δ depends on the combined loss amount of the loss of the DUT itself and the loss of the signal path simulated by a test fixture such as a CBB (Compliance Base Board) to which the DUT is attached.

ＰＣＩｅＧｅｎ６で要求される６４ＧＴ／ｓの速度では過渡応答により、信号の立ち上がり時間（ｔｒ）と立ち下がり時間（ｔｆ）に差異が発生し、図１３に示すように信号波形が歪む。なお、以下では、ＵｐｐｅｒＶｔｈ付近のアイ開口であるＵｐｐｅｒＥｙｅと、ＭｉｄｄｌｅＶｔｈ付近のアイ開口であるＭｉｄｄｌｅＥｙｅにフォーカスして説明し、ＬｏｗｅｒＶｔｈ付近のアイ開口であるＬｏｗｅｒＥｙｅについての説明は省く。 At the 64 GT/s speed required by PCIe Gen6, a difference occurs in the signal rise time (tr) and fall time (tf) due to the transient response, distorting the signal waveform as shown in Figure 13. Note that the following explanation focuses on the Upper Eye, which is the eye opening near the Upper Vth, and the Middle Eye, which is the eye opening near the Middle Vth, and omits an explanation of the Lower Eye, which is the eye opening near the Lower Vth.

図１３に示すように、ＭｉｄｄｌｅＥｙｅの中心に比べてＵｐｐｅｒＥｙｅの中心は時間的に遅れる（右側にある）ため、ＵｐｐｅｒＥｙｅのＢＥＲを測るときの最適なＤｅｌａｙ値とＭｉｄｄｌｅＥｙｅのＢＥＲを測るときの最適なＤｅｌａｙ値が異なることが分かる。ここで、ＵｐｐｅｒＥｙｅのＢＥＲとは、ＰＡＭ４信号のＭＳＢ（Most Significant Bit）が１のときに、ＬＳＢ（Least Significant Bit）が０又は１を取るときの誤り率である。また、ＭｉｄｄｌｅＥｙｅのＢＥＲとは、ＰＡＭ４信号のＭＳＢが１のときにＬＳＢが０を取るとき、又は、ＰＡＭ４信号のＭＳＢが０のときにＬＳＢが１を取るときの誤り率である。 As shown in Figure 13, the center of the Upper Eye is delayed in time (located to the right) compared to the center of the Middle Eye, so it can be seen that the optimal delay value when measuring the BER of the Upper Eye is different from the optimal delay value when measuring the BER of the Middle Eye. Here, the BER of the Upper Eye is the error rate when the MSB (Most Significant Bit) of the PAM4 signal is 1 and the LSB (Least Significant Bit) is 0 or 1. Also, the BER of the Middle Eye is the error rate when the LSB is 0 when the MSB of the PAM4 signal is 1, or when the LSB is 1 when the MSB of the PAM4 signal is 0.

なお、ＰＡＭ４信号の場合、ＵｐｐｅｒＥｙｅのＢＥＲの方がＭｉｄｄｌｅＥｙｅのＢＥＲよりも悪化する傾向があるため、ＵｐｐｅｒＥｙｅ側にＤｅｌａｙ値を合わせる必要がある。このｔｒ／ｔｆの歪みを改善するためにエンファシスによる信号補正を実施することになるが、規格で定義された信号補正のプリセットごとにＵｐｐｅｒ／Ｍｉｄｄｌｅ／ＬｏｗｅｒＶｔｈとＤｅｌａｙの校正値を誤り率測定装置に設定する必要がある。 In the case of PAM4 signals, the BER of the Upper Eye tends to be worse than that of the Middle Eye, so it is necessary to adjust the Delay value to the Upper Eye side. To improve this tr/tf distortion, signal correction using emphasis is performed, but it is necessary to set the Upper/Middle/Lower Vth and Delay calibration values in the error rate measurement device for each preset of the signal correction defined in the standard.

特開２０２２－４３７３８号公報JP 2022-43738 A

特許文献１に開示された誤り率測定装置は、ＤＵＴの出力波形のアイ開口を開くために、ＰＣＩｅＧｅｎ５のリンクトレーニング中にＤＵＴの出力波形のエンファシス調整を行っている。しかしながら、特許文献１に開示されたような従来の誤り率測定装置は、ＰＣＩｅＧｅｎ６については、適切な校正値がリンクトレーニング前に誤り率測定装置に設定されていない場合、リンクトレーニングが失敗し、プリセットごとの校正値の最適値を探索できないという問題があった。 The error rate measurement device disclosed in Patent Document 1 adjusts the emphasis of the output waveform of the DUT during link training of PCIe Gen5 in order to open the eye opening of the output waveform of the DUT. However, with conventional error rate measurement devices such as that disclosed in Patent Document 1, if an appropriate calibration value is not set in the error rate measurement device for PCIe Gen6 before link training, the link training fails and it is not possible to search for the optimal calibration value for each preset.

本発明は、このような従来の課題を解決するためになされたものであって、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供することを目的とする。 The present invention has been made to solve these problems in the past, and aims to provide an error rate measurement device and an error rate measurement method that can display the optimal calibration values of multiple parameters required for analyzing PAM4 signals for each preset, and can also display the preset with the lowest error rate among the measured presets.

上記課題を解決するために、本発明に係る誤り率測定装置は、リンク状態管理機構を搭載した被測定物からの入力信号の周波数特性を調整するイコライザと、前記イコライザにより調整された前記入力信号のシンボル値を取得するシンボル値取得部と、前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部と、を備える誤り率測定装置であって、前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力部と、規格で定義された複数のプリセットのうちの任意の１以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部と、前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部と、前記オートサーチ部により探索された前記１以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記１以上のプリセットのうち、前記誤り率算出部により算出された前記誤り率が最小であるプリセットを表示する表示部と、を備え、前記コンプライアンスパターンは、４値の前記シンボル値を持つＰＡＭ４信号であり、前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるＤｅｌａｙと、前記コンプライアンスパターンの電圧軸方向の閾値であるＵｐｐｅｒＶｔｈ、ＭｉｄｄｌｅＶｔｈ、及びＬｏｗｅｒＶｔｈと、前記イコライザのゲインとを含む構成である。 In order to solve the above problem, the error rate measurement device according to the present invention is an error rate measurement device comprising: an equalizer that adjusts the frequency characteristics of an input signal from a device under test equipped with a link state management mechanism; a symbol value acquisition unit that acquires a symbol value of the input signal adjusted by the equalizer; and an error rate calculation unit that calculates the error rate of the symbol value acquired by the symbol value acquisition unit, and includes a transition control signal output unit that outputs a transition control signal for transitioning the device under test to a compliance mode among a plurality of states managed by the link state management mechanism before the start of link training that transitions the device under test to a loopback among the plurality of states managed by the link state management mechanism; and a preset selection signal that outputs a compliance pattern corresponding to each of any one or more presets among a plurality of presets defined by a standard from the device under test that has transitioned to the compliance mode. a preset selection signal output unit for selecting a preset from the compliance pattern output from the device under test that has transitioned to the compliance mode; an auto search unit for searching for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition unit so that the error rate calculated by the error rate calculation unit is minimized when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode; and a display unit for displaying in list form the calibration values of the plurality of parameters of the one or more presets searched for by the auto search unit and displaying, among the one or more presets, the preset in which the error rate calculated by the error rate calculation unit is the smallest. The compliance pattern is a PAM4 signal having four symbol values, and the plurality of parameters include a delay from a reference timing of the compliance pattern, Upper Vth, Middle Vth, and Lower Vth, which are thresholds in the voltage axis direction of the compliance pattern, and a gain of the equalizer.

この構成により、本発明に係る誤り率測定装置は、リンクトレーニングの開始前に、複数のステートのうちのPolling.Complianceに被測定物を遷移させて、被測定物からコンプライアンスパターンを出力させるようになっている。さらに、本発明に係る誤り率測定装置は、被測定物から出力されたコンプライアンスパターンを用いて、規格で定義された複数のプリセットのうちの１以上のプリセットの複数のパラメータの校正値の最適値を探索することができる。 With this configuration, the error rate measurement device according to the present invention transitions the device under test to the Polling.Compliance state among the multiple states before link training begins, and causes the device under test to output a compliance pattern. Furthermore, the error rate measurement device according to the present invention can use the compliance pattern output from the device under test to search for optimal calibration values for multiple parameters of one or more of the multiple presets defined by the standard.

これにより、本発明に係る誤り率測定装置は、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとにリスト形式で表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる。また、本発明に係る誤り率測定装置は、探索したプリセットの中で最も誤り率が低いプリセットをユーザに把握させることができるため、ユーザが最も誤り率が低いプリセットを用いてリンクトレーニングをエラー無く実施することを可能にする。 As a result, the error rate measurement device according to the present invention can display, in list form for each preset, the optimal calibration values for multiple parameters required for analyzing a PAM4 signal, and can also display the preset with the lowest error rate among the measured presets. Furthermore, the error rate measurement device according to the present invention can allow the user to ascertain the preset with the lowest error rate among the searched presets, enabling the user to perform link training without errors using the preset with the lowest error rate.

また、本発明に係る誤り率測定装置は、前記表示部が、前記複数のプリセットの中から前記１以上のプリセットを選択するプリセット選択部と、前記プリセット選択部により選択された前記１以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして、前記プリセット選択信号出力部に設定するプリセット設定ボタンと、を更に表示する構成であってもよい。 The error rate measurement device according to the present invention may also be configured such that the display unit further displays a preset selection unit that selects one or more presets from the plurality of presets, and a preset setting button that sets the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test in the preset selection signal output unit.

この構成により、本発明に係る誤り率測定装置は、規格で定義された複数のプリセットの中から任意の１以上のプリセットを、被測定物から出力されるコンプライアンスパターンとして設定することができるプリセット選択部を表示するようになっている。これにより、本発明に係る誤り率測定装置は、任意の１以上のプリセットを指定するユーザインタフェースを提供して、ユーザがＰＡＭ４信号の解析に必要な複数のパラメータの校正値を所望のプリセットごとに取得することを可能にする。 With this configuration, the error rate measurement device according to the present invention displays a preset selection section that allows the user to set any one or more presets from among multiple presets defined by the standard as the compliance pattern to be output from the device under test. This allows the error rate measurement device according to the present invention to provide a user interface for specifying any one or more presets, enabling the user to obtain calibration values for multiple parameters required for analyzing a PAM4 signal for each desired preset.

また、本発明に係る誤り率測定装置は、前記オートサーチ部が、前記複数のパラメータの前記Ｄｅｌａｙとして、前記コンプライアンスパターンの３つのアイ開口のうち、最も振幅レベルの高いアイ開口を有する高レベル信号の前記Ｄｅｌａｙを探索する構成であってもよい。 The error rate measurement device according to the present invention may also be configured such that the auto search unit searches for the delay of a high-level signal having an eye opening with the highest amplitude level among the three eye openings of the compliance pattern as the delay of the plurality of parameters.

この構成により、本発明に係る誤り率測定装置は、複数のパラメータのＤｅｌａｙとして、ＢＥＲが悪化しやすい高レベル信号のＤｅｌａｙを用いるようになっている。これにより、本発明に係る誤り率測定装置は、高レベル信号のＤｅｌａｙを装置内の各部に設定して、精度の高いＰＡＭ４信号の誤り率測定を行うことができる。 With this configuration, the error rate measurement device of the present invention uses the delay of a high-level signal, which is likely to deteriorate the BER, as the delay of multiple parameters. This allows the error rate measurement device of the present invention to set the delay of a high-level signal in each section within the device and perform highly accurate error rate measurements of PAM4 signals.

また、本発明に係る誤り率測定方法は、リンク状態管理機構によって管理される複数のステートのうちのループバックに、前記リンク状態管理機構を搭載した被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力ステップと、規格で定義された複数のプリセットのうちの任意の１以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力ステップと、前記被測定物からの入力信号の周波数特性をイコライザにより調整するイコライザステップと、前記イコライザステップにより調整された前記入力信号のシンボル値を取得するシンボル値取得ステップと、前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップと、前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップと、前記オートサーチステップにより探索された前記１以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記１以上のプリセットのうち、前記誤り率算出ステップにより算出された前記誤り率が最小であるプリセットを表示する校正値表示ステップと、を含み、前記コンプライアンスパターンは、４値の前記シンボル値を持つＰＡＭ４信号であり、前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるＤｅｌａｙと、前記コンプライアンスパターンの電圧軸方向の閾値であるＵｐｐｅｒＶｔｈ、ＭｉｄｄｌｅＶｔｈ、及びＬｏｗｅｒＶｔｈと、前記イコライザのゲインとを含む構成である。 The error rate measurement method according to the present invention includes a transition control signal output step of outputting a transition control signal for transitioning a device under test equipped with a link state management mechanism to a compliance mode among a plurality of states managed by the link state management mechanism before the start of link training, in which the device under test is transitioned to a loopback among the plurality of states managed by the link state management mechanism; a preset selection signal output step of outputting a preset selection signal for outputting a compliance pattern corresponding to each of any one or more presets among a plurality of presets defined in a standard from the device under test that has transitioned to the compliance mode; an equalizer step of adjusting the frequency characteristics of an input signal from the device under test by an equalizer; a symbol value acquisition step of acquiring a symbol value of the input signal adjusted by the equalizer step; and an error rate calculation step of calculating an error rate of the symbol value acquired by the symbol value acquisition step. The method includes a calculation step, an auto search step of searching for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the error rate calculation step is minimized when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode, and a calibration value display step of displaying the calibration values of the plurality of parameters of the one or more presets searched for by the auto search step in list form and displaying the preset among the one or more presets in which the error rate calculated by the error rate calculation step is the smallest, and the compliance pattern is a PAM4 signal having four symbol values, and the plurality of parameters include a delay amount from a reference timing of the compliance pattern, Upper Vth, Middle Vth, and Lower Vth which are threshold values in the voltage axis direction of the compliance pattern, and a gain of the equalizer.

また、本発明に係る誤り率測定方法は、前記複数のプリセットの中から前記１以上のプリセットを選択するプリセット選択部と、前記プリセット選択部により選択された前記１以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして設定するプリセット設定ボタンと、を表示するプリセット選択画面表示ステップを更に含む構成であってもよい。 The error rate measurement method according to the present invention may further include a preset selection screen display step that displays a preset selection unit that selects one or more presets from the plurality of presets, and a preset setting button that sets the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test.

本発明は、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとに表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる誤り率測定装置及び誤り率測定方法を提供するものである。 The present invention provides an error rate measurement device and an error rate measurement method that can display the optimal calibration values of multiple parameters required for analyzing PAM4 signals for each preset, and can also display the preset with the lowest error rate among the measured presets.

本発明の実施形態に係る誤り率測定装置の構成を示すブロック図である。1 is a block diagram showing a configuration of an error rate measurement device according to an embodiment of the present invention; ＰＡＭ４信号の概略説明図である。FIG. 2 is a schematic diagram illustrating a PAM4 signal. 本発明の実施形態に係る誤り率測定装置のリンクトレーニング設定画面の一例である。4 is an example of a link training setting screen of the error rate measurement device according to the embodiment of the present invention. 本発明の実施形態に係る誤り率測定装置の機器接続画面の一例である。4 is an example of a device connection screen of the error rate measurement device according to the embodiment of the present invention. 本発明の実施形態に係る誤り率測定装置のプリセット選択画面の一例である。5 is an example of a preset selection screen of the error rate measurement device according to the embodiment of the present invention. 本発明の実施形態に係る誤り率測定装置の校正画面の一例である（その１）。1 is a first example of a calibration screen of an error rate measurement device according to an embodiment of the present invention; 本発明の実施形態に係る誤り率測定装置の校正画面の一例である（その２）。13 is a second example of a calibration screen of the error rate measurement device according to the embodiment of the present invention; 本発明の実施形態に係る誤り率測定装置の校正画面の一例である（その３）。13 is a third example of a calibration screen of the error rate measurement device according to the embodiment of the present invention; 本発明の実施形態に係る誤り率測定装置を用いる誤り率測定方法の処理を示すフローチャートである。4 is a flowchart showing the process of an error rate measurement method using the error rate measurement device according to the embodiment of the present invention. ＰＣＩｅのＬＴＳＳＭのステート遷移図である。FIG. 1 is a state transition diagram of the LTSSM of PCIe. Pollingの遷移図である。This is a transition diagram of Polling. （ａ）はＮＲＺ信号の２値の論理レベルを判別するための閾値電圧を示す図であり、（ｂ）はＰＡＭ４信号の４値の論理レベルを判別するための閾値電圧を示す図である。FIG. 2A is a diagram showing threshold voltages for distinguishing between two logical levels of an NRZ signal, and FIG. 2B is a diagram showing threshold voltages for distinguishing between four logical levels of a PAM4 signal. ＰＡＭ４信号の波形の歪みを説明するための図である。1A and 1B are diagrams for explaining distortion of the waveform of a PAM4 signal.

以下、本発明に係る誤り率測定装置及び誤り率測定方法の実施形態について、図面を用いて説明する。 Below, an embodiment of an error rate measurement device and an error rate measurement method according to the present invention will be described with reference to the drawings.

図１に示すように、本発明の実施形態に係る誤り率測定装置１は、ＬＴＳＳＭを搭載したＤＵＴ２００からの入力信号の誤り率を測定するものであり、信号出力部１０と、信号入力部２０と、データ記憶部３０と、操作部３１と、表示部３２と、制御部４０と、を備える。ＤＵＴ２００が対応するハイスピードシリアルバス規格の例としては、ＰＣＩｅやＵＳＢなどが挙げられる。 As shown in FIG. 1, an error rate measurement device 1 according to an embodiment of the present invention measures the error rate of an input signal from a DUT 200 equipped with an LTSSM, and includes a signal output unit 10, a signal input unit 20, a data storage unit 30, an operation unit 31, a display unit 32, and a control unit 40. Examples of high-speed serial bus standards that the DUT 200 supports include PCIe and USB.

データ記憶部３０は、ＲＡＭ（Random Access Memory）などのメモリによって構成される。データ記憶部３０は、後述するパルスパターン発生器１３に出力する既知パターンのデータとして、例えば、ＤＵＴ２００に入力するＰＡＭ４信号のシンボル列（０、１、２、３のシンボル値からなるシンボルの列）を記憶している。また、データ記憶部３０は、ＤＵＴ２００に入力するＰＡＭ４信号のＭＳＢ（Most Significant Bit）及びＬＳＢ（Least Significant Bit）のビット列を記憶していてもよい。データ記憶部３０に記憶されているＰＡＭ４信号のシンボル列、並びにＭＳＢ及びＬＳＢのビット列は、後述する誤り率算出部２７がＤＵＴ２００からの入力信号と比較するための基準データにもなっている。 The data storage unit 30 is composed of a memory such as a RAM (Random Access Memory). The data storage unit 30 stores, for example, a symbol string (a string of symbols consisting of symbol values of 0, 1, 2, and 3) of the PAM4 signal input to the DUT 200 as data of a known pattern to be output to the pulse pattern generator 13 described later. The data storage unit 30 may also store a bit string of the MSB (Most Significant Bit) and LSB (Least Significant Bit) of the PAM4 signal input to the DUT 200. The symbol string and the bit strings of the MSB and LSB of the PAM4 signal stored in the data storage unit 30 also serve as reference data for the error rate calculation unit 27 described later to compare with the input signal from the DUT 200.

また、データ記憶部３０は、ＤＵＴ２００の種類と、ＤＵＴ２００が装着されるＣＢＢなどのテストフィクスチャで模擬される信号経路の所望のロス値の組合せごとに、後述する複数のパラメータの校正値をファイル単位で記憶するようになっている。例えば、ＤＵＴ２００がSynopsys社製のＡＩＣ（Add-in Card）であり、信号経路のロス値が６ｄＢである場合の複数のパラメータの校正値は、「Synopsys_6dBLossBoard」というファイル名のファイルに記録される。なお、ファイル名の付け方は上記に限定されず、ユーザにとってＤＵＴ２００の種類とロス値の組合せが分かりやすい任意の名称であってもよい。 The data storage unit 30 also stores the calibration values of multiple parameters (described later) in file units for each combination of the type of DUT 200 and the desired loss value of the signal path simulated by a test fixture such as a CBB to which the DUT 200 is attached. For example, when the DUT 200 is an AIC (Add-in Card) manufactured by Synopsys and the loss value of the signal path is 6 dB, the calibration values of multiple parameters are recorded in a file with the file name "Synopsys_6dBLossBoard". Note that the method of naming the file is not limited to the above, and any name that makes it easy for the user to understand the combination of the type of DUT 200 and the loss value may be used.

制御部４０は、誤り率測定装置１の動作モードを校正モードと測定モードのいずれかに切り替えるための動作モード切替部４１を含む。校正モードは、ＤＵＴ２００のＬＴＳＳＭによって管理される複数のステートのうちのLoopbackにＤＵＴ２００を遷移させるリンクトレーニングの開始前に、ＤＵＴ２００からの入力信号のシンボル値を取得するための複数のパラメータの校正値を取得するモードである。測定モードは、校正モードで取得された複数のパラメータの校正値を用いて、ＤＵＴ２００からの入力信号の誤り率の測定を行うモードである。 The control unit 40 includes an operation mode switching unit 41 for switching the operation mode of the error rate measurement device 1 between a calibration mode and a measurement mode. The calibration mode is a mode for acquiring calibration values of multiple parameters for acquiring a symbol value of an input signal from the DUT 200 before the start of link training, which transitions the DUT 200 to Loopback among multiple states managed by the LTSSM of the DUT 200. The measurement mode is a mode for measuring the error rate of an input signal from the DUT 200 using the calibration values of multiple parameters acquired in the calibration mode.

信号出力部１０は、測定モードにおいて、ＤＵＴ２００のＬＴＳＳＭによって管理される複数のステート間のステート遷移を制御するトレーニングパターンをＤＵＴ２００に出力するようになっている。また、信号出力部１０は、測定モードにおいて、ＤＵＴ２００からの入力信号の誤り率測定を行うための既知パターンのテスト信号を出力するようになっている。 In the measurement mode, the signal output unit 10 outputs to the DUT 200 a training pattern that controls state transitions between a plurality of states managed by the LTSSM of the DUT 200. In addition, in the measurement mode, the signal output unit 10 outputs a test signal of a known pattern for measuring the error rate of an input signal from the DUT 200.

また、信号出力部１０は、校正モードにおいて、複数のステートのうちのコンプライアンスモードにＤＵＴ２００をダイレクト遷移させるための遷移制御信号をＤＵＴ２００に出力する遷移制御信号出力部を構成する。ここで、ダイレクト遷移とは、ＰＣＩｅＧｅｎ１の２．５ＧＴ／ｓからＰＣＩｅＧｅｎ６の６４ＧＴ／ｓへ直接遷移することを意味している。 The signal output unit 10 also constitutes a transition control signal output unit that outputs a transition control signal to the DUT 200 in order to directly transition the DUT 200 to the compliance mode among the multiple states in the calibration mode. Here, direct transition means a direct transition from 2.5 GT/s of PCIe Gen1 to 64 GT/s of PCIe Gen6.

さらに、信号出力部１０は、校正モードにおいて、ＰＣＩｅＧｅｎ６規格で定義された複数のプリセットのうちの任意の１以上のプリセットのそれぞれに対応するコンプライアンスパターンを、コンプライアンスモードに遷移したＤＵＴ２００から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部を構成する。 Furthermore, the signal output unit 10 constitutes a preset selection signal output unit that outputs a preset selection signal for causing the DUT 200, which has transitioned to the compliance mode, to output, in the calibration mode, a compliance pattern corresponding to any one or more of the multiple presets defined in the PCIe Gen6 standard.

信号出力部１０は、例えば、シンセサイザ１１と、ジッタ変調源１２と、パルスパターン発生器１３と、ノイズ発生源１４と、を備える。 The signal output unit 10 includes, for example, a synthesizer 11, a jitter modulation source 12, a pulse pattern generator 13, and a noise generating source 14.

ジッタ変調源１２は、シンセサイザ１１が生成するクロックに所望のジッタを付加したてジッタクロック、又は、シンセサイザ１１により生成されたクロックそのものを、パルスパターン発生器１３とＤＵＴ２００に出力するようになっている。 The jitter modulation source 12 outputs a jittered clock, which is generated by adding a desired jitter to the clock generated by the synthesizer 11, or the clock itself generated by the synthesizer 11, to the pulse pattern generator 13 and the DUT 200.

パルスパターン発生器１３は、パルスパターン信号を発生させてノイズ発生源１４に出力するようになっている。このパルスパターン信号は、後段のＤＵＴ２００や誤り検出器２２などでの差動増幅のために、Ｄａｔａ信号と、Ｄａｔａ信号を反転したＸＤａｔａ信号とからなる差動信号となっている。例えば、パルスパターン発生器１３は、ジッタ変調源１２から入力されたジッタクロックを用いて、データ記憶部３０から入力される既知パターンのデータからなるパルスパターン信号を発生させる。パルスパターン発生器１３が発生させるパルスパターン信号は、例えばＰＡＭ４信号、ＮＲＺ信号、又はＲＺ信号である。パルスパターン発生器１３が発生させるパルスパターン信号の他の例としては、ＮＲＺ－ＰＳＫ信号、ＮＲＺ－ＤＰＳＫ信号、ＮＲＺ－ＤＱＰＳＫ信号、ＲＺ－ＤＰＳＫ信号、ＲＺ－ＤＱＰＳＫ信号、ＰＡＭ８信号、ＰＡＭ１６信号などが挙げられる。 The pulse pattern generator 13 generates a pulse pattern signal and outputs it to the noise generating source 14. This pulse pattern signal is a differential signal consisting of a Data signal and an XData signal obtained by inverting the Data signal, for differential amplification in the downstream DUT 200 or error detector 22. For example, the pulse pattern generator 13 uses a jitter clock input from the jitter modulation source 12 to generate a pulse pattern signal consisting of data of a known pattern input from the data storage unit 30. The pulse pattern signal generated by the pulse pattern generator 13 is, for example, a PAM4 signal, an NRZ signal, or an RZ signal. Other examples of the pulse pattern signal generated by the pulse pattern generator 13 include an NRZ-PSK signal, an NRZ-DPSK signal, an NRZ-DQPSK signal, an RZ-DPSK signal, an RZ-DQPSK signal, a PAM8 signal, and a PAM16 signal.

ノイズ発生源１４は、パルスパターン発生器１３から出力されたパルスパターン信号にジッタや電圧ノイズを加えたストレス信号、又は、パルスパターン発生器１３から出力されたパルスパターン信号そのものをＤＵＴ２００に出力するようになっている。 The noise generating source 14 outputs to the DUT 200 a stress signal that is the pulse pattern signal output from the pulse pattern generator 13 to which jitter or voltage noise has been added, or the pulse pattern signal itself that is output from the pulse pattern generator 13.

ノイズ発生源１４から出力されるストレス信号は、主に測定モードにおけるテスト信号として用いられる。なお、パルスパターン発生器１３から出力されたパルスパターン信号が、ＤＵＴ２００をPolling.Complianceに遷移させるための遷移制御信号、プリセット選択信号、又はトレーニングパターンである場合には、シンセサイザ１１により生成されたクロックがジッタ変調源１２からそのまま出力されるとともに、パルスパターン発生器１３から出力された遷移制御信号、プリセット選択信号、又はトレーニングパターンがそのままＤＵＴ２００に出力されることが望ましい。 The stress signal output from the noise generating source 14 is mainly used as a test signal in the measurement mode. When the pulse pattern signal output from the pulse pattern generator 13 is a transition control signal, a preset selection signal, or a training pattern for transitioning the DUT 200 to Polling.Compliance, it is desirable that the clock generated by the synthesizer 11 is output as is from the jitter modulation source 12, and the transition control signal, preset selection signal, or training pattern output from the pulse pattern generator 13 is output as is to the DUT 200.

信号入力部２０は、ＤＵＴ２００から出力された差動信号である入力信号を入力するものであり、イコライザ２１と、誤り検出器２２と、を備える。 The signal input unit 20 receives an input signal, which is a differential signal output from the DUT 200, and includes an equalizer 21 and an error detector 22.

ＤＵＴ２００からの入力信号は、例えば、ＰＣＩｅＧｅｎ６規格で定義されたコンプライアンスパターンである。コンプライアンスパターンは、校正モードにおいて、複数のステートのうちのPolling.ComplianceにＤＵＴ２００を遷移させるための遷移制御信号が信号出力部１０から出力されたことによってＤＵＴ２００から出力される４値のシンボル値を持つＰＡＭ４信号である。あるいは、ＤＵＴ２００からの入力信号は、測定モードにおいて、信号出力部１０から出力されたＰＡＭ４信号などのテスト信号が、Loopbackに遷移したＤＵＴ２００から折り返されたものである。以下では、主に、ＤＵＴ２００からの入力信号がＰＣＩｅＧｅｎ６のコンプライアンスパターンである校正モードでの構成及び動作について説明する。 The input signal from the DUT 200 is, for example, a compliance pattern defined in the PCIe Gen6 standard. The compliance pattern is a PAM4 signal having four symbol values that is output from the DUT 200 in the calibration mode when a transition control signal for transitioning the DUT 200 to Polling.Compliance among multiple states is output from the signal output unit 10. Alternatively, the input signal from the DUT 200 is a test signal such as a PAM4 signal output from the signal output unit 10 in the measurement mode that is looped back from the DUT 200 that has transitioned to Loopback. The following mainly describes the configuration and operation in the calibration mode in which the input signal from the DUT 200 is the PCIe Gen6 compliance pattern.

図２に示すように、ＤＵＴ２００から出力されるＰＡＭ４信号は、Ｕｐｐｅｒ信号（高レベル信号）、Ｍｉｄｄｌｅ信号（中レベル信号）、及びＬｏｗｅｒ信号（低レベル信号）からなる。 As shown in FIG. 2, the PAM4 signal output from DUT 200 consists of an Upper signal (high level signal), a Middle signal (medium level signal), and a Lower signal (low level signal).

Ｌｏｗｅｒ信号は、シンボル値０に対応する振幅レベルＬ０からシンボル値１に対応する振幅レベルＬ１までの低電圧範囲Ｈ１の信号である。Ｍｉｄｄｌｅ信号は、シンボル値１に対応する振幅レベルＬ１からシンボル値２に対応する振幅レベルＬ２までの中電圧範囲Ｈ２の信号である。Ｕｐｐｅｒ信号は、シンボル値２に対応する振幅レベルＬ２からシンボル値３に対応する振幅レベルＬ３までの高電圧範囲Ｈ３の信号である。すなわち、ＰＡＭ４信号は、ベースラインである振幅レベルＬ０に対して、振幅レベルの低い方から低電圧範囲Ｈ１、中電圧範囲Ｈ２、高電圧範囲Ｈ３に分けられ、ベースラインに対する振幅レベルの大きさが異なるＵｐｐｅｒ信号、Ｍｉｄｄｌｅ信号、Ｌｏｗｅｒ信号による３つのアイ開口が連続した振幅範囲の信号である。 The Lower signal is a signal in a low voltage range H1, from an amplitude level L0 corresponding to symbol value 0 to an amplitude level L1 corresponding to symbol value 1. The Middle signal is a signal in a medium voltage range H2, from an amplitude level L1 corresponding to symbol value 1 to an amplitude level L2 corresponding to symbol value 2. The Upper signal is a signal in a high voltage range H3, from an amplitude level L2 corresponding to symbol value 2 to an amplitude level L3 corresponding to symbol value 3. In other words, the PAM4 signal is divided from the baseline amplitude level L0 into a low voltage range H1, a medium voltage range H2, and a high voltage range H3, from the lowest amplitude level, and is a signal in an amplitude range with three continuous eye openings by the Upper signal, Middle signal, and Lower signal, which have different amplitude levels relative to the baseline.

イコライザ２１は、データ記憶部３０に保存されているファイルに記録されたゲインの校正値、又は、後述するオートサーチ部２８により探索されたゲインの校正値が設定されることにより、ＤＵＴ２００からの入力信号の周波数特性を調整するようになっている。イコライザ２１は、例えば、ＣＴＬＥ（Continuous Time Linear Equalizer）、ＬＦＥ（Low Frequency Equalizer）、ＤＦＥ（Decision Feedback Equalizer）などで構成される。ＰＣＩｅＧｅｎ６などのコンプライアンステストでは規定されたロスの大きい信号経路にて試験が実施される。このため、ゲインの校正値は、イコライザ２１が、主に中域から高域周波数にかけての信号経路によるロスを補償して、ＤＵＴ２００からの入力信号のアイ開口を再度開かせることができる値となっている。 The equalizer 21 adjusts the frequency characteristics of the input signal from the DUT 200 by setting the gain calibration value recorded in a file stored in the data storage unit 30 or the gain calibration value searched for by the auto search unit 28 described later. The equalizer 21 is composed of, for example, a CTLE (Continuous Time Linear Equalizer), an LFE (Low Frequency Equalizer), and a DFE (Decision Feedback Equalizer). In compliance tests such as PCIe Gen6, tests are performed on a specified signal path with large losses. For this reason, the gain calibration value is a value that allows the equalizer 21 to compensate for losses due to the signal path mainly from the mid-range to high-range frequencies and reopen the eye opening of the input signal from the DUT 200.

誤り検出器２２は、シンボル値取得部２３と、誤り率算出部２７と、オートサーチ部２８と、を含む。さらに、シンボル値取得部２３は、クロック再生部２４と、遅延部２５と、シンボル値検出部２６と、を含む。 The error detector 22 includes a symbol value acquisition unit 23, an error rate calculation unit 27, and an auto search unit 28. Furthermore, the symbol value acquisition unit 23 includes a clock recovery unit 24, a delay unit 25, and a symbol value detection unit 26.

シンボル値取得部２３は、データ記憶部３０に保存されているファイルに記録された複数のパラメータの校正値、又は、オートサーチ部２８により探索された複数のパラメータの校正値を用いて、イコライザ２１により調整されたＤＵＴ２００からの入力信号のシンボル値、又はＭＳＢ及びＬＳＢを取得するようになっている。これらの複数のパラメータは、入力信号の電圧軸方向の閾値であるＵｐｐｅｒＶｔｈ、ＭｉｄｄｌｅＶｔｈ、及びＬｏｗｅｒＶｔｈと、入力信号の時間軸方向の情報であるＤｅｌａｙと、イコライザ２１のゲインと、を含んでおり、それらの校正値は、データ記憶部３０に記憶されるようになっている。 The symbol value acquisition unit 23 acquires the symbol value or the MSB and LSB of the input signal from the DUT 200 adjusted by the equalizer 21 using the calibration values of multiple parameters recorded in a file stored in the data storage unit 30 or the calibration values of multiple parameters searched for by the auto search unit 28. These multiple parameters include Upper Vth, Middle Vth, and Lower Vth, which are thresholds in the voltage axis direction of the input signal, Delay, which is information in the time axis direction of the input signal, and the gain of the equalizer 21, and these calibration values are stored in the data storage unit 30.

シンボル値検出部２６は、イコライザ２１により調整された入力信号を、後述する遅延部２５から出力されたクロック信号の立ち上がり又は立ち下がりのタイミングで打ち抜くことにより、ＤＵＴ２００から出力された入力信号のシンボル値、又はＭＳＢ及びＬＳＢを検出するようになっている。 The symbol value detection unit 26 detects the symbol value or the MSB and LSB of the input signal output from the DUT 200 by punching the input signal adjusted by the equalizer 21 at the rising or falling edge of the clock signal output from the delay unit 25 described below.

図２に示すように、ＤＵＴ２００からの入力信号がＰＡＭ４信号である場合、シンボル値検出部２６は、Ｕｐｐｅｒ信号の振幅レベルがＵｐｐｅｒＶｔｈ以上であるとき、シンボル値３（ＭＳＢ＝１、ＬＳＢ＝１）を検出する。 As shown in FIG. 2, when the input signal from the DUT 200 is a PAM4 signal, the symbol value detection unit 26 detects a symbol value of 3 (MSB=1, LSB=1) when the amplitude level of the Upper signal is equal to or greater than the Upper Vth.

シンボル値検出部２６は、Ｍｉｄｄｌｅ信号の振幅レベルがＭｉｄｄｌｅＶｔｈ以上であり、Ｕｐｐｅｒ信号の振幅レベルがＵｐｐｅｒＶｔｈ未満であるとき、シンボル値２（ＭＳＢ＝１、ＬＳＢ＝０）を検出する。 The symbol value detection unit 26 detects a symbol value of 2 (MSB=1, LSB=0) when the amplitude level of the Middle signal is equal to or greater than the Middle Vth and the amplitude level of the Upper signal is less than the Upper Vth.

シンボル値検出部２６は、Ｌｏｗｅｒ信号の振幅レベルがＬｏｗｅｒＶｔｈ以上であり、Ｕｐｐｅｒ信号の振幅レベルがＵｐｐｅｒＶｔｈ未満であり、Ｍｉｄｄｌｅ信号の振幅レベルがＭｉｄｄｌｅＶｔｈ未満であるとき、シンボル値１（ＭＳＢ＝０、ＬＳＢ＝１）を検出する。 The symbol value detection unit 26 detects a symbol value of 1 (MSB=0, LSB=1) when the amplitude level of the Lower signal is equal to or greater than Lower Vth, the amplitude level of the Upper signal is less than Upper Vth, and the amplitude level of the Middle signal is less than Middle Vth.

シンボル値検出部２６は、Ｌｏｗｅｒ信号がＬｏｗｅｒＶｔｈ未満であれば、シンボル値０（ＭＳＢ＝０、ＬＳＢ＝０）を検出する。 The symbol value detection unit 26 detects a symbol value of 0 (MSB=0, LSB=0) if the Lower signal is less than Lower Vth.

クロック再生部２４は、イコライザ２１により調整された入力信号から再生クロック信号を生成するようになっている。 The clock recovery unit 24 generates a recovered clock signal from the input signal adjusted by the equalizer 21.

Ｄｅｌａｙは、クロック再生部２４により生成された再生クロック信号の立ち上がり又は立ち下がりと、例えばＵｐｐｅｒ信号のアイ開口の中心との時間差を表すパラメータである。あるいは、Ｄｅｌａｙは、規格のボーレートに応じた外部クロック信号の立ち上がり又は立ち下がりと、Ｕｐｐｅｒ信号のアイ開口の中心との時間差を表すパラメータであってもよい。すなわち、Ｄｅｌａｙは、ＤＵＴ２００からの入力信号の基準タイミングからの遅延量であると言える。本明細書では、再生クロック信号と外部クロック信号をまとめて、単に「クロック信号」とも呼ぶ。 Delay is a parameter that represents the time difference between the rising or falling edge of the reproduced clock signal generated by the clock reproduction unit 24 and, for example, the center of the eye opening of the Upper signal. Alternatively, Delay may be a parameter that represents the time difference between the rising or falling edge of an external clock signal according to the standard baud rate and the center of the eye opening of the Upper signal. In other words, Delay can be said to be the amount of delay from the reference timing of the input signal from the DUT 200. In this specification, the reproduced clock signal and the external clock signal are collectively referred to simply as "clock signals".

遅延部２５は、Ｄｅｌａｙにより示される上記の時間差を打ち消すように、入力信号を打ち抜くクロック信号を遅延させるようになっている。あるいは、遅延部２５は、Ｄｅｌａｙにより示される上記の時間差を打ち消すように、入力信号を遅延させるものであってもよい。すなわち、遅延部２５は、クロック信号が入力信号のアイ開口の中心を打ち抜けるように、クロック信号及び入力信号のいずれか又は両方を遅延させるものである。 The delay unit 25 is configured to delay the clock signal that punches through the input signal so as to cancel the above-mentioned time difference indicated by Delay. Alternatively, the delay unit 25 may delay the input signal so as to cancel the above-mentioned time difference indicated by Delay. In other words, the delay unit 25 delays either or both of the clock signal and the input signal so that the clock signal punches through the center of the eye opening of the input signal.

誤り率算出部２７は、シンボル値取得部２３により取得されたシンボル値と、データ記憶部３０に記憶されている基準データのシンボル値を順次比較することにより、シンボル値取得部２３により取得されたＤＵＴ２００からの入力信号のシンボル値の誤り率（Symbol error ratio：ＳＥＲ）を算出するようになっている。 The error rate calculation unit 27 is configured to calculate the error rate (Symbol error ratio: SER) of the symbol value of the input signal from the DUT 200 acquired by the symbol value acquisition unit 23 by sequentially comparing the symbol value acquired by the symbol value acquisition unit 23 with the symbol value of the reference data stored in the data storage unit 30.

あるいは、誤り率算出部２７は、シンボル値取得部２３により取得されたＭＳＢ及びＬＳＢと、データ記憶部３０に記憶されている基準データのＭＳＢ及びＬＳＢとの比較に基づいて、ＤＵＴ２００からの入力信号のＭＳＢのＢＥＲ、ＬＳＢのＢＥＲ、及び、ＭＳＢ＋ＬＳＢのＢＥＲをそれぞれ算出するものであってもよい。なお、本明細書では、ＢＥＲとＳＥＲをまとめて、単に「誤り率」とも呼ぶ。 Alternatively, the error rate calculation unit 27 may calculate the BER of the MSB, the BER of the LSB, and the BER of the MSB+LSB of the input signal from the DUT 200 based on a comparison between the MSB and LSB acquired by the symbol value acquisition unit 23 and the MSB and LSB of the reference data stored in the data storage unit 30. Note that in this specification, BER and SER are collectively referred to simply as "error rate."

オートサーチ部２８は、例えば特許第６２３５６３１号や特許第６６７２３７５号などに開示された周知のオートサーチ処理を行うものである。オートサーチ部２８は、ＤＵＴ２００からの入力信号が、Polling.Complianceに遷移したＤＵＴ２００から出力されるコンプライアンスパターンであるときに、ＤＵＴ２００の種類と所望のロス値の組合せごとに誤り率算出部２７により算出された誤り率が最小又は所定値以下になるように、シンボル値取得部２３によりシンボル値を取得するための複数のパラメータの校正値を探索するようになっている。すなわち、オートサーチ部２８は、図２に示すような、ＤＵＴ２００から出力されたコンプライアンスパターンのＵｐｐｅｒ信号、Ｍｉｄｄｌｅ信号、及びＬｏｗｅｒ信号の各信号について、上記の複数のパラメータの最適値を探索する。ただし、ＵｐｐｅｒＥｙｅのＢＥＲは悪化する傾向があるため、複数のパラメータのうちのＤｅｌａｙに関しては、オートサーチ部２８は、コンプライアンスパターンの３つのアイ開口のうち、最も振幅レベルの高いアイ開口を有するＵｐｐｅｒ信号のＤｅｌａｙを探索することが望ましい。 The auto search unit 28 performs a known auto search process disclosed in, for example, Japanese Patent No. 6235631 or Japanese Patent No. 6672375. When the input signal from the DUT 200 is a compliance pattern output from the DUT 200 that has transitioned to Polling.Compliance, the auto search unit 28 searches for calibration values of multiple parameters for acquiring symbol values by the symbol value acquisition unit 23 so that the error rate calculated by the error rate calculation unit 27 for each combination of the type of DUT 200 and the desired loss value is minimum or equal to or less than a predetermined value. That is, the auto search unit 28 searches for optimal values of the multiple parameters for each of the Upper signal, Middle signal, and Lower signal of the compliance pattern output from the DUT 200 as shown in FIG. 2. However, since the BER of the Upper Eye tends to deteriorate, with regard to the Delay among the multiple parameters, it is desirable for the auto search unit 28 to search for the Delay of the Upper signal that has the eye opening with the highest amplitude level among the three eye openings of the compliance pattern.

操作部３１は、ユーザによる操作入力を受け付けるためのものであり、図１に示す誤り率測定装置１が備える、例えば操作ノブ、各種キー、スイッチ、ボタンや、表示部３２の表示画面上のソフトキーなどのユーザインタフェースで構成される。また、操作部３１は、誤り率測定装置１の校正モードと測定モードの実行に関わる各種設定を行う。 The operation unit 31 is for accepting operation input by the user, and is composed of user interfaces such as operation knobs, various keys, switches, buttons, and soft keys on the display screen of the display unit 32, which are provided in the error rate measurement device 1 shown in FIG. 1. The operation unit 31 also performs various settings related to the execution of the calibration mode and measurement mode of the error rate measurement device 1.

表示部３２は、図１に示す誤り率測定装置１が備える、例えばＬＣＤ（Liquid Crystal Display）やＣＲＴ（Cathode Ray Tube）などの表示機器などで構成され、制御部４０からの表示制御信号に基づいて、誤り率測定装置１の校正モードと測定モードの実行に関わる設定画面や測定結果などを表示する。なお、表示部３２は、表示画面上のソフトキーなどの操作部３１の操作機能を有していてもよい。 The display unit 32 is composed of display devices such as an LCD (Liquid Crystal Display) or CRT (Cathode Ray Tube) provided in the error rate measurement device 1 shown in FIG. 1, and displays a setting screen related to the execution of the calibration mode and measurement mode of the error rate measurement device 1 and measurement results based on a display control signal from the control unit 40. The display unit 32 may also have the operation functions of the operation unit 31, such as soft keys on the display screen.

制御部４０は、信号出力部１０、信号入力部２０、データ記憶部３０、操作部３１、及び表示部３２を統括制御している。また、制御部４０は、例えばＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、ＦＰＧＡ（Field Programmable Gate Array）、ＲＯＭ（Read Only Memory）、ＲＡＭ、ＨＤＤ（Hard Disk Drive）などを含むコンピュータなどの制御装置で構成される。また、制御部４０は、ＣＰＵ又はＧＰＵによる所定のプログラムの実行により、動作モード切替部４１の少なくとも一部をソフトウェア的に構成することが可能である。 The control unit 40 controls the signal output unit 10, the signal input unit 20, the data storage unit 30, the operation unit 31, and the display unit 32. The control unit 40 is configured with a control device such as a computer including a CPU (Central Processing Unit), a GPU (Graphics Processing Unit), an FPGA (Field Programmable Gate Array), a ROM (Read Only Memory), a RAM, and a HDD (Hard Disk Drive). The control unit 40 can configure at least a part of the operation mode switching unit 41 in software by executing a predetermined program by the CPU or GPU.

図３に示すように、表示部３２は、例えばＰＣＩｅＧｅｎ６のリンクトレーニングにおける各種条件を設定するためのリンクトレーニング設定画面５０を表示するようになっている。 As shown in FIG. 3, the display unit 32 is configured to display a link training setting screen 50 for setting various conditions for link training of, for example, PCIe Gen6.

リンクトレーニング設定画面５０は、校正モードに関する機能を実行するための表示領域５１（図中の「Calibration for PAM4」）を含む。表示領域５１は、複数のパラメータの校正値が記録されたファイルを指定するための「File Name」のテキストボックス５１ａと、「File Name」のテキストボックス５１ａに入力されたファイルを開くための「Open」のソフトキー５１ｂと、複数のパラメータの校正値の取得を開始するための「Cal Start」のソフトキー５１ｃと、を含む。 The link training setting screen 50 includes a display area 51 ("Calibration for PAM4" in the figure) for executing functions related to the calibration mode. The display area 51 includes a "File Name" text box 51a for specifying a file in which calibration values of multiple parameters are recorded, an "Open" soft key 51b for opening the file entered in the "File Name" text box 51a, and a "Cal Start" soft key 51c for starting acquisition of calibration values of multiple parameters.

リンクトレーニング設定画面５０における「Cal. Start」のソフトキー５１ｄがユーザにより押下されると、表示部３２は、例えば図４の表示形式の機器接続画面５６を表示する。 When the user presses the "Cal. Start" soft key 51d on the link training setting screen 50, the display unit 32 displays a device connection screen 56 in the display format shown in Figure 4, for example.

機器接続画面５６は、「Connection Diagram」の表示領域５６ａと、「Instruction」の表示領域５６ｂと、「Next >」のソフトキー５６ｃと、「Cancel」のソフトキー５６ｄと、を含む。 The device connection screen 56 includes a "Connection Diagram" display area 56a, an "Instruction" display area 56b, a "Next >" soft key 56c, and a "Cancel" soft key 56d.

「Connection Diagram」の表示領域５６ａは、誤り率測定装置１を構成する各モジュールと、テストフィクスチャの一例であるＣＢＢとの間の配線方法を矢印で示す表示領域である。また、「Instruction」の表示領域５６ｂは、「Connection Diagram」の表示領域５６ａにおいて矢印で示された配線方法を言語で説明する表示領域である。 The "Connection Diagram" display area 56a is a display area that uses arrows to show the wiring method between each module that constitutes the error rate measurement device 1 and the CBB, which is an example of a test fixture. The "Instruction" display area 56b is a display area that uses language to explain the wiring method shown by the arrows in the "Connection Diagram" display area 56a.

「Connection Diagram」の表示領域５６ａに表示されている「Synthesizer」、「Jitter Modulation Source」、「Equalizer」、「ED」、「PPG」、及び「Noise Generator」の各モジュールは、シンセサイザ１１、ジッタ変調源１２、イコライザ２１、誤り検出器２２、パルスパターン発生器１３、及びノイズ発生源１４のそれぞれに相当するものである。 The modules "Synthesizer", "Jitter Modulation Source", "Equalizer", "ED", "PPG", and "Noise Generator" displayed in the "Connection Diagram" display area 56a correspond to the synthesizer 11, jitter modulation source 12, equalizer 21, error detector 22, pulse pattern generator 13, and noise generator 14, respectively.

「Next >」のソフトキー５６ｃがユーザにより押下されると、表示部３２は、例えば図５の表示形式のプリセット選択画面５７を表示する。 When the user presses the "Next >" soft key 56c, the display unit 32 displays a preset selection screen 57 in the display format shown in Figure 5, for example.

プリセット選択画面５７は、「Train DUT to Polling.Compliance」のラジオボタン５７ａと、「Manual」のラジオボタン５７ｂと、テキストボックス５７ｃと、「All ON」のソフトキー５７ｄと、「All OFF」のソフトキー５７ｅと、「Q0」から「Q10」のソフトキー５７ｆと、「Instruction」の表示領域５７ｇと、「< Back」のソフトキー５７ｈと、「Next >」のソフトキー５７ｉと、「Cancel」のソフトキー５７ｊと、を含む。 The preset selection screen 57 includes a "Train DUT to Polling.Compliance" radio button 57a, a "Manual" radio button 57b, a text box 57c, an "All ON" soft key 57d, an "All OFF" soft key 57e, soft keys "Q0" to "Q10" 57f, an "Instruction" display area 57g, a "< Back" soft key 57h, a "Next >" soft key 57i, and a "Cancel" soft key 57j.

「Train DUT to Polling.Compliance」のラジオボタン５７ａと、「Manual」のラジオボタン５７ｂは、校正方法を選択するためのボタンである。 The "Train DUT to Polling.Compliance" radio button 57a and the "Manual" radio button 57b are buttons for selecting the calibration method.

「Train DUT to Polling.Compliance」は、信号出力部１０がＤＵＴ２００をPolling.Complianceへ遷移させるための遷移制御信号を出力して、コンプライアンスパターンをＤＵＴ２００から自動的に出力させる校正方法である。 "Train DUT to Polling.Compliance" is a calibration method in which the signal output unit 10 outputs a transition control signal to transition the DUT 200 to Polling.Compliance, and the compliance pattern is automatically output from the DUT 200.

「Manual」は、ＤＵＴ２００が装着されたテストフィクスチャをユーザが手動で操作することにより、ＤＵＴ２００をPolling.Complianceへ遷移させて、コンプライアンスパターンをＤＵＴ２００から出力させる校正方法である。 "Manual" is a calibration method in which the user manually operates the test fixture to which the DUT 200 is attached to transition the DUT 200 to Polling.Compliance and output the compliance pattern from the DUT 200.

テキストボックス５７ｃは、オートサーチ部２８により探索される複数のパラメータの校正値を記録するファイルを指定するためのものである。ユーザは、ＤＵＴ２００の種類とロス値の組合せごとに用意されたファイルを、テキストボックス５７ｃで指定することができる。 The text box 57c is for specifying a file that records the calibration values of multiple parameters searched for by the auto search unit 28. The user can use the text box 57c to specify a file prepared for each combination of DUT 200 type and loss value.

「All ON」のソフトキー５７ｄと、「All OFF」のソフトキー５７ｅと、「Q0」から「Q10」のソフトキー５７ｆは、ＰＣＩｅＧｅｎ６規格で定義された複数のプリセットの中から任意の１以上のプリセットを選択するプリセット選択部を構成する。「Q0」から「Q10」はそれぞれ、ＰＣＩｅＧｅｎ６のプリセットＱ０～Ｑ１０に対応している。図５は、ソフトキー５７ｆにより、ＰＣＩｅＧｅｎ６のプリセットＱ０～Ｑ１０のうち、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ６、Ｑ７が選択された状態を示している。 The "All ON" soft key 57d, the "All OFF" soft key 57e, and the "Q0" to "Q10" soft keys 57f constitute a preset selection section that selects one or more presets from among multiple presets defined in the PCIe Gen6 standard. "Q0" to "Q10" correspond to the PCIe Gen6 presets Q0 to Q10, respectively. Figure 5 shows the state in which Q1, Q2, Q3, Q4, Q6, and Q7 have been selected from the PCIe Gen6 presets Q0 to Q10 by the soft key 57f.

「Instruction」の表示領域５７ｇは、プリセット選択画面５７で設定できる内容を言語で説明する表示領域である。 The "Instruction" display area 57g is a display area that explains in language the contents that can be set on the preset selection screen 57.

「< Back」のソフトキー５７ｈがユーザにより押下されると、表示部３２は、プリセット選択画面５７を終了して、機器接続画面５６を再び表示する。 When the "< Back" soft key 57h is pressed by the user, the display unit 32 closes the preset selection screen 57 and displays the device connection screen 56 again.

「Cancel」のソフトキー５７ｊがユーザにより押下されると、上記のプリセット選択部により選択された１以上のプリセットが、ＤＵＴ２００から出力されるコンプライアンスパターンとして信号出力部１０に設定されずに、プリセット選択画面５７の表示が終了する。 When the "Cancel" soft key 57j is pressed by the user, one or more presets selected by the preset selection unit described above are not set in the signal output unit 10 as the compliance pattern to be output from the DUT 200, and the display of the preset selection screen 57 is terminated.

「Next >」のソフトキー５７ｉは、上記のプリセット選択部により選択された１以上のプリセットをＤＵＴ２００から出力されるコンプライアンスパターンとして、信号出力部１０に設定するプリセット設定ボタンを構成する。「Next >」のソフトキー５７ｉがユーザにより押下されると、表示部３２は、図６に示す校正画面５８を表示する。 The "Next >" soft key 57i constitutes a preset setting button that sets one or more presets selected by the preset selection unit described above to the signal output unit 10 as a compliance pattern to be output from the DUT 200. When the "Next >" soft key 57i is pressed by the user, the display unit 32 displays the calibration screen 58 shown in FIG. 6.

図６は、オートサーチ部２８による複数のパラメータの校正値の探索開始前の校正画面５８を示している。図７は、オートサーチ部２８による複数のパラメータの校正値の探索中の校正画面５８を示している。図６は、オートサーチ部２８による複数のパラメータの校正値の探索終了後の校正画面５８を示している。 Figure 6 shows the calibration screen 58 before the auto-search unit 28 starts searching for calibration values of multiple parameters. Figure 7 shows the calibration screen 58 while the auto-search unit 28 is searching for calibration values of multiple parameters. Figure 6 shows the calibration screen 58 after the auto-search unit 28 has finished searching for calibration values of multiple parameters.

校正画面５８は、「File Name」のテキストボックス５８ａと、「Calibration Progress」のプログレスバー５８ｂ及びテキストボックス５８ｃと、「Start Calibration」又は「Stop Calibration」のソフトキー５８ｄと、「Optimum BER/Preset」のテキストボックス５８ｅ，５８ｆと、校正値表示領域５８ｇと、「< Back」のソフトキー５８ｈと、「Close」のソフトキー５８ｉと、を含む。 The calibration screen 58 includes a "File Name" text box 58a, a "Calibration Progress" progress bar 58b and text box 58c, a "Start Calibration" or "Stop Calibration" soft key 58d, "Optimum BER/Preset" text boxes 58e and 58f, a calibration value display area 58g, a "< Back" soft key 58h, and a "Close" soft key 58i.

「File Name」のテキストボックス５８ａは、プリセット選択画面５７で選択された各プリセットの複数のパラメータの校正値を記録するファイルのファイル名を設定するためのものである。例えば、「File Name」のテキストボックス５８ａは、プリセット選択画面５７のテキストボックス５７ｃに入力されたファイル名に、現在の日時を追加したファイル名を初期値として表示するようになっている。 The "File Name" text box 58a is used to set the file name of the file that records the calibration values of multiple parameters of each preset selected on the preset selection screen 57. For example, the "File Name" text box 58a is configured to initially display the file name entered in the text box 57c on the preset selection screen 57, with the current date and time added.

「Calibration Progress」のプログレスバー５８ｂ及びテキストボックス５８ｃは、プリセット選択画面５７で選択された１以上のプリセットについて、オートサーチ部２８による複数のパラメータの校正値の探索の進行状況を示すものである。 The "Calibration Progress" progress bar 58b and text box 58c indicate the progress of the auto search unit 28 in searching for calibration values of multiple parameters for one or more presets selected on the preset selection screen 57.

図６及び図８における「Start Calibration」のソフトキー５８ｄがユーザにより押下されると、信号出力部１０は、遷移制御信号をＤＵＴ２００に出力するとともに、上記のプリセット選択部により選択された１以上のプリセットのそれぞれに対応するコンプライアンスパターンをＤＵＴ２００から出力させるためのプリセット選択信号をＤＵＴ２００に出力する。また、オートサーチ部２８は、複数のパラメータの校正値の探索を開始する。 When the user presses the "Start Calibration" soft key 58d in Figures 6 and 8, the signal output unit 10 outputs a transition control signal to the DUT 200, and also outputs a preset selection signal to the DUT 200 to cause the DUT 200 to output compliance patterns corresponding to each of the one or more presets selected by the preset selection unit. In addition, the auto search unit 28 starts searching for calibration values for multiple parameters.

さらに、制御部４０は、プリセット選択信号によって指定されるプリセットに対応するコンプライアンスパターンをデータ記憶部３０から読み出して、誤り率算出部２７に設定する。これにより、誤り率算出部２７が、プリセット選択信号によって指定されるプリセットに対応するコンプライアンスパターンを、シンボル値取得部２３により取得されたシンボル値と比較するための基準データとして使用することができるようになる。 Furthermore, the control unit 40 reads out the compliance pattern corresponding to the preset specified by the preset selection signal from the data storage unit 30 and sets it in the error rate calculation unit 27. This allows the error rate calculation unit 27 to use the compliance pattern corresponding to the preset specified by the preset selection signal as reference data for comparing with the symbol value acquired by the symbol value acquisition unit 23.

オートサーチ部２８による複数のパラメータの校正値の探索が行われている際には、図７に示すように、ソフトキー５８ｄの表示が「Start Calibration」から「Stop Calibration」に変化する。また、校正値表示領域５８ｇは、オートサーチ部２８による探索が終了したプリセットの複数のパラメータの校正値を順次表示する。「Stop Calibration」のソフトキー５８ｄがユーザにより押下されると、オートサーチ部２８は、複数のパラメータの校正値の探索を停止する。 When the auto search unit 28 is searching for calibration values of multiple parameters, the display of the soft key 58d changes from "Start Calibration" to "Stop Calibration" as shown in FIG. 7. The calibration value display area 58g sequentially displays the calibration values of multiple preset parameters for which the auto search unit 28 has finished searching. When the user presses the "Stop Calibration" soft key 58d, the auto search unit 28 stops searching for calibration values of multiple parameters.

「Optimum BER/Preset」のテキストボックス５８ｆは、オートサーチ部２８により複数のパラメータの校正値が探索された１以上のプリセットのうち、誤り率算出部２７により算出された誤り率が最小であるプリセットを表示するものである。 The "Optimum BER/Preset" text box 58f displays the preset with the smallest error rate calculated by the error rate calculation unit 27 among one or more presets for which the auto search unit 28 has searched for calibration values of multiple parameters.

「Optimum BER/Preset」のテキストボックス５８ｅは、オートサーチ部２８により複数のパラメータの校正値が探索された１以上のプリセットのうち、誤り率算出部２７により算出された誤り率が最小であるプリセットの誤り率を表示するものである。 The "Optimum BER/Preset" text box 58e displays the error rate of the preset with the smallest error rate calculated by the error rate calculation unit 27 among one or more presets for which the calibration values of multiple parameters have been searched for by the auto search unit 28.

校正値表示領域５８ｇは、オートサーチ部２８により探索された１以上のプリセットの複数のパラメータの校正値をプリセットごとにリスト形式で表示する表示領域である。ここで、ＭｉｄｄｌｅＶｔｈについては、Ｄａｔａ信号とＸＤａｔａ信号のそれぞれの値が示されている。例えば、プリセット選択画面５７のプリセット選択部により、ＰＣＩｅＧｅｎ６のプリセットＱ０～Ｑ１０のうち、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ６、Ｑ７が選択された場合は、図８に示すように、これらのプリセットＱ１、Ｑ２、Ｑ３、Ｑ４、Ｑ６、Ｑ７の複数のパラメータの校正値が表示される。ここで、イコライザ２１のゲインについては、全てのプリセットＱ０～Ｑ１０で共通の値となる。 The calibration value display area 58g is a display area that displays, in list form, the calibration values of multiple parameters of one or more presets searched for by the auto search unit 28 for each preset. Here, for Middle Vth, the respective values of the Data signal and the XData signal are shown. For example, when Q1, Q2, Q3, Q4, Q6, and Q7 are selected from the presets Q0 to Q10 of PCIe Gen6 by the preset selection unit of the preset selection screen 57, the calibration values of multiple parameters of these presets Q1, Q2, Q3, Q4, Q6, and Q7 are displayed as shown in FIG. 8. Here, the gain of the equalizer 21 is a common value for all presets Q0 to Q10.

また、ＰＣＩｅＧｅｎ６のプリセットＱ０～Ｑ１０のうち、プリセット選択画面５７のプリセット選択部により選択されなかったものについては、校正値表示領域５８ｇは、「Optimum BER/Preset」のテキストボックス５８ｅ，５８ｆに表示された誤り率が最小であるプリセットの複数のパラメータの校正値をそのまま表示する。例えば、図８に示すように、プリセット選択画面５７のプリセット選択部により選択されなかったプリセットＱ０、Ｑ５、Ｑ８～Ｑ１０については、校正値表示領域５８ｇは、プリセットＱ２について得られた複数のパラメータの校正値を表示する。 Furthermore, for presets Q0 to Q10 of PCIe Gen6 that were not selected by the preset selection section of the preset selection screen 57, the calibration value display area 58g displays the calibration values of multiple parameters of the preset with the smallest error rate displayed in the "Optimum BER/Preset" text boxes 58e, 58f as is. For example, as shown in FIG. 8, for presets Q0, Q5, and Q8 to Q10 that were not selected by the preset selection section of the preset selection screen 57, the calibration value display area 58g displays the calibration values of multiple parameters obtained for preset Q2.

「< Back」のソフトキー５８ｈがユーザにより押下されると、表示部３２は、校正画面５８を終了して、プリセット選択画面５７を再び表示する。「Close」のソフトキー５８ｉがユーザにより押下されると、制御部４０は、校正値表示領域５８ｇに現在表示されている各プリセットの複数のパラメータの校正値と誤り率を、「File Name」のテキストボックス５８ａで指定されたファイルに記録して、校正画面５８の表示を終了させる。 When the user presses the "< Back" softkey 58h, the display unit 32 closes the calibration screen 58 and displays the preset selection screen 57 again. When the user presses the "Close" softkey 58i, the control unit 40 records the calibration values and error rates of the multiple parameters of each preset currently displayed in the calibration value display area 58g in the file specified in the "File Name" text box 58a, and closes the display of the calibration screen 58.

以下、本実施形態の誤り率測定装置１を用いる誤り率測定方法について、図９のフローチャートを参照しながら、校正モードにおける処理の一例を説明する。なお、上述の誤り率測定装置１の構成の説明と重複する説明は適宜省略する。 Below, an example of processing in the calibration mode will be described with reference to the flowchart in FIG. 9 regarding the error rate measurement method using the error rate measurement device 1 of this embodiment. Note that descriptions that overlap with the description of the configuration of the error rate measurement device 1 described above will be omitted as appropriate.

まず、リンクトレーニング設定画面５０における「Cal. Start」のソフトキー５１ｄがユーザにより押下されることにより、表示部３２は、機器接続画面５６を表示する（ステップＳ２１）。 First, when the user presses the "Cal. Start" soft key 51d on the link training setting screen 50, the display unit 32 displays the device connection screen 56 (step S21).

次に、機器接続画面５６における「Next >」のソフトキー５６ｃがユーザにより押下されることにより、表示部３２は、プリセット選択画面５７を表示する（プリセット選択画面表示ステップＳ２２）。 Next, when the user presses the "Next >" soft key 56c on the device connection screen 56, the display unit 32 displays the preset selection screen 57 (preset selection screen display step S22).

次に、プリセット選択画面５７において、ＬＴＳＳＭを搭載したＤＵＴ２００の種類とロス値の組合せに応じたファイルがテキストボックス５７ｃにおいてユーザにより指定される。また、ユーザによるソフトキー５７ｄ～５７ｆの押下により、１以上のプリセットが選択される（ステップＳ２３）。 Next, on the preset selection screen 57, the user specifies in the text box 57c a file that corresponds to a combination of the type of DUT 200 equipped with the LTSSM and the loss value. In addition, the user presses soft keys 57d to 57f to select one or more presets (step S23).

次に、プリセット選択画面５７において、ユーザによる「Next >」のソフトキー５７ｉの押下により、制御部４０は、テキストボックス５７ｃにおいて指定されたファイルから、ステップＳ２３で選択された１以上のプリセットのうちの１つに対応する複数のパラメータの初期値を読み込んで、信号入力部２０の各部に設定する（ステップＳ２４）。 Next, when the user presses the "Next >" soft key 57i on the preset selection screen 57, the control unit 40 reads the initial values of multiple parameters corresponding to one of the one or more presets selected in step S23 from the file specified in the text box 57c, and sets these values in each part of the signal input unit 20 (step S24).

次に、信号出力部１０は、複数のステートのうちのPolling.ComplianceにＤＵＴ２００を遷移させるための遷移制御信号をＤＵＴ２００に出力する（遷移制御信号出力ステップＳ２５）。 Next, the signal output unit 10 outputs a transition control signal to the DUT 200 to transition the DUT 200 to Polling.Compliance among the multiple states (transition control signal output step S25).

次に、信号出力部１０は、ステップＳ２３で選択された１以上のプリセットのうちの１つに対応するコンプライアンスパターンをＤＵＴ２００から出力させるためのプリセット選択信号をＤＵＴ２００に出力する（プリセット選択信号出力ステップＳ２６）。 Next, the signal output unit 10 outputs a preset selection signal to the DUT 200 to cause the DUT 200 to output a compliance pattern corresponding to one of the one or more presets selected in step S23 (preset selection signal output step S26).

次に、イコライザ２１は、ＤＵＴ２００から入力されるコンプライアンスパターンの周波数特性を調整する（イコライザステップＳ２７）。 Next, the equalizer 21 adjusts the frequency characteristics of the compliance pattern input from the DUT 200 (equalizer step S27).

次に、シンボル値取得部２３は、イコライザステップＳ２７により調整されたコンプライアンスパターンのシンボル値を取得する（シンボル値取得ステップＳ２８）。 Next, the symbol value acquisition unit 23 acquires the symbol value of the compliance pattern adjusted by the equalizer step S27 (symbol value acquisition step S28).

次に、誤り率算出部２７は、シンボル値取得ステップＳ２８により取得されたシンボル値の誤り率を算出する（誤り率算出ステップＳ２９）。 Next, the error rate calculation unit 27 calculates the error rate of the symbol value acquired in the symbol value acquisition step S28 (error rate calculation step S29).

次に、オートサーチ部２８は、誤り率算出ステップＳ２９で得られた誤り率が最小であるか否か、すなわち、現在、信号入力部２０の各部に設定されている複数のパラメータの校正値が最適値であるか否かを判断する（オートサーチステップＳ３０）。誤り率算出ステップＳ２９で得られた誤り率が最小である場合（ステップＳ３０：ＹＥＳ）、制御部４０は、ステップＳ３２以降の処理を実行する。誤り率算出ステップＳ２９で得られた誤り率が最小でない場合（ステップＳ３０：ＮＯ）、制御部４０はステップＳ３１以降の処理を実行する。 Next, the auto search unit 28 determines whether the error rate obtained in the error rate calculation step S29 is the minimum, i.e., whether the calibration values of the multiple parameters currently set in each part of the signal input unit 20 are optimal values (auto search step S30). If the error rate obtained in the error rate calculation step S29 is the minimum (step S30: YES), the control unit 40 executes the processes from step S32 onwards. If the error rate obtained in the error rate calculation step S29 is not the minimum (step S30: NO), the control unit 40 executes the processes from step S31 onwards.

ステップＳ３１においてオートサーチ部２８は、複数のパラメータの新たな校正値を信号入力部２０の各部に設定し（オートサーチステップＳ３１）、再びイコライザステップＳ２７以降の処理を実行する。 In step S31, the auto search unit 28 sets new calibration values for multiple parameters in each part of the signal input unit 20 (auto search step S31) and executes the equalizer step S27 and subsequent steps again.

ステップＳ３２において表示部３２は、現在、信号入力部２０の各部に設定されている複数のパラメータの校正値の最適値を、校正画面５８の校正値表示領域５８ｇにリスト形式で表示する（校正値表示ステップＳ３２）。 In step S32, the display unit 32 displays the optimal calibration values of the multiple parameters currently set in each part of the signal input unit 20 in list form in the calibration value display area 58g of the calibration screen 58 (calibration value display step S32).

次に、制御部４０は、ステップＳ２３で選択された全てのプリセットのプリセット選択信号がＤＵＴ２００に出力されたか否かを判断する（ステップＳ３３）。ステップＳ２３で選択された全てのプリセットのプリセット選択信号がＤＵＴ２００に出力された場合（ステップＳ３３：ＹＥＳ）、制御部４０はステップＳ３４以降の処理を実行する。ステップＳ２３で選択された全てのプリセットのプリセット選択信号がＤＵＴ２００に出力されていない場合（ステップＳ３３：ＮＯ）、制御部４０は、まだプリセット選択信号がＤＵＴ２００に出力されていないプリセットについて、再びステップＳ２６以降の処理を実行する。 Next, the control unit 40 determines whether the preset selection signals of all presets selected in step S23 have been output to the DUT 200 (step S33). If the preset selection signals of all presets selected in step S23 have been output to the DUT 200 (step S33: YES), the control unit 40 executes the processes from step S34 onwards. If the preset selection signals of all presets selected in step S23 have not been output to the DUT 200 (step S33: NO), the control unit 40 executes the processes from step S26 onwards again for the presets whose preset selection signals have not yet been output to the DUT 200.

ステップＳ３４において表示部３２は、「Optimum BER/Preset」のテキストボックス５８ｅ，５８ｆに、誤り率算出部２７により算出された誤り率が最小であるプリセットと、その最小の誤り率とを表示する（校正値表示ステップＳ３４）。 In step S34, the display unit 32 displays the preset with the smallest error rate calculated by the error rate calculation unit 27 and the smallest error rate in the "Optimum BER/Preset" text boxes 58e and 58f (calibration value display step S34).

次に、校正画面５８における「Close」のソフトキー５８ｉがユーザにより押下されることにより、制御部４０は、現在、校正画面５８の校正値表示領域５８ｇに表示されている各プリセットの複数のパラメータの校正値の最適値を、テキストボックス５８ａにおいて指定されたファイルに記録する（ステップＳ３５）。 Next, when the user presses the "Close" soft key 58i on the calibration screen 58, the control unit 40 records the optimal calibration values of the multiple parameters of each preset currently displayed in the calibration value display area 58g on the calibration screen 58 in the file specified in the text box 58a (step S35).

以上説明したように、本実施形態に係る誤り率測定装置１は、リンクトレーニングの開始前に、複数のステートのうちのPolling.ComplianceにＤＵＴ２００を遷移させて、ＤＵＴ２００からコンプライアンスパターンを出力させるようになっている。さらに、本実施形態に係る誤り率測定装置１は、ＤＵＴ２００から出力されたコンプライアンスパターンを用いて、ＰＣＩｅＧｅｎ６規格で定義された複数のプリセットのうちの１以上のプリセットの複数のパラメータの校正値の最適値を探索することができる。 As described above, the error rate measurement device 1 according to this embodiment transitions the DUT 200 to the Polling.Compliance state among the multiple states before the start of link training, and causes the DUT 200 to output a compliance pattern. Furthermore, the error rate measurement device 1 according to this embodiment can use the compliance pattern output from the DUT 200 to search for optimal calibration values of multiple parameters of one or more of the multiple presets defined in the PCIe Gen6 standard.

これにより、本実施形態に係る誤り率測定装置１は、ＰＡＭ４信号の解析に必要な複数のパラメータの校正値の最適値をプリセットごとにリスト形式で表示するとともに、測定したプリセットの中で最も誤り率が低いプリセットを表示することができる。また、本実施形態に係る誤り率測定装置１は、探索したプリセットの中で最も誤り率が低いプリセットをユーザに把握させることができるため、ユーザが最も誤り率が低いプリセットを用いてリンクトレーニングをエラー無く実施することを可能にする。 As a result, the error rate measurement device 1 according to this embodiment can display, in list form for each preset, the optimal calibration values for multiple parameters required for analyzing a PAM4 signal, and can also display the preset with the lowest error rate among the measured presets. Furthermore, the error rate measurement device 1 according to this embodiment can allow the user to ascertain the preset with the lowest error rate among the searched presets, enabling the user to perform link training without errors using the preset with the lowest error rate.

また、本実施形態に係る誤り率測定装置１は、ＰＣＩｅＧｅｎ６規格で定義された複数のプリセットの中から任意の１以上のプリセットを、ＤＵＴ２００から出力されるコンプライアンスパターンとして設定することができるプリセット選択画面５７を表示するようになっている。これにより、本実施形態に係る誤り率測定装置１は、任意の１以上のプリセットを指定するユーザインタフェースを提供して、ユーザがＰＡＭ４信号の解析に必要な複数のパラメータの校正値を所望のプリセットごとに取得することを可能にする。 The error rate measurement device 1 according to this embodiment is also configured to display a preset selection screen 57 that allows the user to set any one or more presets from among multiple presets defined in the PCIe Gen6 standard as the compliance pattern to be output from the DUT 200. This allows the error rate measurement device 1 according to this embodiment to provide a user interface for specifying any one or more presets, enabling the user to obtain calibration values of multiple parameters required for analyzing a PAM4 signal for each desired preset.

また、本実施形態に係る誤り率測定装置１は、複数のパラメータのＤｅｌａｙとして、ＢＥＲが悪化しやすいＵｐｐｅｒ信号のＤｅｌａｙを用いるようになっている。これにより、本実施形態に係る誤り率測定装置１は、Ｕｐｐｅｒ信号のＤｅｌａｙを信号入力部２０の各部に設定して、精度の高いＰＡＭ４信号の誤り率測定を行うことができる。 The error rate measurement device 1 according to this embodiment uses the delay of the upper signal, which is likely to deteriorate the BER, as the delay of multiple parameters. This allows the error rate measurement device 1 according to this embodiment to set the delay of the upper signal in each section of the signal input section 20 and perform highly accurate error rate measurement of the PAM4 signal.

１誤り率測定装置
１０信号出力部
１１シンセサイザ
１２ジッタ変調源
１３パルスパターン発生器
１４ノイズ発生源
２０信号入力部
２１イコライザ
２２誤り検出器
２３シンボル値取得部
２４クロック再生部
２５遅延部
２６シンボル値検出部
２７誤り率算出部
２８オートサーチ部
３０データ記憶部
３１操作部
３２表示部
４０制御部
５０リンクトレーニング設定画面
５６機器接続画面
５７プリセット選択画面
５７ｄ～５７ｆソフトキー（プリセット選択部）
５７ｉソフトキー（プリセット設定ボタン）
５８校正画面
２００ＤＵＴ REFERENCE SIGNS LIST 1 Error rate measuring device 10 Signal output section 11 Synthesizer 12 Jitter modulation source 13 Pulse pattern generator 14 Noise generating source 20 Signal input section 21 Equalizer 22 Error detector 23 Symbol value acquisition section 24 Clock recovery section 25 Delay section 26 Symbol value detection section 27 Error rate calculation section 28 Auto search section 30 Data storage section 31 Operation section 32 Display section 40 Control section 50 Link training setting screen 56 Device connection screen 57 Preset selection screen 57d to 57f Soft keys (preset selection section)
57i Soft key (preset setting button)
58 Calibration screen 200 DUT

Claims

リンク状態管理機構を搭載した被測定物（２００）からの入力信号の周波数特性を調整するイコライザ（２１）と、
前記イコライザにより調整された前記入力信号のシンボル値を取得するシンボル値取得部（２３）と、
前記シンボル値取得部により取得された前記シンボル値の誤り率を算出する誤り率算出部（２７）と、を備える誤り率測定装置（１）であって、
前記リンク状態管理機構によって管理される複数のステートのうちのループバックに前記被測定物を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力部（１０）と、
規格で定義された複数のプリセットのうちの任意の１以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力部（１０）と、
前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出部により算出された前記誤り率が最小になるように、前記シンボル値取得部により前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチ部（２８）と、
前記オートサーチ部により探索された前記１以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記１以上のプリセットのうち、前記誤り率算出部により算出された前記誤り率が最小であるプリセットを表示する表示部（３２）と、を備え、
前記コンプライアンスパターンは、４値の前記シンボル値を持つＰＡＭ４（Pulse Amplitude Modulation 4）信号であり、
前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるＤｅｌａｙと、前記コンプライアンスパターンの電圧軸方向の閾値であるＵｐｐｅｒＶｔｈ、ＭｉｄｄｌｅＶｔｈ、及びＬｏｗｅｒＶｔｈと、前記イコライザのゲインとを含むことを特徴とする誤り率測定装置。 an equalizer (21) for adjusting the frequency characteristics of an input signal from a device under test (200) equipped with a link state management mechanism;
a symbol value acquisition unit (23) for acquiring a symbol value of the input signal adjusted by the equalizer;
an error rate calculation unit (27) that calculates an error rate of the symbol value acquired by the symbol value acquisition unit,
a transition control signal output unit (10) that outputs a transition control signal for transitioning the device under test to a compliance mode among a plurality of states managed by the link state management mechanism before start of link training for transitioning the device under test to a loopback among the plurality of states;
a preset selection signal output unit (10) that outputs a preset selection signal for causing the device under test that has transitioned to the compliance mode to output a compliance pattern corresponding to any one or more presets among a plurality of presets defined by a standard;
an auto search unit (28) that searches for calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition unit so that the error rate calculated by the error rate calculation unit becomes a minimum when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode;
a display unit (32) that displays in list form the calibration values of the plurality of parameters of the one or more presets searched for by the automatic search unit, and displays, among the one or more presets, a preset having the smallest error rate calculated by the error rate calculation unit;
the compliance pattern is a PAM4 (Pulse Amplitude Modulation 4) signal having four symbol values,
the plurality of parameters include a delay which is a delay amount from a reference timing of the compliance pattern, upper Vth, middle Vth, and lower Vth which are threshold values in a voltage axis direction of the compliance pattern, and a gain of the equalizer.

前記表示部は、前記複数のプリセットの中から前記１以上のプリセットを選択するプリセット選択部（５７ｄ～５７ｆ）と、前記プリセット選択部により選択された前記１以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして、前記プリセット選択信号出力部に設定するプリセット設定ボタン（５７ｉ）と、を更に表示することを特徴とする請求項１に記載の誤り率測定装置。 The error rate measurement device according to claim 1, characterized in that the display unit further displays a preset selection unit (57d to 57f) for selecting one or more presets from the plurality of presets, and a preset setting button (57i) for setting the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test in the preset selection signal output unit.

前記オートサーチ部は、前記複数のパラメータの前記Ｄｅｌａｙとして、前記コンプライアンスパターンの３つのアイ開口のうち、最も振幅レベルの高いアイ開口を有する高レベル信号の前記Ｄｅｌａｙを探索することを特徴とする請求項１又は請求項２に記載の誤り率測定装置。 The error rate measuring device according to claim 1 or 2, characterized in that the auto search unit searches for the delay of a high-level signal having an eye opening with the highest amplitude level among the three eye openings of the compliance pattern as the delay of the multiple parameters.

リンク状態管理機構によって管理される複数のステートのうちのループバックに、前記リンク状態管理機構を搭載した被測定物（２００）を遷移させるリンクトレーニングの開始前に、前記複数のステートのうちのコンプライアンスモードに前記被測定物を遷移させるための遷移制御信号を出力する遷移制御信号出力ステップ（Ｓ２５）と、
規格で定義された複数のプリセットのうちの任意の１以上のプリセットのそれぞれに対応するコンプライアンスパターンを、前記コンプライアンスモードに遷移した前記被測定物から出力させるためのプリセット選択信号を出力するプリセット選択信号出力ステップ（Ｓ２６）と、
前記被測定物からの入力信号の周波数特性をイコライザ（２１）により調整するイコライザステップ（Ｓ２７）と、
前記イコライザステップにより調整された前記入力信号のシンボル値を取得するシンボル値取得ステップ（Ｓ２８）と、
前記シンボル値取得ステップにより取得された前記シンボル値の誤り率を算出する誤り率算出ステップ（Ｓ２９）と、
前記入力信号が、前記コンプライアンスモードに遷移した前記被測定物から出力された前記コンプライアンスパターンであるときに、前記誤り率算出ステップにより算出された前記誤り率が最小になるように、前記シンボル値取得ステップにより前記シンボル値を取得するための複数のパラメータの校正値を探索するオートサーチステップ（Ｓ３０，Ｓ３１）と、
前記オートサーチステップにより探索された前記１以上のプリセットの前記複数のパラメータの校正値をリスト形式で表示するとともに、前記１以上のプリセットのうち、前記誤り率算出ステップにより算出された前記誤り率が最小であるプリセットを表示する校正値表示ステップ（Ｓ３２，Ｓ３４）と、を含み、
前記コンプライアンスパターンは、４値の前記シンボル値を持つＰＡＭ４信号であり、
前記複数のパラメータは、前記コンプライアンスパターンの基準タイミングからの遅延量であるＤｅｌａｙと、前記コンプライアンスパターンの電圧軸方向の閾値であるＵｐｐｅｒＶｔｈ、ＭｉｄｄｌｅＶｔｈ、及びＬｏｗｅｒＶｔｈと、前記イコライザのゲインとを含むことを特徴とする誤り率測定方法。 a transition control signal output step (S25) of outputting a transition control signal for transitioning a device under test (200) equipped with a link state management mechanism to a loopback state among a plurality of states managed by the link state management mechanism before the start of link training for transitioning the device under test (200) to a compliance mode among the plurality of states;
a preset selection signal output step (S26) of outputting a preset selection signal for outputting a compliance pattern corresponding to any one or more presets among a plurality of presets defined by a standard from the device under test that has transitioned to the compliance mode;
an equalizer step (S27) of adjusting the frequency characteristics of the input signal from the device under test by an equalizer (21);
a symbol value acquisition step (S28) of acquiring a symbol value of the input signal adjusted by the equalizer step;
an error rate calculation step (S29) of calculating an error rate of the symbol values acquired by the symbol value acquisition step;
an auto search step (S30, S31) for searching calibration values of a plurality of parameters for acquiring the symbol value by the symbol value acquisition step so that the error rate calculated by the error rate calculation step becomes a minimum when the input signal is the compliance pattern output from the device under test that has transitioned to the compliance mode;
a calibration value display step (S32, S34) of displaying in list form the calibration values of the plurality of parameters of the one or more presets searched for by the automatic search step, and displaying, among the one or more presets, a preset having the smallest error rate calculated by the error rate calculation step,
the compliance pattern is a PAM4 signal having four symbol values,
The error rate measuring method according to the present invention, wherein the plurality of parameters include a delay amount from a reference timing of the compliance pattern, an upper Vth, a middle Vth, and a lower Vth which are threshold values in a voltage axis direction of the compliance pattern, and a gain of the equalizer.

前記複数のプリセットの中から前記１以上のプリセットを選択するプリセット選択部（５７ｄ～５７ｆ）と、前記プリセット選択部により選択された前記１以上のプリセットを前記被測定物から出力される前記コンプライアンスパターンとして設定するプリセット設定ボタン（５７ｉ）と、を表示するプリセット選択画面表示ステップ（Ｓ２２）を更に含むことを特徴とする請求項４に記載の誤り率測定方法。 The error rate measurement method according to claim 4, further comprising a preset selection screen display step (S22) that displays a preset selection unit (57d to 57f) that selects the one or more presets from the plurality of presets, and a preset setting button (57i) that sets the one or more presets selected by the preset selection unit as the compliance pattern output from the device under test.