JP7507373B2 - 画像表示装置の製造方法および画像表示装置 - Google Patents

Description

本発明の実施形態は、画像表示装置の製造方法および画像表示装置に関する。

高輝度、広視野角、高コントラストで低消費電力の薄型の画像表示装置の実現が望まれている。このような市場要求に対応するように、自発光素子を利用した表示装置の開発が進められている。

自発光素子として、微細発光素子であるマイクロＬＥＤを用いた表示装置の登場が期待されている。マイクロＬＥＤを用いた表示装置の製造方法として、個々に形成されたマイクロＬＥＤを駆動回路に順次転写する方法が紹介されている。しかしながら、フルハイビジョンや４Ｋ、８Ｋ等と高画質になるにつれて、マイクロＬＥＤの素子数が多くなると、多数のマイクロＬＥＤを個々に形成して、駆動回路等を形成した基板に順次転写するのでは、転写工程に膨大な時間を要する。さらに、マイクロＬＥＤと駆動回路等との接続不良等が発生し、歩留りの低下を生じるおそれがある。

Ｓｉ基板上に発光層を含む半導体層を成長させ、半導体層に電極を形成した後、駆動回路が形成された回路基板に貼り合わせる技術が知られている（たとえば、特許文献１）。

特開２００２－１４１４９２号公報

実施形態は、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を提供する。

本発明の一実施形態に係る画像表示装置の製造方法は、発光層を含む半導体層を第１基板上に形成した基板を準備する工程と、回路素子を含む回路が形成された第２基板に、前記半導体層を貼り合わせる工程と、前記半導体層をエッチングして発光素子を形成する工程と、前記発光素子を覆う絶縁膜を形成する工程と、前記絶縁膜を貫通して前記回路に達するビアを形成する工程と、前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、を備える。前記ビアは、異なる層に設けられた前記発光素子および前記回路素子を互いに接続する。

本実施形態に係る画像表示装置は、回路素子と、前記回路素子に電気的に接続された第１配線層と、前記回路素子および前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に配設された発光素子と、前記発光素子の少なくとも一部を覆う第２絶縁膜と、前記発光素子に電気的に接続され、前記第２絶縁膜上に配設された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、を備える。

本実施形態に係る画像表示装置は、複数のトランジスタと、前記複数のトランジスタに電気的に接続された第１配線層と、前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、前記第１絶縁膜上に配設された第１導電形の第１半導体層と、前記第１半導体層上に配設された発光層と、前記発光層上に配設され、前記第１導電形とは異なる第２導電形の第２半導体層と、前記第１絶縁膜、前記第１半導体層および前記発光層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第２配線層と、前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的に接続する第１ビアと、を備える。

本実施形態の一実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置が実現される。

第１の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の１つを例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の１つを例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の１つを例示する模式的な断面図である。 第１の実施形態の画像表示装置を例示する模式的なブロック図である。 第１の実施形態の画像表示装置の一部を例示する模式的な平面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の１つの製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の１つの製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第１の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第２の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第２の実施形態の画像表示装置を例示する模式的なブロック図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第２の実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。 第３の実施形態に係る画像表示装置の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の製造方法を例示する模式的な断面図である。 第３の実施形態に係る画像表示装置の変形例の一部を例示する模式的な断面図である。 第３の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 第３の実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。 画素ＬＥＤの特性を例示するグラフである。 第４の実施形態に係る画像表示装置を例示するブロック図である。 第４の実施形態に係る画像表示装置の変形例を例示するブロック図である。 第１～第３の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

（第１の実施形態）
図１は、実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１には、本実施形態の画像表示装置のサブピクセル２０の構成が模式的に示されている。画像表示装置に表示される画像を構成するピクセル１０は、複数のサブピクセル２０によって構成されている。
以下では、ＸＹＺの３次元座標系を用いて説明することがある。サブピクセル２０は、２次元平面上に配列されている。サブピクセル２０が配列された２次元平面をＸＹ平面とする。サブピクセル２０は、Ｘ軸方向およびＹ軸方向に沿って配列されている。

サブピクセル２０は、ＸＹ平面にほぼ平行な発光面１５３Ｓを有している。発光面１５３Ｓは、主として、ＸＹ平面に直交するＺ軸の正方向に向かって光を出力する。

図１は、サブピクセル２０をＸＺ平面に平行な面で切断した場合の断面を模式的に示している。この断面図は、後述する図４のＡ－Ａ’線における矢視断面である。
図１に示すように、画像表示装置のサブピクセル２０は、トランジスタ１０３と、第１の配線層１１０と、第１の絶縁膜（層間絶縁膜）１１２と、発光素子１５０と、第２の絶縁膜（層間絶縁膜）１５６と、第２の配線層１６０と、ビア１６１ｄと、を備える。サブピクセル２０は、カラーフィルタ１８０をさらに備える。カラーフィルタ（波長変換部材）１８０は、表面樹脂層１７０上に、透明薄膜接着層１８８を介して設けられている。表面樹脂層１７０は、発光素子１５０、層間絶縁膜１５６および配線層１６０上に設けられている。

トランジスタ１０３は、基板１０２に形成されている。後述する図３および図１２に示すように、基板１０２には、トランジスタ１０３のほか、他のトランジスタや抵抗、キャパシタ等の回路素子が形成され、配線等によって回路１０１を構成している。以下では、回路１０１は、回路素子が形成された素子形成領域１０４、絶縁層１０５、配線層１１０、配線層１１０と回路素子を接続するビアおよび回路素子間等を絶縁する絶縁膜１０８を含むものとする。基板１０２、回路１０１および層間絶縁膜１１２等のその他の構成要素を含めて回路基板１００と呼ぶことがある。

トランジスタ１０３は、ｐ形半導体領域１０４ｂと、ｎ形半導体領域１０４ｓ，１０４ｄと、ゲート１０７と、を含む。ゲート１０７は、絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上に設けられている。絶縁層１０５は、素子形成領域１０４とゲート１０７とを絶縁するとともに、隣接する他の回路素子との絶縁を十分にとるために設けられている。ゲート１０７に電圧が印加されると、ｐ形半導体領域１０４ｂにチャネルが形成され得る。トランジスタ１０３は、ｎチャネルＭＯＳＦＥＴである。

素子形成領域１０４は、基板１０２に設けられている。基板１０２は、たとえばＳｉ基板である。素子形成領域１０４は、ｐ形半導体領域１０４ｂとｎ形半導体領域１０４ｓ，１０４ｄとを含む。ｐ形半導体領域１０４ｂは、基板１０２の表面付近に設けられている。ｎ形半導体領域１０４ｓ，１０４ｄは、ｐ形半導体領域１０４ｂ内でｐ形半導体領域１０４ｂの表面付近に互いに離隔して設けられている。

基板１０２の表面には、絶縁層１０５が設けられている。絶縁層１０５は、素子形成領域１０４も覆っており、ｐ形半導体領域１０４ｂおよびｎ形半導体領域１０４ｓ，１０４ｄの表面も覆っている。絶縁層１０５は、たとえばＳｉＯ_２である。絶縁層１０５は、覆っている領域に応じてＳｉＯ_２やＳｉ_３Ｎ_４等を含む多層の絶縁層であってもよい。絶縁層１０５は、高誘電率を有する絶縁材料の層を含んでもよい。

絶縁層１０５を介して、ｐ形半導体領域１０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｎ形半導体領域１０４ｓ，１０４ｄの間に設けられている。ゲート１０７は、たとえば多結晶Ｓｉである。ゲート１０７は、多結晶Ｓｉよりも低抵抗のシリサイド等を含んでもよい。

この例では、ゲート１０７および絶縁層１０５は、絶縁膜１０８で覆われている。絶縁膜１０８は、たとえばＳｉＯ_２やＳｉ_３Ｎ_４等である。配線層１１０を形成するのに表面を平坦化するために、さらにＰＳＧ（Phosphorus Silicon Glass）やＢＰＳＧ（Boron Phosphorus Silicon Glass）等の有機絶縁膜を設けるようにしてもよい。

絶縁膜１０８には、ビア１１１ｓ，１１１ｄが形成されている。絶縁膜１０８上には、第１の配線層（第１配線層）１１０が形成されている。第１の配線層１１０は、電位の異なり得る複数の配線を含んでおり、配線１１０ｓ，１１０ｄを含んでいる。なお、このように、図１以降の断面図においては、配線層の符号は、その配線層に含まれる１つの配線の横の位置に表示されているものとする。ビア１１１ｓ，１１１ｄは、配線層１１０の配線１１０ｓ，１１０ｄとｎ形半導体領域１０４ｓ，１０４ｄとの間にそれぞれ設けられ、これらを電気的に接続している。配線層１１０およびビア１１１ｓ，１１１ｄは、たとえばＡｌやＣｕ等の金属によって形成されている。配線層１１０およびビア１１１ｓ，１１１ｄは、高融点金属等を含んでもよい。

絶縁膜１０８および配線層１１０上には、さらに平坦化膜として、第１の層間絶縁膜１１２が設けられている。層間絶縁膜（第１絶縁膜）１１２は、たとえばＰＳＧやＢＰＳＧ等の有機絶縁膜である。第１の層間絶縁膜１１２は、回路基板１００においてその表面を保護する保護膜としても機能する。

層間絶縁膜１１２上にわたってバッファ層１４０が設けられている。バッファ層（緩衝層）１４０は、たとえばＡｌＮ等のナイトライドを含む。バッファ層１４０を設けることによって、発光素子１５０をエピタキシャル成長させたときに発生する結晶欠陥を低減することが期待できる。このように、発光素子１５０と第１の層間絶縁膜１１２との間には、バッファ層１４０が設けられている場合に限らず、第１の層間絶縁膜１１２上に直接発光素子１５０が設けられていてもよい。

回路基板１００中の配線１１０ｓは、発光素子１５０が載置されている位置までＸ軸方向に延伸して設けられている。後述する図４に示すように、配線１１０ｓは、発光素子のＹ軸方向の長さ程度かそれよりも長くＹ軸方向にも延伸している。

換言すると、配線１１０ｓの外周は、ＸＹ平面視で発光素子１５０をＺ軸上方から投影したときの外周を含んでいる。これにより、配線１１０ｓは、発光素子１５０の下方への光の散乱を遮光して、トランジスタ１０３に到達しないようすることができる。配線１１０ｓの材料を適切に選択することによって、発光素子１５０の下方への散乱を発光面１５３Ｓ側に反射させて発光効率を向上させることができる。また、配線１１０ｓが、発光素子１５０の下方への散乱光を遮光することによって、トランジスタ１０３への光の到達が抑制され、トランジスタ１０３の誤動作を防止することもできる。

発光素子１５０は、ｎ形半導体層（第１半導体層）１５１と、発光層１５２と、ｐ形半導体層（第２半導体層）１５３と、を含む。ｎ形半導体層１５１、発光層１５２およびｐ形半導体層１５３は、回路基板１００の層間絶縁膜１１２からＺ軸の正方向、つまり発光面１５３Ｓに向かってこの順に積層されている。発光素子１５０は、ＸＹ平面視で、たとえばほぼ正方形または長方形状を有しているが、角部は丸くなっていてもよい。発光素子１５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。ｎ形半導体層１５１は、この例では、バッファ層１４０上をＸ軸方向に延伸する段差部１５１ａを有している。

発光素子１５０には、たとえば、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体が好適に用いられる。発光素子１５０は、いわゆる青色発光ダイオードであり、発光素子１５０が発光する光の波長は、たとえば４６７ｎｍ±２０ｎｍ程度である。発光素子１５０が発光する光の波長は、４１０ｎｍ±２０ｎｍ程度の青紫発光としてもよい。発光素子１５０が発光する光の波長は、上述の値に限らず、適切なものとすることができる。

第２の層間絶縁膜（第２絶縁膜）１５６は、バッファ層１４０および発光素子１５０を覆っている。第２の層間絶縁膜１５６は、透明樹脂によって形成されている。層間絶縁膜１５６は、発光素子１５０を保護するとともに、第２の層間絶縁膜１５６上に形成される配線層１６０のために表面を平坦化する機能も有する。

第２の層間絶縁膜１５６を貫通して、ビア（第２ビア）１６１ｋが設けられている。ビア１６１ｋの一端は、段差部１５１ａに接続されている。

ビア（第１ビア）１６１ｄは、層間絶縁膜１１２，１５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。

配線層１６０は、平坦化された層間絶縁膜１５６上に設けられている。配線層１６０は、配線１６０ａ，１６０ｋを含んでいる。配線１６０ａは、層間絶縁膜１５６に開口されたコンタクトホールを介して、ｐ形半導体層１５３に接続されている。配線１６０ａは、この図には示されないが、サブピクセル２０に電源を供給する電源線に接続されている。

配線１６０ｋは、ビア１６１ｋ，１６１ｄの他端に接続されている。したがって、発光素子１５０のｎ形半導体層１５１は、ビア１６１ｋ，１６１ｄおよび配線１６０ｋ，１１０ｄを介して、トランジスタ１０３の主電極に電気的に接続される。

表面樹脂層１７０は、第２の層間絶縁膜１５６および第２の配線層１６０を覆っている。表面樹脂層１７０は、透明樹脂であり、層間絶縁膜１５６および配線層１６０を保護するとともに、カラーフィルタ１８０を接着するための平坦化面を提供する。

カラーフィルタ１８０は、遮光部１８１と色変換部１８２とを含む。色変換部１８２は、発光素子１５０の発光面１５３Ｓの直上に発光面１５３Ｓの形状に応じて設けられている。カラーフィルタ１８０では、色変換部１８２以外の部分は、遮光部１８１とされている。遮光部１８１は、いわゆるブラックマトリクスであり、隣接する色変換部１８２から発光される光の混色等によるにじみを低減し、シャープな画像を表示することを可能にする。

色変換部１８２は、１層または２層とされる。図１には、２層の部分が示されている。１層であるか２層であるかは、サブピクセル２０が発光する光の色、すなわち波長によって決定される。サブピクセル２０の発光色が赤または緑の場合には、色変換部１８２は、好ましくは２層とされる。サブピクセル２０の発光色が青の場合には、好ましくは１層とされる。

色変換部１８２が２層の場合には、発光素子１５０により近い１層目が色変換層１８３であり、２層目がフィルタ層１８４である。つまり、フィルタ層１８４は、色変換層１８３上に積層されている。

色変換層１８３は、発光素子１５０が発光する光の波長を所望の波長に変換する層である。赤色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば６３０ｎｍ±２０ｎｍ程度の波長の光に変換する。緑色を発光するサブピクセル２０の場合には、発光素子１５０の波長、４６７ｎｍ±２０ｎｍの光を、たとえば５３２ｎｍ±２０ｎｍ程度の波長の光に変換する。

フィルタ層１８４は、色変換層１８３で色変換されずに残存した青色発光の波長成分を遮断する。

サブピクセル２０が発光する光の色が青色の場合には、サブピクセル２０は、色変換層１８３を介して光を出力してもよいし、色変換層１８３を介さずにそのまま光を出力するようにしてもよい。発光素子１５０が発光する光の波長が４６７ｎｍ±２０ｎｍ程度の場合には、サブピクセル２０は、色変換層１８３を介さずに光を出力してもよい。発光素子１５０が発光する光の波長を４１０ｎｍ±２０ｎｍとする場合には、出力する光の波長を４６７ｎｍ±２０ｎｍ程度に変換するために、１層の色変換層１８３を設けることが好ましい。

青色のサブピクセル２０の場合であっても、サブピクセル２０は、フィルタ層１８４を有していてもよい。青色のサブピクセル２０にフィルタ層１８４を設けることによって、発光素子１５０の表面で生じる微小な外光反射が抑制される。

（変形例）
サブピクセルの構成の変形例について説明する。
図２Ａ～図２Ｃは、本実施形態の画像表示装置の変形例をそれぞれ例示する模式的な断面図である。
図２Ａ以降のサブピクセルの断面図では、煩雑さを避けるため、表面樹脂層１７０およびカラーフィルタ１８０の表示が省略されている。特に記載のない場合には、第２の層間絶縁膜および第２の配線層上には、表面樹脂層およびカラーフィルタが設けられる。後述の他の実施形態およびその変形例の場合についても同様である。

図２Ａおよび図２Ｂの場合には、サブピクセル２０ａ，２０ｂは、発光素子１５０ａの構成が上述の第１の実施形態の場合と相違する。他の構成要素は、上述の第１の実施形態の場合と同一であり、詳細な説明を適宜省略する。
図２Ａに示すように、サブピクセル２０ａは、発光素子１５０ａを含む。発光素子１５０ａは、第２の層間絶縁膜（第２絶縁膜）２５６で覆われている。第２の層間絶縁膜２５６は、好ましくは白色樹脂である。層間絶縁膜２５６を白色樹脂とすることによって、発光素子１５０ａが横方向や下方向に発光する光を反射させて、実質的に発光素子１５０ａの輝度を向上させることができる。

第２の層間絶縁膜２５６は、黒色樹脂であってもよい。層間絶縁膜２５６を黒色樹脂とすることによって、サブピクセル内における光の散乱が抑制され、迷光がより効果的に抑制される。迷光が抑制された画像表示装置は、よりシャープな画像を表示することが可能である。

第２の層間絶縁膜２５６は、開口１５８を有している。開口１５８は、発光素子１５０ａの上方の層間絶縁膜２５６の一部を除去することによって形成されている。配線１６０ａ１は、開口１５８で露出されたｐ形半導体層１５３ａに接続されている。

ｐ形半導体層１５３ａは、開口１５８により露出された発光面１５３Ｓを有する。発光面１５３Ｓは、ｐ型半導体層１５３ａの面のうち発光層１５２に接する面に対向する面である。発光面１５３Ｓは、好ましくは粗面加工されている。発光素子１５０ａは、発光面１５３Ｓが粗面とされている場合には、光の取出効率を向上させることができる。

図２Ｂに示すように、サブピクセル２０ｂでは、透明電極１５９ａ，１５９ｋが配線１６０ａ２，１６０ｋ上にそれぞれ設けられている。透明電極１５９ａは、開口されたｐ形半導体層１５３ａの発光面１５３Ｓ上に設けられ、配線１６０ａ２とｐ形半導体層１５３ａとを電気的に接続している。

発光面１５３Ｓ上に透明電極１５９ａを設けることによって、ｐ形半導体層１５３ａとの接続面積を大きくすることができ、発光効率を向上させることができる。発光面１５３Ｓが粗面とされている場合には、発光面１５３Ｓと透明電極１５９ａとの接続面積を増大させることができ、接触抵抗を低減することができる。

図２Ｃは、トランジスタ１０３等の回路素子と発光素子１５０とのＸＹ平面上の位置が互いにずれて配置されている場合を示している。
以下の理由により、発光素子１５０とトランジスタ１３０とを、平面視で重ならないように配置することがある。ｐ形半導体領域１０４ｂとｎ形の基板１０２との間に空乏層領域が発生し、この空乏層領域は、寄生フォトダイオードとして機能することがある。この寄生フォトダイオードは、発光素子１５０の直下に生じる光被照射領域と重ならないようにすることが好ましい。その場合には、発光層１５２を基板１０２の表面にＸＹ平面視で投影したときの端部と、ｐ形半導体領域１０４ｂの境界との距離を、少なくとも１μｍ程度以上離すことが好ましい。

図２Ｃに示すように、サブピクセル２０ｃでは、配線１１０ｓ３は、発光素子１５０が載置されている位置まで延伸していない。つまり、配線１１０ｓ３は、ＸＹ平面視でＺ軸上方から投影したとき、発光素子１５０の外周部を必ずしも含んでいない。一方、配線１６０ｋ３は、上述の実施形態や他の変形例の場合に比べてＸ軸方向により長く延伸されている。

このように、発光素子１５０が回路素子から十分離れて配置されているような場合には、Ｚ軸の負方向に向かう散乱光が少なくなるので、光によるトランジスタ１０３等回路素子の誤動作を生じにくくなる。回路基板１００内の配線によって遮光する必要がない場合には、配線を遮光に用いないので、回路配置の自由度が向上し、集積密度を向上させることが可能になる。

本実施形態では、上述に示したサブピクセル２０～２０ｃの構成のいずれかを含むことができる。

図３は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図３に示すように、本実施形態の画像表示装置１は、表示領域２を備える。表示領域２には、サブピクセル２０が配列されている。サブピクセル２０は、たとえば格子状に配列されている。たとえば、サブピクセル２０は、Ｘ軸に沿ってｎ個配列され、Ｙ軸に沿ってｍ個配列される。

ピクセル１０は、異なる色の光を発光する複数のサブピクセル２０を含む。サブピクセル２０Ｒは、赤色の光を発光する。サブピクセル２０Ｇは、緑色の光を発光する。サブピクセル２０Ｂは、青色の光を発光する。３種類のサブピクセル２０Ｒ，２０Ｇ，２０Ｂが所望の輝度で発光することによって、１つのピクセル１０の発光色および輝度が決定される。

１つのピクセル１０は、３つのサブピクセル２０Ｒ，２０Ｇ，２０Ｂを含み、サブピクセル２０Ｒ，２０Ｇ，２０Ｂは、たとえばこの例のように、Ｘ軸上を直線状に配列されている。各ピクセル１０は、同じ色のサブピクセルが同じ列に配列されていてもよいし、この例のように、列ごとに異なる色のサブピクセルが配列されていてもよい。

画像表示装置１は、電源線３および接地線４をさらに有する。電源線３および接地線４は、サブピクセル２０の配列に沿って、格子状に布線されている。電源線３および接地線４は、各サブピクセル２０に電気的に接続され、電源端子３ａとＧＮＤ端子４ａとの間に接続された直流電源から各サブピクセル２０に電力を供給する。電源端子３ａおよびＧＮＤ端子４ａは、電源線３および接地線４の端部にそれぞれ設けられ、表示領域２の外部に設けられた直流電源回路に接続される。電源端子３ａは、ＧＮＤ端子４ａを基準にして正の電圧が供給される。

画像表示装置１は、走査線６および信号線８をさらに有する。走査線６は、Ｘ軸に平行な方向に布線されている。つまり、走査線６は、サブピクセル２０の行方向の配列に沿って布線されている。信号線８は、Ｙ軸に平行な方向に布線されている。つまり、信号線８は、サブピクセル２０の列方向の配列に沿って布線されている。

画像表示装置１は、行選択回路５および信号電圧出力回路７をさらに有する。行選択回路５および信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。行選択回路５は、表示領域２の外縁のＹ軸方向に沿って設けられている。行選択回路５は、各列のサブピクセル２０に走査線６を介して電気的に接続され、各サブピクセル２０に選択信号を供給する。

信号電圧出力回路７は、表示領域２の外縁に沿って設けられている。信号電圧出力回路７は、表示領域２の外縁のＸ軸方向に沿って設けられている。信号電圧出力回路７は、各行のサブピクセル２０に信号線８を介して電気的に接続され、各サブピクセル２０に信号電圧を供給する。

サブピクセル２０は、発光素子２２と、選択トランジスタ２４と、駆動トランジスタ２６と、キャパシタ２８と、を含む。図３において、選択トランジスタ２４はＴ１と表示され、駆動トランジスタ２６はＴ２と表示され、キャパシタ２８はＣｍと表示されることがある。

発光素子２２は、駆動トランジスタ２６と直列に接続されている。本実施形態では、駆動トランジスタ２６はｎチャネルＭＯＳＦＥＴであり、駆動トランジスタ２６の主電極であるドレイン電極に発光素子２２のｎ電極であるカソード電極が接続されている。発光素子２２および駆動トランジスタ２６の直列回路は、電源線３と接地線４との間に接続されている。駆動トランジスタ２６は、図１等におけるトランジスタ１０３に対応し、発光素子２２は、図１等における発光素子１５０に対応する。駆動トランジスタ２６のゲート－ソース間に印加される電圧によって、発光素子２２に流れる電流が決定され、発光素子２２は、発光素子２２に流れる電流に応じた輝度で発光する。

選択トランジスタ２４は、駆動トランジスタ２６のゲート電極と信号線８との間に主電極を介して接続されている。選択トランジスタ２４のゲート電極は、走査線６に接続されている。駆動トランジスタ２６のゲート電極と接地線４との間には、キャパシタ２８が接続されている。

行選択回路５は、ｍ行のサブピクセル２０の配列から、１行を選択して走査線６に選択信号を供給する。信号電圧出力回路７は、選択された行の各サブピクセル２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２０の駆動トランジスタ２６のゲート－ソース間には、信号電圧が印加される。信号電圧は、キャパシタ２８によって保持される。駆動トランジスタ２６は、信号電圧に応じた電流を発光素子２２に流す。発光素子２２は、流れた電流に応じた輝度で発光する。

行選択回路５は、選択する行を順次切り替えて選択信号を供給する。つまり、行選択回路５は、サブピクセル２０が配列された行を走査する。順次走査されたサブピクセル２０の発光素子２２には、信号電圧に応じた電流が流れて発光する。ＲＧＢ各色のサブピクセル２０が発光する発光色および輝度によって決定された発光色および輝度で各ピクセル１０が発光して表示領域２に画像が表示される。

図４は、本実施形態の画像表示装置の一部を例示する模式的な平面図である。
本実施形態では、図１において説明したように、発光素子２２（１５０）と駆動トランジスタ２６（１０３）が、Ｚ軸方向に積層されており、ビア１６１ｄによって、発光素子２２（１５０）のカソード電極と駆動トランジスタ２６（１０３）のドレイン電極とを電気的に接続している。

図４の上部には、第Ｉ層の平面図が模式的に表示され、下部には、第ＩＩ層の平面図が模式的に表示されている。図４では、第Ｉ層を“Ｉ”と表記し、第２層を“ＩＩ”と表記している。第Ｉ層は、発光素子２２（１５０）が形成された層である。すなわち、第Ｉ層は、図１において、バッファ層１４０からＺ軸の正方向に、第２の配線層１６０までの層を含んでいる。図４では、バッファ層１４０および第２の層間絶縁膜１５６は示されていない。第ＩＩ層は、図１において、基板１０２からＺ軸の正方向に、第１の層間絶縁膜１１２までの層を含んでいる。図４では、基板１０２、絶縁層１０５、絶縁膜１０８および第１の層間絶縁膜１１２は示されていない。この図では、素子形成領域１０４としてチャネル領域１０４ｃが示されている。

図１の断面は、第Ｉ層および第ＩＩ層それぞれに一点鎖線で示した箇所のＡＡ’線の矢視断面である。

図４に示すように、発光素子１５０のカソード電極となるｎ形半導体層１５１には、ビア１６１ｋ（図１）およびそのコンタクトホール１６１ｋ１を介して、配線１６０ｋが接続されている。配線１６０ｋは、第２の層間絶縁膜１５６に設けられたコンタクトホール１６１ｄ１を介してビア１６１ｄの一端に接続されている。ビア１６１ｄは、図上、二点鎖線で模式的に示されている。

ビア１６１ｄの他端は、第１の層間絶縁膜１１２に設けられたコンタクトホール１６１ｄ２を介して、配線１１０ｄに接続されている。配線１１０ｄは、絶縁膜１０８に開口されたコンタクトホール１１１ｃ１を介して、ビア１１１ｄ（図１）に接続され、トランジスタ１０３のドレイン電極に接続される。このようにして、層間絶縁膜１５６，１１２を貫通するビア１６１ｄによって、異なる層である第Ｉ層および第ＩＩ層にそれぞれ形成された発光素子１５０およびトランジスタ１０３を電気的に接続することができる。

配線１１０ｓによって、発光素子１５０の発光を遮光する配置について、図４を用いて説明する。
配線１１０ｓは、遮光部１１０ｓ１を有する。遮光部（部分）１１０ｓ１は、Ｘ軸方向の長さＬ２およびＹ軸方向の長さＷ２を有する長方形状の部分である。遮光部１１０ｓ１は、発光素子１５０の直下に設けられている。発光素子１５０は、Ｘ軸方向の長さＬ１およびＹ軸方向の長さＷ１を有する長方形の底面を有する。

各部の長さは、Ｌ２＞Ｌ１、Ｗ２＞Ｗ１となるように設定されている。遮光部１１０ｓ１は、発光素子１５０の直下に設けられているので、遮光部１１０ｓ１の外周は、発光素子１５０の外周を含んでいることになる。遮光部１１０ｓ１の外周が発光素子１５０の外周を含んでいればよく、遮光部１１０ｓ１の形状は、方形である場合に限らず適切な任意の形状とすることができる。

発光素子１５０は、上方に向かって発光するとともに、下方に向かう発光や、層間絶縁膜１１２と表面樹脂層１７０との界面での反射光や散乱光等が存在する。したがって、好ましくは、遮光部１１０ｓ１の外周は、ＸＹ平面視で遮光部１１０ｓ１に投影された発光素子１５０の外周を含むように設定される。このように遮光部１１０ｓ１が設定されることによって、発光素子１５０の下方への光の到達を抑制して、回路素子への光の影響を軽減することができる。

本実施形態の画像表示装置１の製造方法について説明する。
図５Ａ～図６Ｃは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図５Ａに示すように、半導体成長基板１１９４を準備する。半導体成長基板１１９４は、結晶成長用基板（第１基板）１００１上に成長させた半導体層１１５０を有する。結晶成長用基板１００１は、たとえばＳｉ基板やサファイア基板等である。好ましくは、Ｓｉ基板が用いられる。

この例では、結晶成長用基板１００１の一方の面には、バッファ層１１４０が形成されている。バッファ層（緩衝層）１１４０は、ＡｌＮ等のナイトライドが好適に用いられる。バッファ層１１４０は、ＧａＮをエピタキシャル成長させるときに、ＧａＮの結晶と結晶成長用基板１００１との界面での不整合を緩和するために用いられる。

半導体成長基板１１９４では、バッファ層１１４０上に、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３が、バッファ層１１４０側からこの順に積層される。半導体層１１５０の成長には、たとえば気相成長法（Chemical Vapor Deposition、ＣＶＤ法）が用いられ、有機金属気相成長法（Metal Organic Chemical Vapor Deposition、ＭＯＣＶＤ法）が好適に用いられる。半導体層１１５０は、たとえば、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等である。

図５Ｂに示すように、半導体層１１５０を形成した後、結晶成長用基板１００１が設けられた側とは対向する側のｐ形半導体層１１５３の開放された面に支持基板１１９０が接着される。支持基板１１９０は、たとえばＳｉや石英等によって形成されている。その後、結晶成長用基板１００１は、除去される。結晶成長用基板１００１の除去には、たとえばレーザが用いられる。

回路基板１１００が準備される。回路基板（第２基板）１１００は、サブピクセル２０の構成について図１等で説明した回路１０１を有する。

図の矢印のように、回路基板１１００の一方の面と、半導体層１１５０のバッファ層１１４０の面とを合わせて、両者を貼り合わせる。回路基板１１００の貼り合わせ面は、配線層１６０上に形成された層間絶縁膜１１２の露出面である。

２つの基板を貼り合わせるウェハボンディングでは、たとえば、２つの基板を加熱して熱圧着により２つの基板を貼り合わせる。加熱圧着する際に、低融点金属や低融点合金を用いてもよい。低融点金属は、たとえばＳｎやＩｎ等であり、低融点合金は、たとえばＺｎやＩｎ、Ｇａ、Ｓｎ、Ｂｉ等を主成分とした合金とすることができる。

ウェハボンディングでは、上述のほか、それぞれの基板の貼り合わせ面を化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）等を用いて平坦化した上で、真空中で貼り合わせ面をプラズマ処理により清浄化して密着させるようにしてもよい。

図５Ｃに示すように、ウェハボンディングにおいては、支持基板１１９０に半導体層１１５０を貼り付け、結晶成長用基板１００１を除去した後に、バッファ層１１４０も除去してもよい。支持基板１１９０に支持された半導体層１１５０は、バッファ層１１４０が除去されて開放されたｎ形半導体層１１５１の面を、回路基板１１００に貼り合わせる。あるいは、バッファ層１１４０を設けずに、半導体層１１５０を結晶成長させた半導体成長基板を用いてもよい。以下では、バッファ層１１４０を設けた状態でウェハボンディングした場合について説明するが、バッファ層１１４０を削除した場合も同様に製造することができる。

図６Ａおよび図６Ｂに示すように、回路基板１１００は、ウェハボンディングによってバッファ層１１４０を介して半導体層１１５０に接合される。半導体層１１５０は、発光素子１５０の形状に成形される。発光素子１５０の成形には、たとえばドライエッチングプロセスが用いられ、好適には、異方性プラズマエッチング（Reactive Ion Etching、ＲＩＥ）が用いられる。

図６Ｃに示すように、発光素子１５０を覆って層間絶縁膜が形成される。層間絶縁膜には、ビアホールが形成される。その後、ビアホールに導電性の金属材料が充填される。ビアホールの形成にはウェットエッチングまたはドライエッチングいずれかを用いることができる。

その後、スパッタ等によって、ビアホール内に導電層を形成し、フォトリソグラフィによって配線層１６０を形成する。ビアホールを形成した後、ビアおよび配線層を同時に形成するようにしてもよい。

サブピクセル２０以外の回路の一部は、回路基板１００中に形成されている。たとえば行選択回路５（図３）は、駆動トランジスタや選択トランジスタ等とともに、回路基板１００中に形成されることができる。つまり、行選択回路５は、上述の製造工程によって同時に組み込まれている場合がある。一方、信号電圧出力回路７は、ＣＰＵや他の回路要素とともに別の基板に実装され、たとえば後述するカラーフィルタの組み込みの前に、あるいは、カラーフィルタの組み込みの後に、回路基板１００の配線と相互に接続される。

好ましくは、回路基板１１００は、回路１０１を含むウェハである。回路基板１１００には、１つまたは複数の画像表示装置のための回路１０１が形成されている。あるいは、より大きな画面サイズ等の場合には、１つの画像表示装置を構成するための回路１０１が複数の回路基板１１００に分割されて形成されており、分割された回路のすべてを組み合わせて、１つの画像表示装置を構成するようにしてもよい。

また、好ましくは、結晶成長用基板１００１は、ウェハ状の回路基板１１００と同じ大きさのウェハである。あるいは、１つの回路基板１１００に複数の結晶成長用基板１００１に形成された半導体層１１５０を接合するようにしてもよい。

図７Ａおよび図７Ｂは、本実施形態の画像表示装置の変形例の製造方法を例示する模式的な断面図である。
図７Ａおよび図７Ｂは、図２Ａのサブピクセル２０ａを形成するための製造工程を示している。本変形例では、第２の層間絶縁膜２５６（１５６）を形成するまでは、第１の実施形態の場合と同一の工程を有している。以下では、図６Ｂまたは図６Ｃの工程以降に図７Ａ、図７Ｂの工程が実行されるものとして説明する。

図７Ａに示すように、第２の層間絶縁膜２５６（１５６）をエッチングにより開口１５８を形成し、ｐ形半導体層１５３の面を露出させる。エッチングは、ウェットエッチングでもよいし、ドライエッチングでもよい。

その後、露出されたｐ形半導体層１５３の発光面１５３Ｓは、発光効率を向上させるために粗面化される。

図７Ｂに示すように、開口１５８を含めて配線層を成膜し、フォトリソグラフィによって各配線１６０ａ１，１６０ｋを形成する。配線１６０ａ１は、露出されたｐ形半導体層１５３の発光面１５３Ｓに接続されるように形成される。

このようにして、変形例のサブピクセル２０ａが形成される。

図８Ａおよび図８Ｂは、本実施形態の画像表示装置の１つの変形例の製造方法を例示する模式的な断面図である。
図８Ａおよび図８Ｂは、図２Ｂのサブピクセル２０ｂを形成するための製造工程を示している。本変形例では、開口１５８を形成するまでは、上述の変形例の場合と同一の工程を有している。したがって、以下では、図７Ａ以降に、図８Ａ、図８Ｂの工程が実行されるものとして説明する。

図８Ａに示すように、ｐ形半導体層１５３の発光面１５３Ｓを露出するように開口１５８を形成した後、各配線１６０ａ２，１６０ｋを形成する。配線１６０ａ２は、ｐ形半導体層１５３の発光面１５３Ｓに接続されていない。

図８Ｂに示すように、配線層１６０、第２の層間絶縁膜２５６（１５６）およびｐ形半導体層１５３の発光面１５３Ｓを覆う透明導電膜を形成する。透明導電膜は、ＩＴＯ膜やＺｎＯ膜等が好適に用いられる。フォトリソグラフィにより、必要な透明電極１５９ａ，１５９ｋが形成される。透明電極１５９ａは、配線１６０ａ２上に形成されるとともに、ｐ形半導体層１５３の発光面１５３Ｓ上にも形成されている。したがって、配線１６０ａ２およびｐ形半導体層１５３は、電気的に接続される。好ましくは、透明電極１５９ａは、露出されている発光面１５３Ｓの全面を覆うように設けられ、発光面１５３Ｓに接続されている。

このようにして、変形例のサブピクセル２０ｂが形成される。

図９は、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
なお、図９では、煩雑さを避けるために、回路基板１００内や層間絶縁膜１１２，１５６内等の配線等については、表示が省略されている。また、図９には、カラーフィルタ１８０等の色変換部材の一部が表示されている。ここでは、バッファ層１４０、発光素子１５０、ビア１６１ｋ，１６１ｄ、配線層１６０、層間絶縁膜１５６および表面樹脂層１７０を含む構造物を発光回路部１７２と呼ぶ。また、回路基板１００上に発光回路部１７２を設けた構造物を構造体１１９２と呼ぶ。

図９に示すように、カラーフィルタ１８０は、一方の面で構造体１１９２に接着される。カラーフィルタ１８０の他方の面は、ガラス基板１８６に接着されている。カラーフィルタ１８０の一方の面には、透明薄膜接着層１８８が設けられており、透明薄膜接着層１８８を介して、構造体１１９２の発光回路部１７２の側の面に接着される。

カラーフィルタ１８０は、この例では、赤色、緑色、青色の順にＸ軸の正方向に色変換部が配列されている。赤色および緑色については、１層目に赤色の色変換層１８３Ｒおよび緑色の色変換層１８３Ｇがそれぞれ設けられており、２層目にフィルタ層１８４がそれぞれ設けられている。青色については、単層の色変換層１８３Ｂが設けられている。各色変換部の間には、遮光部１８１が設けられている。

各色の色変換層１８３Ｒ，１８３Ｇ，１８３Ｂの位置を発光素子１５０の位置に合わせて、カラーフィルタ１８０は、構造体１１９２に貼り付けられる。

図１０Ａ～図１０Ｄは、本実施形態の画像表示装置の変形例の製造方法を示す模式的な断面図である。
図１０Ａ～図１０Ｄには、カラーフィルタをインクジェットで形成する方法が示されている。

図１０Ａに示すように、回路基板１００に発光回路部１７２が貼り付けられた構造体１１９２が準備される。

図１０Ｂに示すように、構造体１１９２上に遮光部１８１ａが形成される。遮光部１８１ａは、たとえばスクリーン印刷やフォトリソグラフィ技術等を用いて形成される。

図１０Ｃに示すように、発光色に応じた蛍光体１８３ａは、インクジェットノズルから噴出される。蛍光体１８３ａは、遮光部１８１ａが形成されていない領域を着色する。蛍光体１８３ａは、たとえば一般的な蛍光体材料や量子ドット蛍光体材料を用いた蛍光塗料が用いられる。量子ドット蛍光体材料を用いた場合には、各発光色を実現できるとともに、単色性が高く、色再現性を高くできるので好ましい。インクジェットノズルによる描画の後、適切な温度および時間で乾燥処理を行う。着色時の塗膜の厚さは、遮光部１８１ａの厚さよりも薄く設定されている。

すでに説明したように、青色発光のサブピクセルについては、色変換部を形成しない場合があるので、蛍光体は噴出されない。また、青色発光のサブピクセルについて、青色の色変換層を形成する場合には、色変換部は１層でよいので、好ましくは、青色の蛍光体の塗膜の厚さは、遮光部１８１ａの厚さと同じ程度とされる。

図１０Ｄに示すように、フィルタ層のための塗料１８４ａは、インクジェットノズルから噴出される。塗料１８４ａは、蛍光体１８３ａの塗膜に重ねて塗布される。蛍光体１８３ａおよび塗料１８４ａの塗膜の合計の厚さは、遮光部１８１ａの厚さと同じ程度とされる。

このようにして、画像表示装置１を製造することができる。

本実施形態の画像表示装置１の効果について説明する。
本実施形態の画像表示装置１の製造方法では、発光素子１５０を駆動するトランジスタ１０３等の回路素子を含む回路基板１１００（１００）に、発光素子１５０のための発光層１１５２を含む半導体層１１５０を貼り合わせる。その後、半導体層１１５０をエッチングして発光素子１５０を形成する。そのため、回路基板１１００（１００）に個片化された発光素子を個々に転写するのに比べて、発光素子を転写する工程を著しく短縮することができる。

たとえば、４Ｋ画質の画像表示装置では、サブピクセルの数は２４００万個を超え、８Ｋ画質の画像表示装置の場合には、サブピクセルの数は９９００万個を超える。これだけ大量の発光素子を個々に回路基板に実装するのでは、膨大な時間を要することとなり、マイクロＬＥＤによる画像表示装置を現実的なコストで実現することは困難である。また、大量の発光素子を個々に実装したのでは、実装時の接続不良等による歩留りが低下し、さらなるコスト上昇が避けられない。

これに対して、本実施形態の画像表示装置１の製造方法では、半導体層１１５０を個片化する前に、半導体層１１５０全体を回路基板１１００（１００）に貼り付けるので、転写工程が１回で完了する。

回路基板上で、エッチング等により発光素子を直接形成した後に、発光素子と、回路基板１１００（１００）内の回路素子とを、ビア形成により電気的に接続するので、均一な接続構造を実現することができ、歩留りの低下を抑制することができる。

さらに、半導体層１１５０をあらかじめ個片化したり、回路素子に対応した位置に電極を形成したりすることなく、ウェハレベルで回路基板１１００（１００）に貼り付けるので、アライメントをとる必要がない。そのため、貼り付け工程を短時間で容易に行うことが可能になる。貼り付け時にアライメントをとる必要がないので、発光素子１５０の小型化も容易であり、高精細化されたディスプレイに好適である。

（第２の実施形態）
図１１は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
本実施形態では、発光素子２５０の構成および発光素子２５０を駆動するトランジスタ２０３の構成が上述の他の実施形態の場合と相違する。上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。

図１１に示すように、本実施形態の画像表示装置のサブピクセル２２０は、トランジスタ２０３と、発光素子２５０と、を含む。トランジスタ２０３は、基板１０２に形成された素子形成領域２０４に形成されている。素子形成領域２０４は、ｎ形半導体領域２０４ｂとｐ形半導体領域２０４ｓ，２０４ｄとを含む。ｎ形半導体領域２０４ｂは、基板１０２の表面付近に設けられている。ｐ形半導体領域２０４ｓ，２０４ｄは、ｎ形半導体領域２０４ｂ内でｎ形半導体領域２０４ｂの表面付近に互いに離隔して設けられている。

絶縁層１０５を介して、ｎ形半導体領域２０４ｂの上にゲート１０７が設けられている。ゲート１０７は、ｐ形半導体領域２０４ｓ，２０４ｄの間に設けられている。

トランジスタ２０３の上部の構造および配線の構造は、上述した他の実施形態の場合と同じである。本実施形態では、トランジスタ２０３は、ｐチャネルＭＯＳＦＥＴである。

発光素子２５０は、ｐ形半導体層（第１半導体層）２５３と、発光層２５２と、ｎ形半導体層（第２半導体層）２５１と、を含む。ｐ形半導体層２５３、発光層２５２およびｎ形半導体層２５１は、回路基板１００の第１の層間絶縁膜１１２から発光面２５１Ｓに向かってこの順に積層されている。発光素子２５０は、ＸＹ平面視で、たとえば、ほぼ正方形または長方形状をなしているが、角部は丸くなっていてもよい。発光素子２５０はＸＹ平面視で、たとえば楕円形状や円形状を有していてもよい。平面視での発光素子の形状や配置等を適切に選定することによって、レイアウトの自由度が向上する。ｐ形半導体層２５３は、この例では、第１の層間絶縁膜１１２上をＸ軸方向に延伸する段差部２５３ａを有する。

発光素子２５０は、上述の他の実施形態の場合と同じ材料でよい。発光素子２５０は、たとえば４６７ｎｍ±２０ｎｍ程度の青色光あるいは４１０ｎｍ±２０ｎｍの波長の青紫色光を発光する。

本実施形態では、発光素子２５０は、バッファ層を介することなく、層間絶縁膜（第１絶縁膜）１１２上に設けられている。

第２の層間絶縁膜（第２絶縁膜）２５６は、第１の層間絶縁膜１１２および発光素子２５０を覆っている。第２の層間絶縁膜２５６は、開口２５８を有している。開口２５８は、発光素子２５０上に形成されており、層間絶縁膜２５６は、発光素子２５０の発光面２５１Ｓ上に設けられていない。層間絶縁膜２５６は、発光素子２５０が発光する光を反射して開口２５８から効果的に出力されるように、白色樹脂が好適に用いられる。

発光面２５１Ｓは、ｎ形半導体層２５１の面のうち発光層２５２に接する面に対向する面である。発光面２５１Ｓは、粗面化されている。

層間絶縁膜２５６を貫通して、ビア（第２ビア）２６１ａが設けられている。ビア２６１ａの一端は、段差部２５３ａに接続されている。

ビア（第１ビア）１６１ｄは、層間絶縁膜１１２，２５６を貫通して設けられている。ビア１６１ｄの一端は、配線１１０ｄに接続されている。

配線層２６０は、層間絶縁膜２５６上に設けられている。配線層２６０は、配線２６０ｋ，２６０ａを含む。配線２６０ａは、ビア２６１ａ，１６１ｄの他端に接続されている。したがって、発光素子２５０のｐ形半導体層２５３は、ビア２６１ａ，１６１ｄを介して、トランジスタ２０３の主電極に電気的に接続される。

配線２６０ｋは、図示しないが、接地線に接続されている。配線２６０ｋ上には、透明電極２５９ｋが設けられている。透明電極２５９ｋは、発光面２５１Ｓまで延伸しており、発光面２５１Ｓの全面にわたって設けられている。したがって、ｎ形半導体層２５１は、透明電極２５９ｋおよび配線２６０ｋを介して、接地線に接続されている。

配線２６０ａ上にも透明電極２５９ａが配設されている。

層間絶縁膜２５６および透明電極２５９ｋ，２５９ａ上には、表面樹脂層１７０が設けられている。

図１２は、本実施形態に係る画像表示装置を例示する模式的なブロック図である。
図１２に示すように、本実施形態の画像表示装置２０１は、表示領域２、行選択回路２０５および信号電圧出力回路２０７を備える。表示領域２には、上述の他の実施形態の場合と同様に、たとえばサブピクセル２２０が格子状に配列されている。

本実施形態では、発光素子２２２が接地線４側に設けられており、発光素子２２２に直列に接続された駆動トランジスタ２２６は、電源線３側に設けられている。つまり、駆動トランジスタ２２６は、発光素子２２２よりも高電位側に接続されている。駆動トランジスタ２２６は、ｐチャネルＭＯＳＦＥＴである。

駆動トランジスタ２２６のゲート電極と信号線２０８との間には、選択トランジスタ２２４が接続されている。キャパシタ２２８は、駆動トランジスタ２２６のゲート電極と電源線３との間に接続されている。

行選択回路２０５および信号電圧出力回路２０７は、ｐチャネルＭＯＳＦＥＴである駆動トランジスタ２２６を駆動するために、上述の他の実施形態と異なる極性の選択信号および信号電圧を、走査線２０６および信号線２０８に供給する。

本実施形態では、駆動トランジスタ２２６の極性がｐチャネルであることから、選択信号および信号電圧の極性等が上述の他の実施形態の場合と相違する。すなわち、行選択回路２０５は、ｍ行のサブピクセル２２０の配列から、順次１行を選択するように走査線２０６に選択信号を供給する。信号電圧出力回路２０７は、選択された行の各サブピクセル２２０に必要なアナログ電圧値を有する信号電圧を供給する。選択された行のサブピクセル２２０の駆動トランジスタ２２６は、信号電圧に応じた電流を発光素子２２２に流す。発光素子２２２は、流れた電流に応じた輝度で発光する。

本実施形態の画像表示装置２０１の製造方法について説明する。
図１３Ａ～図１４Ｂは、本実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
本実施形態では、図５Ａにおいてすでに説明した半導体成長基板１１９４を用いる。以下では、結晶成長用基板１００１上にバッファ層１１４０を介してエピタキシャル成長された半導体層１１５０を有する半導体成長基板１１９４を準備した以降の工程について説明する。

図１３Ａに示すように、本実施形態では、半導体成長基板１１９４から結晶成長用基板１００１を除去せずに、半導体成長基板１１９４の上下を反転させて、回路基板１１００に貼り付ける。つまり、結晶成長用基板１００１とは反対側のｐ形半導体層１１５３の露出面を、図の矢印で示したように、回路基板１１００の層間絶縁膜１１２の平坦化された面にウェハボンディングによって貼り付ける。ウェハボンディングは、上述の他の実施形態の場合と同様に行うことができる。

図１３Ｂに示すように、レーザ照射等によって、結晶成長用基板１００１は除去される。

図１４Ａに示すように、半導体層１１５０をバッファ層１１４０とともに、エッチングして発光素子２５０を形成する。発光素子２５０上には、バッファ層２４０が残るので、さらにエッチングして、バッファ層２４０は除去される。バッファ層２４０は、発光素子２５０を形成する前に除去されてもよい。

図１４Ｂに示すように、第１の層間絶縁膜１１２および発光素子２５０を覆う第２の層間絶縁膜２５６が形成される。その後、第２の層間絶縁膜２５６を貫通するようにビアホールが形成される。導電性の金属材料がビアホールに充填される。

第２の層間絶縁膜２５６には、開口２５８が形成され、ｎ形半導体層２５１の発光面２５１Ｓを露出させる。開口２５８は、ウェットまたはドライいずれかのエッチング法により形成される。

その後、露出されたｎ形半導体層２５１の発光面２５１Ｓは、発光効率を向上させるために粗面化される。

開口２５８を含めて配線層を成膜し、フォトリソグラフィによって各配線２６０ｋ，２６０ａを形成する。配線２６０ａは、ビア２６１ａ，１６１ｄに接続される。配線２６０ｋは、図示しない接地線に接続される。

その後、配線２６０ａ，２６０ｋ上に透明電極２５９ａ，２５９ｋがそれぞれ設けられる。透明電極２５９ｋは、発光面２５１Ｓまで延伸されて設けられる。透明電極２５９ｋは、発光面２５１Ｓの全面にわたって設けられる。したがって、ｎ形半導体層２５１は、透明電極２５９ｋおよび配線２６０ｋを介して接地線４に接続される。

図１５は、本実施形態の画像表示装置の変形例の一部を例示する模式的な断面図である。
図１５に示すように、この変形例では、透明電極を用いずに配線と発光面との電気的接続をとる。サブピクセル２２０ａでは、配線２６０ｋ１は、透明電極を介さずに直接ｎ形半導体層２５１に接続されるようにパターニングされる。

本実施形態では、発光効率の観点から、ｎ形半導体層の発光面を粗面化することが好ましいが、第１の実施形態の場合のように、粗面化せずに透明な層間絶縁膜１５６を介して発光させるようにしてもよい。

本実施形態の画像表示装置２０１の効果について説明する。
本実施形態においても、上述の他の実施形態の場合と同様の効果を有する。すなわち、回路基板１１００に半導体層１１５０を貼り合わせた後、個別の発光素子２５０をエッチングにより形成するので、発光素子の転写工程を著しく短縮することができる。

上述の他の実施形態の場合の効果に加えて、本実施形態では、ｎ形半導体層２５１を発光面２５１Ｓとすることによって、より容易に粗面化することができ、発光面２５１Ｓに配線２６０ｋ１を接続することによって、発光効率の高いサブピクセルを形成することができる。

（第３の実施形態）
本実施形態では、発光層を含む単一の半導体層に、複数の発光素子に相当する複数の発光面を形成することによって、より発光効率の高い画像表示装置を実現する。以下の説明では、上述の他の実施形態の場合と同一の構成要素には、同一の符号を付して詳細な説明を適宜省略する。
図１６は、本実施形態に係る画像表示装置の一部を例示する模式的な断面図である。
図１６に示すように、画像表示装置は、サブピクセル群３２０を備える。サブピクセル群３２０は、トランジスタ１０３－１，１０３－２と、第１の配線層３１０と、第１の層間絶縁膜１１２と、半導体層３５０と、第２の層間絶縁膜３５６と、第２の配線層３６０と、ビア３６１ｄ１，３６１ｄ２と、を含む。

半導体層３５０は、２つの発光面３５１Ｓ１，３５１Ｓ２を含んでおり、サブピクセル群３２０が実質的２つのサブピクセルを含む。本実施形態では、上述の他の実施形態の場合と同様に、実質的に２つのサブピクセルを含むサブピクセル群３２０が格子状に配列されることによって、表示領域が形成される。

トランジスタ１０３－１，１０３－２は、素子形成領域１０４－１，１０４－２にそれぞれ形成されている。この例では、素子形成領域１０４－１，１０４－２は、ｎ形の半導体層であり、ｎ形の半導体層に離隔してｐ形の半導体層が形成されている。ｎ形の半導体層はチャネル領域を含んでおり、ｐ形の半導体層は、ソース領域およびドレイン領域をそれぞれ含んでいる。

素子形成領域１０４－１，１０４－２上には、絶縁層１０５が形成され、絶縁層１０５を介して、ゲート１０７－１，１０７－２がそれぞれ形成されている。ゲート１０７－１，１０７－２は、トランジスタ１０３－１，１０３－２のゲートである。この例では、トランジスタ１０３－１，１０３－２は、ｐチャネルＭＯＳＦＥＴである。

２つのトランジスタ１０３－１，１０３－２上には、絶縁膜１０８が覆っている。絶縁膜１０８上に配線層（第１配線層）３１０が形成されている。

トランジスタ（第１トランジスタ）１０３－１のｐ形の半導体層と配線層３１０との間には、ビア１１１ｓ１，１１１ｄ１がそれぞれ設けられている。トランジスタ（第２トランジスタ）１０３－２のｐ形の半導体層と配線層３１０との間には、ビア１１１ｓ２，１１１ｄ２が設けられている。

第１の配線層３１０は、配線３１０ｓ，３１０ｄ１，３１０ｄ２を含む。配線３１０ｓは、ビア１１１ｓ１，１１１ｓ２を介して、トランジスタ１０３－１，１０３－２のソース電極に対応するｐ形の半導体層に電気的に接続されている。配線３１０ｓは、図示しないが、電源線に接続される。

配線３１０ｄ１は、ビア１１１ｄ１を介して、トランジスタ１０３－１のドレイン電極に対応するｐ形の半導体層に接続されている。配線３１０ｄ２は、ビア１１１ｄ２を介して、トランジスタ１０３－２のドレイン電極に接続されている。

第１の層間絶縁膜（第１絶縁膜）１１２は、トランジスタ１０３－１，１０３－２および配線層３１０を覆っている。半導体層３５０は、層間絶縁膜１１２の上方に設けられている。単一の半導体層３５０は、Ｘ軸方向に沿って配置された２つの駆動用のトランジスタ１０３－１，１０３－２の間に設けられている。

半導体層３５０は、ｐ形半導体層（第１半導体層）３５３と、発光層３５２と、ｎ形半導体層（第２半導体層）３５１と、を含む。半導体層３５０は、層間絶縁膜１１２の側から発光面３５１Ｓ１，３５１Ｓ２に向かって、ｐ形半導体層３５３、発光層３５２およびｎ形半導体層３５１の順に積層されている。ｐ形半導体層３５３は、段差部３５３ａ１，３５３ａ２を有する。段差部３５３ａ１はトランジスタ１０３－１の側に設けられており、段差部３５３ａ２はトランジスタ１０３－２の側に設けられている。

第２の層間絶縁膜（第２絶縁膜）３５６は、第１の層間絶縁膜１１２および半導体層３５０上を覆っている。層間絶縁膜３５６は、半導体層３５０の一部を覆っている。好ましくは、層間絶縁膜３５６は、半導体層３５０の発光面（露出面）３５１Ｓ１，３５１Ｓ２を除き、ｎ形半導体層３５１の面を覆っている。層間絶縁膜３５６は、半導体層３５０の側面および段差部３５３ａ１，３５３ａ２を覆っている。層間絶縁膜３５６は、好ましくは白色樹脂である。

半導体層３５０のうち層間絶縁膜３５６で覆われていない部分は、透明電極３５９ｋが覆っている。透明電極３５９ｋは、層間絶縁膜３５６の開口３５８－１，３５８－２からそれぞれ露出されたｎ形半導体層３５１の発光面３５１Ｓ１，３５１Ｓ２上に設けられている。透明電極３５９ｋは、ｎ形半導体層３５１に電気的に接続されている。

ビア３６１ａ１，３６１ａ２は、層間絶縁膜３５６を貫通して設けられている。ビア３６１ａ１，３６１ａ２の一端は、段差部３５３ａ１，３５３ａ２にそれぞれ接続されている。

ビア３６１ｄ１，３６１ｄ２は、層間絶縁膜３５６，１１２を貫通して設けられている。ビア３６１ｄ１，３６１ｄ２の一端は、配線３１０ｄ１，３１０ｄ２にそれぞれ接続されている。

第２の配線層（第２配線層）３６０は、層間絶縁膜３５６上に設けられている。配線層３６０は、配線３６０ａ１，３６０ａ２を含む。ビア（第１ビア）３６１ｄ１は、配線（第１配線）３１０ｄ１と配線（第２配線）３６０ａ１との間に設けられている。ビア（第２ビア）３６１ｄ２は、配線（第３配線）３１０ｄ２と配線（第４配線）３６０ａ２との間に設けられている。

配線３６０ａ１は、ビア３６１ａ１を介してｐ形半導体層３５３に接続されている。配線３６０ａ２は、ビア３６１ａ２を介して、ｐ形半導体層３５３に接続されている。したがって、ｐ形半導体層３５３は、配線３６０ａ１、ビア３６１ｄ１および配線３１０ｄ１を介してトランジスタ１０３－１のドレイン電極に接続される。ｐ形半導体層３５３は、配線３６０ａ２、ビア３６１ｄ２および配線３１０ｄ２を介してトランジスタ１０３－２のドレイン電極に接続される。

配線層３６０は、配線３６０ｋを含む。配線３６０ｋ上には、透明電極３５９ｋが設けられており、配線３６０ｋと透明電極３５９ｋとは電気的に接続されている。透明電極３５９ｋは、開口３５８－１，３５８－２に延伸されている。透明電極３５９ｋは、開口３５８－１，３５８－２からそれぞれ露出された発光面３５１Ｓ１，３５１Ｓ２の全面にわたって設けられ、電気的に接続されている。配線３６０ａ１，３６０ａ２上にも、透明電極３５９ａ１，３５９ａ２がそれぞれ設けられており、相互に電気的に接続されている。

開口３５８－１は、配線３６０ａ１，３６０ｋの間に設けられている。開口３５８－２は、配線３６０ｋ，３６０ａ２の間に設けられている。配線３６０ｋは、この例では、開口３５８－１，３５８－２の間に設けられている。開口３５８－１，３５８－２は、ＸＹ平面視で、たとえば正方形または長方形状である。方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面３５１Ｓ１，３５１Ｓ２もＸＹ平面視で、正方形や長方形、その他の多角形や円形等である。発光面３５１Ｓ１，３５１Ｓ２の形状は、開口３５８－１，３５８－２の形状と相似であってもよいし、異なる形状としてもよい。

上述したように、開口３５８－１，３５８－２から露出されている発光面３５１Ｓ１，３５１Ｓ２には、それぞれ透明電極３５９ｋが接続されている。そのため、透明電極３５９ｋから供給された電子は、露出された発光面３５１Ｓ１，３５１Ｓ２からｎ形半導体層３５１に注入される。一方、ｐ形半導体層３５３には、配線３６０ａ１、ビア３６１ｄ１および配線３１０ｄ１を介して、トランジスタ１０３－１から正孔が注入される。また、ｐ形半導体層３５３には、配線３６０ａ２、ビア３６１ｄ２および配線３１０ｄ２を介して、トランジスタ１０３－２から正孔が注入される。

トランジスタ１０３－１，１０３－２は、隣接するサブピクセルの駆動トランジスタであり、順次駆動される。したがって、２つのトランジスタ１０３－１，１０３－２のいずれか一方から注入された正孔が発光層３５２に注入され、配線３６０ｋから注入された電子が発光層３５２に注入されて、発光する。

ここで、開口３５８－１は、配線３６０ｋと配線３６０ａ１との間に設けられているので、トランジスタ１０３－１がオンしたときには、開口３５８－１から露出された発光面３５１Ｓ１から発光する。一方、開口３５８－２は、配線３６０ｋと配線３６０ａ２との間に設けられているので、トランジスタ１０３－２がオンしたときに、開口３５８－２から露出された発光面３５１Ｓ２から発光する。

本実施形態の画像表示装置の製造方法について説明する。
図１７Ａ～図１８Ｂは、実施形態の画像表示装置の製造方法を例示する模式的な断面図である。
図１７Ａに示すように、半導体層１１５０がエピタキシャル成長された結晶成長用基板１００１を含む半導体成長基板１１９４は、回路基板３１００と、ウェハボンディングによって互いに接合される。結晶成長用基板１００１上の半導体層１１５０等については、上述の他の実施形態の場合においてすでに説明した構造と同様であり、詳細な説明を省略する。また、回路基板３１００についても、回路の構成が上述の他の実施形態の場合と相違するが、他のほとんどの部分ですでに説明した構造と同様である。以下では、符号のみを代えて、詳細な説明を適宜省略する。

図１７Ｂに示すように、この例では、半導体層１１５０は、結晶成長用基板１００１のある面とは反対側の面が回路基板３１００の層間絶縁膜１１２の平坦面に接合される。つまり、半導体層１１５０のｐ形半導体層１１５３の露出面が層間絶縁膜１１２に接合される。

図１８Ａに示すように、半導体層１１５０は、エッチングされて、ｐ形半導体層３５３の端部が形成される。ｐ形半導体層３５３の端部は、ビア接続用の段差部３５３ａ１，３５３ａ２が形成されている。ｐ形半導体層３５３の段差部以外の上には、発光層３５２およびｎ形半導体層３５１が形成される。

その後、層間絶縁膜３５６および半導体層３５０を覆う層間絶縁膜が形成され、ビアが形成される。さらに配線層３６０が形成され、エッチングによって配線３６０ａ１，３６０ｋ等が形成される。

図１８Ｂに示すように、配線３６０ａ１，３６０ｋの間の部分および配線３６０ａ２，３６０ｋの間の部分に開口３５８－１，３５８－２がそれぞれ形成される。開口３５８－１，３５８－２によって露出されたｎ形の半導体層の発光面３５１Ｓ１，３５１Ｓ２は、それぞれ粗面化される。その後、透明電極３５９ａ１，３５９ａ２，３５９ｋが形成される。

このようにして、２つの発光面３５１Ｓ１，３５１Ｓ２部を共用する半導体層３５０を有するサブピクセルが形成される。

本実施例では、１つの半導体層３５０に２つの発光面３５１Ｓ１，３５１Ｓ２を設けたが、発光面の数は２つに制限されることはなく、３つあるいはそれ以上の発光面を１つの半導体層３５０に設けることも可能である。一例として、１列あるいは２列分のサブピクセルを、単一の半導体層３５０で実現してもよい。これによって後述するように、発光面１つあたりの発光に寄与しない再結合電流を削減するとともに、より微細な発光素子を実現する効果を増大させることができる。

（変形例）
図１９は、本実施形態に係る画像表示装置の変形例の一部を例示する模式的な断面図である。
本変形例では、発光層３５２上に２つのｎ形半導体層３３５１ａ１，３３５１ａ２を設けた点で上述の第３の実施形態の場合と異なっている。他の点では、第３の実施形態の場合と同じである。
図１９に示すように、本変形例の画像表示装置は、サブピクセル群３２０ａを備える。サブピクセル群３２０ａは、半導体層３５０ａを含む。半導体層３５０ａは、ｐ形半導体層３５３と、発光層３５２と、ｎ形半導体層３３５１ａ１，３３５１ａ２と、を含む。ｐ形半導体層３５３、発光層３５２およびｎ形半導体層３３５１ａ１，３３５１ａ２は、層間絶縁膜３５６から発光面３３５１Ｓ１，３３５１Ｓ２に向かってこの順に積層されている。

ｎ形半導体層３３５１ａ１，３３５１ａ２は、発光層３５２上をＸ軸方向に沿って離隔して配置されている。ｎ形半導体層３３５１ａ１，３３５１ａ２の間には、層間絶縁膜３５６が設けられ、ｎ形半導体層３３５１ａ１，３３５１ａ２は、層間絶縁膜３５６によって分離されている。その層間絶縁膜３５６上には、配線３６０ｋが設けられている。

ｎ形半導体層３３５１ａ１，３３５１ａ２は、ＸＹ平面視で、ほぼ同一の形状を有しており、その形状は、ほぼ正方形または長方形状であり、他の多角形状や円形等であってもよい。

ｎ形半導体層３３５１ａ１，３３５１ａ２は、発光面３３５１Ｓ１，３３５１Ｓ２をそれぞれ有する。発光面３３５１Ｓ１，３３５１Ｓ２は、開口３５８－１，３５８－２によってそれぞれ露出されたｎ形半導体層３３５１ａ１，３３５１ａ２の面である。

発光面３３５１Ｓ１，３３５１Ｓ２のＸＹ平面視での形状は、第３の実施形態の場合の発光面の形状と同様に、ほぼ同一の形状を有し、ほぼ正方形等の形状を有する。発光面３３５１Ｓ１，３３５１Ｓ２の形状は、本実施形態のような方形に限らず、円形、楕円形あるいは六角形等の多角形であってもよい。発光面３３５１Ｓ１，３３５１Ｓ２の形状は、開口３５８－１，３５８－２の形状と相似であってもよいし、異なる形状としてもよい。

発光面３３５１Ｓ１上には、透明電極３５９ｋが設けられている。発光面３３５１Ｓ２上にも透明電極３５９ｋが設けられている。透明電極３５９ｋは、配線３６０ｋ上にも設けられており、発光面３３５１Ｓ１，３３５１Ｓ２に接続された透明電極３５９ｋを介して、ｎ形半導体層３３５１ａ１，３３５１ａ２は、配線３６０ｋに接続されている。配線３６０ｋは、図示しないが、ＧＮＤ線に接続されている。

図２０Ａおよび図２０Ｂは、本変形例の画像表示装置の製造方法を例示する模式的な断面図である。
本変形例では、半導体層１１５０を形成するまでは、第３の実施形態の場合に図１７Ａ～図１８Ａにおいて説明した工程と同様の工程が採用される。以下では、それ以降の工程について説明する。

図２０Ａに示すように、本変形例では、バッファ層１１４０、ｎ形半導体層１１５１、発光層１１５２およびｐ形半導体層１１５３をエッチングして、発光層３５２およびｐ形半導体層３５３を形成した後、さらにエッチングにより２つのｎ形半導体層３３５１ａ１，３３５１ａ２を形成する。２つのｎ形半導体層３３５１ａ１，３３５１ａ２上のバッファ層３４０ａは、その後除去される。バッファ層３４０ａは、利用する製造プロセスの状況に応じて、ｎ形半導体層３３５１ａ１，３３５１ａ２のエッチングを行うよりも前に除去されてもよい。

ｎ形半導体層３３５１ａ１，３３５１ａ２は、さらに深いエッチングによって形成されてもよい。たとえば、ｎ形半導体層３３５１ａ１，３３５１ａ２を形成するためのエッチングは、発光層３５２内やｐ形半導体層３５３内の深さに到達するまで行ってもよい。このように、ｎ形半導体層を深くエッチングする場合には、ｎ形半導体層３５１のエッチング位置は、後述するｎ形の半導体層の発光面３３５１Ｓ１，３３５１Ｓ２から１μｍ以上離すことが望ましい。エッチング位置を発光面３３５１Ｓ１，３３５１Ｓ２から離すことによって、再結合電流を抑制することができる。

図２０Ｂを示すように、層間絶縁膜１１２および半導体層３３５０ａを覆う層間絶縁膜が形成され、その後ビアが形成される。さらに配線層３６０が形成され、エッチングによって配線３６０ａ１，３６０ｋ等が形成される。

層間絶縁膜に開口３５８－１，３５８－２がそれぞれ形成される。開口３５８－１，３５８－２によって露出されたｎ形の半導体層の発光面３３５１Ｓ１，３３５１Ｓ２は、それぞれ粗面化される。その後、透明電極３５９ａ１，３５９ａ２，３５９ｋが形成される。

このようにして、２つの発光面３３５１Ｓ１，３３５１Ｓ２を有するサブピクセル群３２０ａが形成される。

本変形例の場合も、第３の実施形態の場合と同様に、発光面の数は２つに限定されることはなく、３つあるいはそれ以上の発光面を１つの半導体層３３５０に設けてもよい。

本実施形態の画像表示装置の効果について説明する。
図２１は、画素ＬＥＤの特性を例示するグラフである。
図２１の縦軸は、発光効率［％］を表している。横軸は、画素ＬＥＤに流す電流の電流密度を相対値によって表している。
図２１に示すように、電流密度の相対値が１．０より小さい領域では、画素ＬＥＤの発光効率は、ほぼ一定か、単調に増加する。電流密度の相対値が１．０よりも大きい領域では、発光効率は単調に減少する。つまり、画素ＬＥＤには、発光効率が最大になるような適切な電流密度が存在する。

発光素子から十分な輝度が得られる程度に電流密度を抑制することによって、高効率な画像表示装置を実現することが期待される。しかしながら、低電流密度では、電流密度の低下とともに、発光効率が低下する傾向にあることが、図２１によって示されている。

第１の実施形態や第２の実施形態において説明したように、発光素子は、発光層を含む半導体層１１５０の全層をエッチング等で個別に分離することによって形成される。このとき、発光層とｎ形の半導体層との接合面が端部に露出する。同様に、発光層とｐ形半導体層との接合面が端部に露出する。

このような端部が存在する場合には、端部において電子および正孔が再結合する。一方で、このような再結合は、発光に寄与しない。端部での再結合は、発光素子に流す電流とはほとんど関係なく発生する。再結合は、端部の発光に寄与する接合面の長さに応じて発生するものと考えられる。

同一寸法の立方体形状の発光素子を２個発光させる場合には、端部は、発光素子ごとに四方に形成されるため、合計８つの端部において再結合が発生し得る。

これに対して、本実施形態では、２つの発光面を有する半導体層３５０，３５０ａ，３３５０ａでは、端部は４つである。開口３５８－１，３５８－２の間の領域は、電子や正孔の注入が少なく、発光にほとんど寄与しないので、発光に寄与する端部としては、６個となると考えることができる。このように、本実施形態では、端部の数が実質的に低減されることによって、発光に寄与しない再結合を低減し、その分、駆動電流を引き下げることが可能になる。

高精細化等のために、サブピクセル間の距離を短縮するような場合や電流密度が比較的高い場合等には、第３の実施形態のサブピクセル群３２０では、発光面３５１Ｓ１，３５１Ｓ２の距離が短くなる。この場合に、ｎ形半導体層３５１が共有されていると、隣接する発光面の側に注入された電子の一部が分流して、駆動されていない側の発光面が微発光するおそれがある。変形例では、ｎ形半導体層を発光面ごとに分離しているので、駆動されていない側の発光面に微発光を生じることを低減させることができる。

本実施形態では、発光層を含む半導体層は、層間絶縁膜の側から、ｐ形半導体層、発光層およびｎ形半導体層の順に積層するものであり、ｎ形半導体層の露出面を粗面化して発光効率を向上させる観点からは好ましい。第１の実施形態の場合と同様に、ｐ形半導体層とｎ形半導体層の積層順を代えて、ｎ形半導体層、発光層およびｐ形半導体層の順に積層するようにしてもよい。

（第４の実施形態）
上述した画像表示装置は、適切なピクセル数を有する画像表示モジュールとして、たとえばコンピュータ用ディスプレイ、テレビ、スマートフォンのような携帯用端末、あるいは、カーナビゲーション等とすることができる。

図２２は、本実施形態に係る画像表示装置を例示するブロック図である。
図２２には、コンピュータ用ディスプレイの構成の主要な部分が示されている。
図２２に示すように、画像表示装置４０１は、画像表示モジュール４０２を備える。画像表示モジュール４０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置である。画像表示モジュール４０２は、サブピクセル２０が配列された表示領域２、行選択回路５および信号電圧出力回路７を含む。

画像表示装置４０１は、コントローラ４７０をさらに備えている。コントローラ４７０は、図示しないインタフェース回路によって分離、生成される制御信号を入力して、行選択回路５および信号電圧出力回路７に対して、各サブピクセルの駆動および駆動順序を制御する。

（変形例）
図２３は、本変形例の画像表示装置を例示するブロック図である。
図２３には、高精細薄型テレビの構成が示されている。
図２３に示すように、画像表示装置５０１は、画像表示モジュール５０２を備える。画像表示モジュール５０２は、たとえば上述した第１の実施形態の場合の構成を備えた画像表示装置１である。画像表示装置５０１は、コントローラ５７０およびフレームメモリ５８０を備える。コントローラ５７０は、バス５４０によって供給される制御信号にもとづいて、表示領域２の各サブピクセルの駆動順序を制御する。フレームメモリ５８０は、１フレーム分の表示データを格納し、円滑な動画再生等の処理のために用いられる。

画像表示装置５０１は、Ｉ／Ｏ回路５１０を有する。Ｉ／Ｏ回路５１０は、外部の端末や装置等と接続するためのインタフェース回路等を提供する。Ｉ／Ｏ回路５１０には、たとえば外付けのハードディスク装置等を接続するＵＳＢインタフェースや、オーディオインタフェース等が含まれる。

画像表示装置５０１は、チューナ５２０および信号処理回路５３０を有する。チューナ５２０には、アンテナ５２２が接続され、アンテナ５２２によって受信された電波から必要な信号を分離、生成する。信号処理回路５３０は、ＤＳＰ（Digital Signal Processor）やＣＰＵ（Central Processing Unit）等を含んでおり、チューナ５２０によって分離、生成された信号は、信号処理回路５３０によって、画像データや音声データ等に分離、生成される。

チューナ５２０および信号処理回路５３０を、携帯電話の送受信用やＷｉＦｉ用、ＧＰＳ受信器等の高周波通信モジュールとすることによって、他の画像表示装置とすることもできる。たとえば、適切な画面サイズおよび解像度の画像表示モジュールを備えた画像表示装置は、スマートフォンやカーナビゲーションシステム等の携帯情報端末とすることができる。

本実施形態の場合の画像表示モジュールは、第１の実施形態の場合の画像表示装置の構成に限らず、その変形例や他の実施形態の場合としてもよい。

図２４は、第１～第３の実施形態およびこれらの変形例の画像表示装置を模式的に例示する斜視図である。
図２４に示すように、第１～第３の実施形態の画像表示装置は、上述したように、回路基板１００上に、多数のサブピクセルを有する発光回路部１７２が設けられている。発光回路部１７２上には、カラーフィルタ１８０が設けられている。なお、第６の実施形態においては、回路基板１００、発光回路部１７２およびカラーフィルタ１８０を含む構造物は、画像表示モジュール４０２，５０２とされ、画像表示装置４０１，５０１に組み込まれている。

以上説明した実施形態によれば、発光素子の転写工程を短縮し、歩留りを向上した画像表示装置の製造方法および画像表示装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１，２０１，４０１，５０１ 画像表示装置、２ 表示領域、３ 電源線、４ 接地線、５，２０５ 行選択回路、６，２０６ 走査線、７，２０７ 信号電圧出力回路、８ 信号線、１０ ピクセル、２０，２０ａ，２０ｂ，２０ｃ サブピクセル、２２，２２２ 発光素子、２４，２２４ 選択トランジスタ、２６，２２６ 駆動トランジスタ、２８，２２８ キャパシタ、１００ 回路基板、１０１ 回路、１０３，１０３－１，１０３－２ トランジスタ、１０４，１０４－１，１０４－２ 素子形成領域、１０５ 絶縁層、１０７，１０７－１，１０７－２ ゲート、１０８ 絶縁膜、１１０，３１０ 第１の配線層、１１２ 第１の層間絶縁膜、１４０ バッファ層、１５０，２５０ 発光素子、１５６，２５６，３５６ 第２の層間絶縁膜、１６０，２６０，３６０ 第２の配線層、１６１ｄ，１６１ｋ，２６１ａ，３６１ａ１，３６１ａ２，３６１ｄ１，３６１ｄ２ ビア、１８０ カラーフィルタ、３２０，３２０ａ サブピクセル群、４７０，５７０ コントローラ、１００１ 結晶成長用基板、１１００，３１００ 回路基板、１１４０ バッファ層、１１５０ 半導体層、１１９０ 支持基板、１１９２ 構造体、１１９４ 半導体成長基板

Claims (22)

1. 発光層を含む半導体層を第１基板上に形成した基板を準備する工程と、
   回路素子と前記回路素子に電気的に接続された第１配線層とを含む回路が形成された第２基板に、前記半導体層を貼り合わせる工程と、
   前記半導体層をエッチングして発光素子を形成する工程と、
   前記発光素子を覆う絶縁膜を形成する工程と、
   前記絶縁膜を貫通して前記第１配線層に達するビアを形成する工程と、
   前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、
   を備え、
   前記ビアは、異なる層に設けられた前記発光素子および前記回路素子を互いに接続し、
   前記半導体層を前記第２基板に貼り合わせる前に前記第１基板を除去する工程と、
   前記発光素子の表面を露出させる工程と、
   をさらに備えた画像表示装置の製造方法。
2. 発光層を含む半導体層を第１基板上に形成した基板を準備する工程と、
   回路素子と前記回路素子に電気的に接続された第１配線層とを含む回路が形成された第２基板に、前記半導体層を貼り合わせる工程と、
   前記半導体層をエッチングして発光素子を形成する工程と、
   前記発光素子を覆う絶縁膜を形成する工程と、
   前記絶縁膜を貫通して前記第１配線層に達するビアを形成する工程と、
   前記発光素子と前記回路素子とを前記ビアを介して電気的に接続する工程と、
   を備え、
   前記ビアは、異なる層に設けられた前記発光素子および前記回路素子を互いに接続し、
   前記半導体層を前記第２基板に貼り合わせた後に前記第１基板を除去する工程と、
   前記発光素子の表面を露出させる工程と、
   をさらに備えた画像表示装置の製造方法。
3. 露出された前記発光素子の露出面に透明電極を形成する工程をさらに備えた請求項１または２に記載の画像表示装置の製造方法。
4. 前記半導体層を、前記第１基板上に形成された緩衝層上に成長させる請求項１～３のいずれか１つに記載の画像表示装置の製造方法。
5. 前記緩衝層は、窒化物を含む請求項４記載の画像表示装置の製造方法。
6. 前記第１基板は、シリコンまたはサファイアを含む請求項１～５のいずれか１つに記載の画像表示装置の製造方法。
7. 前記半導体層は、窒化ガリウム系化合物半導体を含み、
   前記第２基板は、シリコンを含む請求項１～６のいずれか１つに記載の画像表示装置の製造方法。
8. 前記発光素子上に波長変換部材を形成する工程をさらに備えた請求項１～７のいずれか１つに記載の画像表示装置の製造方法。
9. 回路素子と、
   前記回路素子に電気的に接続された第１配線層と、
   前記回路素子および前記第１配線層を覆う第１絶縁膜と、
   前記第１絶縁膜上に配設された発光素子と、
   前記発光素子の少なくとも一部を覆う第２絶縁膜と、
   前記発光素子に電気的に接続され、前記第２絶縁膜上に配設された第２配線層と、
   前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層および前記第２配線層を電気的に接続する第１ビアと、
   を備え、
   前記第１配線層は、第１配線を含み、
   前記第１配線の少なくとも一部を含む部分は、前記発光素子の直下に設けられ、
   前記部分の外周は、平面視で、前記部分に投影された前記発光素子の外周を含む画像表示装置。
10. 前記発光素子の前記第１絶縁膜の側の面に対向する発光面を露出させる開口を有しており、前記発光面上に透明電極を備えた請求項９記載の画像表示装置。
11. 前記開口から露出された露出面は、粗面を含む請求項１０記載の画像表示装置。
12. 前記第１絶縁膜と前記発光素子との間に緩衝層をさらに備えた請求項９～１１のいずれか１つに記載の画像表示装置。
13. 前記回路素子は、トランジスタを含み、
    前記発光素子は、第１導電形の第１半導体層と、前記第１導電形とは異なる第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を含み、前記第１絶縁膜から前記第２配線層に向かって、前記第１半導体層、前記発光層、および前記第２半導体層の順に積層され、
    前記第１配線層は、前記トランジスタの第１主電極に接続された第２配線を含み、
    前記第２配線層は、前記第１半導体層に接続された第３配線を含み、
    前記第１ビアの一端は、前記第２配線に接続され、
    前記第１ビアの他端は、前記第３配線に接続された請求項９～１２のいずれか１つに記載の画像表示装置。
14. 前記第２絶縁膜を貫通する第２ビアをさらに備え、
    前記第２ビアの一端は、前記第１半導体層に接続され、
    前記第２ビアの他端は、前記第３配線に接続された請求項１３記載の画像表示装置。
15. 前記第１導電形は、ｐ形であり、
    前記第２導電形は、ｎ形であり、
    前記トランジスタは、ｐチャネルトランジスタである請求項１３または１４に記載の画像表示装置。
16. 前記第１導電形は、ｎ形であり、
    前記第２導電形は、ｐ形であり、
    前記トランジスタは、ｎチャネルトランジスタである請求項１３または１４に記載の画像表示装置。
17. 前記発光素子は、窒化ガリウム系化合物半導体を含み、
    前記回路素子は、基板に形成され、前記基板は、シリコンを含む請求項９～１６のいずれか１つに記載の画像表示装置。
18. 前記発光素子上に波長変換部材をさらに備えた請求項９～１７のいずれか１つに記載の画像表示装置。
19. 複数のトランジスタと、
    前記複数のトランジスタに電気的に接続された第１配線層と、
    前記複数のトランジスタおよび前記第１配線層を覆う第１絶縁膜と、
    前記第１絶縁膜上に配設された第１導電形の第１半導体層と、
    前記第１半導体層上に配設された発光層と、
    前記発光層上に配設され、前記第１導電形とは異なる第２導電形の第２半導体層と、
    前記第１絶縁膜、前記発光層および前記第１半導体層を覆うとともに前記第２半導体層の少なくとも一部を覆う第２絶縁膜と、
    前記複数のトランジスタに応じて前記第２絶縁膜からそれぞれ露出された、前記第２半導体層の複数の露出面上に配設された透明電極に接続された第２配線層と、
    前記第１絶縁膜および前記第２絶縁膜を貫通し、前記第１配線層の配線および前記第２配線層の配線を電気的に接続する第１ビアと、
    を備えた画像表示装置。
20. 前記第１配線層は、前記複数のトランジスタのうちの第１トランジスタの主電極に接続された第１配線を含み、
    前記第２配線層は、前記第１半導体層に接続された第２配線を含み、
    前記第１ビアは、前記第１配線と前記第２配線との間に設けられた請求項１９記載の画像表示装置。
21. 前記第１配線層は、前記複数のトランジスタのうちの前記第１トランジスタとは異なる第２トランジスタの主電極に接続された第３配線を含み、
    前記第２配線層は、前記第１半導体層に接続された第４配線を含み、
    前記第１ビアとは異なる第２ビアは、前記第３配線と前記第４配線との間に設けられた請求項２０記載の画像表示装置。
22. 前記第２半導体層は、前記第２絶縁膜によって分離された請求項１９～２１のいずれか１つに記載の画像表示装置。

Images