JP7492441B2 - スイッチング電源装置、その制御装置及び制御方法 - Google Patents

スイッチング電源装置、その制御装置及び制御方法 Download PDF

Info

Publication number
JP7492441B2
JP7492441B2 JP2020191050A JP2020191050A JP7492441B2 JP 7492441 B2 JP7492441 B2 JP 7492441B2 JP 2020191050 A JP2020191050 A JP 2020191050A JP 2020191050 A JP2020191050 A JP 2020191050A JP 7492441 B2 JP7492441 B2 JP 7492441B2
Authority
JP
Japan
Prior art keywords
primary
voltage
inverter
current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020191050A
Other languages
English (en)
Other versions
JP2022080081A (ja
Inventor
輝男 鎌倉
貴之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2020191050A priority Critical patent/JP7492441B2/ja
Publication of JP2022080081A publication Critical patent/JP2022080081A/ja
Application granted granted Critical
Publication of JP7492441B2 publication Critical patent/JP7492441B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、デュアル・アクティブ・ブリッジ(以下「DAB」という。)型DC/DCコンバータといったスイッチング電源装置とその制御装置及び制御方法に関するものである。
従来、スイッチング電源装置の一つであるDAB型DC/DCコンバータは、例えば、特許文献1,2に記載されているように、変圧器の1次側と2次側のフルブリッジインバータを位相シフト制御することにより、双方向に電力伝送が可能な直流/直流変換器である。
図8は、特許文献1に記載された従来の3相DAB型DC/DCコンバータ(以下「従来型DAB」という。)の構成図である。
この従来型DABは、直流の1次側電圧E1及び1次側電流I1を平滑する1次側平滑コンデンサ1に対して並列に、1次側インバータ10が接続されている。1次側インバータ10は、平滑された1次側電圧E1及び1次側電流I1をスイッチングして3相交流電圧及び3相交流電流に変換する回路であり、U相の高レベル(以下「H」という。)側スイッチ11、U相の低レベル(以下「L」という。)側スイッチ12、V相のH側スイッチ13、V相のL側スイッチ14、W相のH側スイッチ15、及びW相のL側スイッチ16のフルブリッジ回路により構成されている。スイッチ11,12間の接続点、スイッチ13,14間の接続点、及びスイッチ15,16間の接続点には、3相のリアクトル17,18,19を介して、3相の変圧器20の1次巻線が接続されている。
変圧器20の2次巻線には、2次側インバータ30が接続されている。なお、変圧器20の1次巻線及び2次巻線の上端付近に付された黒丸は、巻線の巻き初めを表している。2次側インバータ30は、変圧器20の2次巻線から出力される3相交流電圧及び3相交流電流を整流する回路であり、U相のH側スイッチ31、U相のL側スイッチ32、V相のH側スイッチ33、V相のL側スイッチ34、W相のH側スイッチ35、及びW相のL側スイッチ36のフルブリッジ回路により構成されている。
2次側インバータ30で整流された直流電圧及び直流電流は、2次側平滑コンデンサ37にて平滑され、平滑された直流の2次側電圧E2及び2次側電流I2が出力されるようになっている。
1次側インバータ10及び2次側インバータ30を構成するスイッチ11~16,31~36は、図示しない制御装置から供給される駆動パルスS11~S16,S31~S36によってそれぞれオン/オフ動作する素子であり、メタル・オキサイド・セミコンダクタ型電界効果トランジスタ(以下「MOSFET」という。)や、絶縁ゲート・バイポーラ・トランジスタ(以下「IGBT」という。)等のパワー半導体素子により構成されている。例えば、各駆動パルスS11~S16,S31~S36がHの時に各スイッチ11~16,31~36がオンし、各駆動パルスS11~S16,S31~S36がLの時に各スイッチ11~16,31~36がオフする。各スイッチ11~16,31~36には、回生用のダイオードがそれぞれ逆並列に接続されている。
図8の従来型DABの電力変換部を駆動する駆動パルスS11~S16,S31~S36は、周波数ωが一定であり、デューティ比Dが0.5の固定、各U,V,W相が120°ずつの位相差βを持っている。
1次側インバータ10は、図示しない制御装置から供給される1次側駆動パルスS11~S16により、スイッチ11~16がオン/オフ動作し、直流の1次側電圧E1及び1次側電流I1を3相交流電圧vp(以下「出力電圧vp」という。)及び3相交流電流に変換する。2次側インバータ30は、図示しない制御装置から供給される2次側駆動パルスS31~S36により、スイッチ31~36がオン/オフ動作し、変圧器20の2次巻線に誘起された3相交流電圧vs(以下「入力電圧vs」という。)及び3相交流電流を直流の2次側電圧E2及び2次側電流I2に変換する。
1次側インバータ10の出力電圧vp(又は出力電流)と2次側インバータ30の入力電圧vs(又は入力電流)との間の位相差φにより、入力電圧(又は入力電流)、出力電圧(又は出力電流)、及び電力の流れを制御できる。変圧器20の1次巻線及び2次巻線間の電圧vl(=vp-vs)がリアクトル17~19を通ることにより、変圧器電流(リアクトル電流ILであるU相リアクトル電流IL_U、V相リアクトル電流IL_V、及びW相リアクトル電流IL_Wと同一)が流れる。この時、リアクトル電圧VLであるU相リアクトル電圧VL_U、V相リアクトル電圧VL_V、及びW相リアクトル電圧VL_Wが生じる。リアクトル電流ILの実効値ILTから、出力電力Poを計算できる。
このように、従来型DABでは、位相差φを変えることにより、容易に昇降圧動作、及び双方向電力変換が可能である。
米国特許5,027,264号公報 特開2020-102933号公報
図9は、図8の駆動パルスS11~S16,S31~S36のオン/オフパターン及び電力変換部の動作波形を示す図である。この図9の動作波形として、例えば、2次側電圧E2が0Vの垂下状態(位相差φ=0°)の時のU相リアクトル電圧VL_U、U相リアクトル電流IL_U、及び1次側電流I1が示されている。スイッチ11~16,31~36のオン/オフ切り替え時のデッドタイムは、含まれていない。Tは、制御上の1周期である。
図10は、従来の特許文献2に記載された駆動パルスS11~S16のパターン図である。
図8の従来型DABは、絶縁が可能であり、容易に昇降圧動作、双方向電力変換が可能であるが、特に入出力間の電圧差が大きい場合は回路内に循環する電流が増大し、その場合は主に導通損失が増大するため、電力変換効率が低下しやすい問題がある。又、入出力電圧差が略最大値となる一方が短絡又はそれに近い状態になった際にも、回路内に循環する電流を抑制することができない。
即ち、図9に示すように、2次側電圧E2が0Vの垂下状態では、電力変換することができないので、出力指令値である制御パラメータの位相差φを0°に制御し、1次側駆動パルスS11~S16と2次側駆動パルスS31~S36との位相が一致状態になるようにしている。しかし、U相リアクトル電圧VL_U波形には、1次側電圧E1からもたらされる電圧が、どの時間においても印加されていることが確認できる(同様に、V相リアクトル電圧VL_V波形及びW相リアクトル電圧VL_W波形も、120°の位相差があることを除き、U相リアクトル電圧VL_U波形と同一になる)。そのため、リアクトル17では、原理的にリアクトル電流IL_Uが発生してしまう(同様に、他のリアクトル18,19もリアクト電流IL_V,IL_Wが発生してしまう)。電流経路の関係上、1次側入力部にも1次側電流I1は発生しているが、これは平均値が0Aの三角波波形となり、図示しない外部のフィルタ回路で直流の0Aに平滑されるため、有効の電力は発生せず、流れている電流は全て無効電流になる。
このように、図8の従来型DABでは、どの時間においても、U,V,W各相のスイッチ状態が全て同一(オン又はオフ)となる区間が存在しないため、短絡時等の電流低減ができない。
そこで、特許文献2に記載された3相DAB型DC/DCコンバータでは、図10に示すように、強制的に駆動パルスS11~S16(及び/又はS31~S36)を反転するデューティDの付加パターンPAを挿入することにより、電流成分を低減している。
しかしながら、近年、回路設計の自由度を向上させるために、従来型DABにおける基本回路の構成を変更することなく、駆動パルス変調方法を変更して、特許文献2と同様の作用効果を奏するDAB型DC/DCコンバータ等のスイッチング電源装置の実現が要望されていた。
本発明のスイッチング電源装置は、複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する制御装置と、を備えている。
そして、前記制御装置は、制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される大小の変調率を持つ比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する機能を有している。ここで、前記比較値は、出力指令値である前記変調率を持ち、前記制御上の1周期の間に複数レベルに変化する値である。
本発明のスイッチング電源装置の制御装置は、複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、を備えるスイッチング電源装置の制御装置である。
そして、前記制御装置は、前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する機能と、制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される大小の変調率を持つ比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する機能と、を有している。ここで、前記比較値は、出力指令値である前記変調率を持ち、前記制御上の1周期の間に複数レベルに変化する値である。
本発明のスイッチング電源装置の制御方法は、複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、を備えるスイッチング電源装置の制御方法である。
そして、前記制御方法は、前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御すると共に、制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される大小の変調率を持つ比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する。ここで、前記比較値は、出力指令値である前記変調率を持ち、前記制御上の1周期の間に複数レベルに変化する値である。
本発明によれば、1次側電圧と2次側電圧との電圧比が大きい場合、従来型DABから基本回路の構成を変更することなく、変調率を小さくすることで、回路内を循環する無効電流を抑制できる。更に、従来型DABと同様に、位相差による双方向電力変換も可能となっている。しかも、特許文献2と同様に、1次側電圧と2次側電圧との電圧差が大きい状態での軽負荷時の回路内電流を減少させることにより、導通損失を低減することができる。又、各相の駆動パルスのパターンが全く異なることから、従来型DABの課題改善の選択肢も増加させることができる。
本発明の実施例1における3相DAB型DC/DCコンバータの構成図 図1の制御装置40における駆動パルス変調方法を示す動作波形図 図1の駆動パルスの代表的なパターン図 図1の駆動パルスの一例を示すパターン図(E2=0V、φ=0°、1次側変調率MR1=2次側変調率MR2=0) 従来型DABと本実施例1のDAB型DC/DCコンバータとの出力特性の比較図 図1の出力短絡時における変圧器電流の垂下特性を示す図 本発明の実施例2の駆動パルス変調方法を示す動作波形図 従来の3相DAB型DC/DCコンバータ(従来型DAB)の構成図 図8の駆動パルスのオン/オフパターン及び電力変換部の動作波形を示す図 従来の特許文献2に記載された駆動パルスのパターン図
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の構成)
図1は、本発明の実施例1における3相DAB型DC/DCコンバータの構成図である。
本実施例1の3相DAB型DC/DCコンバータは、従来型DABと同様の1次側平滑コンデンサ1、1次側インバータ10、3相のリアクトル17,18,19、3相の変圧器20、2次側インバータ30、及び2次側平滑コンデンサ37を有する電力変換部と、従来とは異なる制御装置40と、により構成されている。
従来型DABと同様に、1次側インバータ10及び2次側インバータ30を構成するスイッチ11~16,31~36は、制御装置40から供給される1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36によってそれぞれオン/オフ動作する素子であり、MOSFETやIGBT等のパワー半導体素子により構成されている。例えば、各駆動パルスS11~S16,S31~S36がHの時に各スイッチ11~16,31~36がオンし、各駆動パルスS11~S16,S31~S36がLの時に各スイッチ11~16,31~36がオフする。各スイッチ11~16,31~36には、回生用のダイオードがそれぞれ逆並列に接続されている。各スイッチ11~16,31~36をMOSFETで構成する場合には、例えば、そのMOSFETの寄生ダイオードを使用しても良い。
又、変圧器20の1次巻線と2次巻線とには、それぞれ3相のリアクトルが直列に接続される。それらのリアクトルは、変圧器20の漏れインダクタンスで代用しても良い。図1では、図示を簡略化するために、変圧器20の1次巻線側に、リアクトル17,18,19がそれぞれ直列に接続されている。例えば、1次側電圧E1が入力されると、リアクトル17,18,19には、それぞれリアクトル電圧VLであるU相リアクトル電圧VL_U、V相リアクトル電圧VL_V、及びW相リアクトル電圧VL_Wが生じると共に、それぞれリアクトル電流ILであるU相リアクトル電流IL_U、V相リアクトル電流IL_V、及びW相リアクトル電流IL_Wが流れる。
制御装置40は、例えば、測定された2次側電流I2と2次側目標電流値Ithとを入力し、その2次側電流I2と2次側目標電流値Ithとの誤差を減少するような、1次側インバータ10の出力電圧vp(又は出力電流)と2次側インバータ30の入力電圧vs(又は入力電流)との間の、出力指令値である制御パラメータの位相差φを求め、複数の1次側駆動パルスS11~S16及び複数の2次側駆動パルスS31~S36を生成し、1次側インバータ10及び2次側インバータ30をスイッチング制御して、2次側インバータの出力電力Poを制御する機能を有している。
更に、制御装置40は、例えば、測定された1次側電圧E1と2次側電圧E2とを入力して、1次側/2次側電圧比E1/E2を求め、その電圧比E1/E2が大きい場合(最悪で2次側が短絡状態)、キャリア(例えば、三角波キャリアTC)の中間値から+側と-側への増大により制御される大小の変調率MRを持つ比較値CVと、その三角波キャリアTCと、を比較して比較結果を求め、その比較結果に基づき、1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36を変調する機能を有している。ここで、三角波キャリアTCは、制御上の1周期Tの間に複数周期(例えば、3周期)発生する。大小の変調率MRは、出力指令値である制御パラメータであり、1次側変調率MR1及び2次側変調率MR2を有している。その変調率MRを持つ比較値CVは、U相比較値CV_U、V相比較値CV_V及びW相比較値CV_Wを有し、制御上の1周期Tの間に複数レベル(例えば、0、+側及び-側の3通りのレベル)に変化し、且つ、制御上の1周期T内でそれぞれ120°ずつ発生する値である。
制御パラメータである位相差φと変調率MRとの関係は、次の通りである。
位相差φと変調率MRとは、それぞれ独立の制御パラメータである。そのため、制御装置40において、例えば、位相差φを決定し、その位相差φに対して1次側変調率MR1及び2次側変調率MR2を決めた駆動パルスS11~S16,S31~S36を生成する制御方法、又は、1次側変調率MR1及び2次側変調率MR2を決めた駆動パルスS11~S16,S31~S36を生成してその位相差φを調整する制御方法のいずれか一方を採用できる。
このような制御装置40は、例えば、中央処理装置(CPU)や、半導体素子等の個別回路により構成されている。
(実施例1の制御方法)
図2は、図1の制御装置40における1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36の変調方法の一例を示す動作波形図である。
制御装置40は、測定された1次側電圧E1と2次側電圧E2とに基づき、1次側/2次側電圧比E1/E2を求め、その電圧比E1/E2が大きい場合(最悪で2次側が短絡状態)、制御パラメータである大小の変調率MRを持つU,V,W相比較値CV_U,CV_V,CV_Wに基づき、そのU,V,W相比較値CV_U,CV_V,CV_Wと、三角波キャリアTCと、を比較して比較結果を求め、その比較結果に基づき、1次側駆動パルスS11a~S16a及び2次側駆動パルス31a~36aを生成(変調)し、出力する。
ここで、三角波キャリアTCは、制御上の1周期Tの間に3周期発生する。U,V,W相比較値CV_U,CV_V,CV_Wは、図2の上段の波形図に示すように、それぞれ0、+側、-側の3通り発生し、制御上の1周期T内でそれぞれ120°ずつ発生する。図2の下段の(a),(b),(c)の波形図に示すように、振幅である変調率MRの大小(=最小の0、中、大)は、+側、-側の三角波キャリアTCの中間値からの増大により制御される。そのU,V,W相比較値CV_U,CV_V,CV_Wは、互いに120°の位相差を持つ。変調率MRは、各U,V,W相で同一となる。
次に、1次側電圧E1と2次側電圧E2とが近い場合の制御動作(A1)と、無負荷時の2次側短絡の場合の制御動作(A2)と、を説明する。
(A1) 1次側電圧E1と2次側電圧E2とが近い場合の制御動作
1次側電圧E1と2次側電圧E2とが近く、定格出力近傍等の高出力時は、図2(c)に示すように、変調率MRが大きくなり、更に、1次側インバータ10の出力電圧vp(又は出力電流)と2次側インバータ30の入力電圧vs(又は入力電流)との間の位相差φも大きくなり、それに対応した駆動パルスS11~S16,S31~S36が、制御装置40から出力され、1次側インバータ10及び2次側インバータ30がスイッチング動作する。
例えば、1次側インバータ10内のU相のH側スイッチ11がオフ、L側スイッチ12がオン、V相のH側スイッチ13がオン、L側スイッチ14がオフ、W相のH側スイッチ15がオフ、及びL側スイッチ16がオンする。更に、位相差φだけずれて、2次側インバータ30内のU相のH側スイッチ31がオフ、L側スイッチ32がオン、V相のH側スイッチ33がオン、L側スイッチ34がオフ、W相のH側スイッチ35がオフ、及びL側スイッチ36がオンする。
すると、図1において、1次側電圧E1源の+側→H側スイッチ13→リアクトル18→変圧器20の1次巻線→リアクトル17→L側スイッチ12→1次側電圧E1源の-側の経路と、1次側電圧E1源の+側→H側スイッチ13→リアクトル18→変圧器20の1次巻線→リアクトル19→L側スイッチ16→1次側電圧E1源の-側の経路と、に1次側電流I1が流れる。これに対応して、変圧器20の2次巻線に誘導起電力が発生し、変圧器20の2次巻線→H側スイッチ33のダイオード→負荷→L側スイッチ32のダイオード→2次巻線の経路と、変圧器20の2次巻線→H側スイッチ33のダイオード→負荷→L側スイッチ36のダイオード→2次巻線の経路と、に2次側電流I2が流れ、制御上の1周期Tのスイッチング動作が終了する。
(A2) 無負荷時の2次側短絡の場合の制御動作
例えば、無負荷時の2次側短絡によって1次側/2次側電圧比E1/E2が大きく、出力を絞る場合は、変調率MRも位相差φも小さくなり、それに対応した駆動パルスS11~S16,S31~S36が、制御装置40から出力され、1次側インバータ10及び2次側インバータ30がスイッチング動作する。
図3は、図1の駆動パルス(例えば、1次側駆動パルスS11~S16)の代表的なパターン図である。
U相の相補的な駆動パルスS11,S12、V相の相補的な駆動パルスS13,S14、及び、W相の相補的な駆動パルスS15,S16のパルス幅大、中(デューティ比D=0.5)、小を順番に入れ替えることにより、全スイッチ11~16が同一状態(例えば、全L側スイッチ12,14,16がオン状態、又は、全H側スイッチ11,13,15がオン状態)となる区間が生成されている。
なお、2次側駆動パルスS31~S36の代表的なパターン図も、図3と同様である。
例えば、負荷の変動によって2次側電圧E2が0V(短絡状態)になった場合、図3に示すように、全スイッチ11~16(及び31~36)が同一状態(例えば、全L側スイッチ12,14,16がオン状態、又は、全H側スイッチ11,13,15がオン状態。同様に、全L側スイッチ32,34,36がオン状態、又は、全H側スイッチ31,33,35がオン状態)となる区間が生成される。
2次側電圧E2が0Vになると、平滑コンデンサ37に蓄積された電荷が放電され、瞬時的にパルス状の大電流が発生するが、その後、2次側電流I2が一定値に維持される。この時、制御装置40では、1次側/2次側電圧比E1/E2が最大値であるので、図2に示すように、所望の1次側変調率MR1及び2次側変調率MR2(例えば、MR1=MR2=最小の0、中又は大)を算出する。
例えば、図2の下段の(a)~(c)に示すように、U,V,W相比較値CV_U,CV_V,CV_Wの変調率MR(MR1,MR2)が最小の0、中又は大により、U相駆動パルスS11,S12(S31,S32)、V相駆動パルスS13,S14(S33,S34)、及びW相駆動パルスS15,S16(S35,S36)のパルス幅が変化する。但し、図2の下段の(a)の波形図に示すように、変調率MRが最小の0の場合、U,V,W相比較値CV_U,CV_V,CV_Wは、三角波キャリアTCの中間値でフラットになるので、1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36のパルス幅が全て同一になる。
そして、制御装置40は、U,V,W相比較値CV_U,CV_V,CV_Wと三角波キャリアTCとの比較結果に基づき、1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36を生成し、1次側インバータ10内のスイッチ11~16と2次側インバータ30内のスイッチ31~36とをオン/オフ動作させる。
すると、図3に示すように、全L側スイッチ12,14,16(及び32,34,36)と全H側スイッチ11,13,15(及び31,33,35)とがオンする区間が生じ、回路内を循環する電流が理論上0Aとなる。従って、特に入出力間の電圧差が大きい場合に顕著となる回路内を循環する無効電流を抑制することができる。
図4は、図1の駆動パルスS11~S16,S31~S36の一例を示すパターン図(E2=0V、φ=0°、1次側変調率MR1=2次側変調率MR2=0)である。
この図4では、図1の3相DAB型DC/DCコンバータでの2次側電圧E2が0Vの垂下状態の動作波形が示されている。1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36には、デッドタイムが含まれていない。2次側電圧E2が0Vの垂下状態では、電力変換することができないので、制御パラメータである位相差φと変調率MR(=1次側変調率MR1及び2次側変調率MR2)とを全て0としている。
図2の下段の(a)の波形図と同様に、1次側変調率MR1及び2次側変調率MR2が最小の0の場合、1次側駆動パルスS11~S16及び2次側駆動パルスS31~S36において、U,V,W相は同一の波形状態(即ち、パルス幅が全て同一)となる。そして、全H側スイッチ11,13,15,31,33,35がオン、全L側スイッチ12,14,16,32,34,36がオフ、又は、全H側スイッチ11,13,15,31,33,35がオフ、全L側スイッチ12,14,16,32,34,36がオンのいずれかの状態になる。この動作状態においては、リアクトル電圧VL(例えば、U相リアクトル電圧VL_U)に電圧が印加される回路接続状態が発生しなくなる(VL_U=0V)。そのため、リアクトル電流IL(例えば、U相リアクトル電流IL_U)も電流が発生せず、常に0Aとなる。V相及びW相も、U相リアクトル電圧VL_U及びU相リアクトル電流IL_Uと同一となる。従って、1次側電流I1は発生せず(0A)、無効電流成分が完全に抑制される。このように、特に入出力間の電圧差が大きい場合に顕著となる回路内を循環する無効電流が抑制されることが分かる。
(実施例1の効果)
本実施例1によれば、次の(1)~(4)のような効果がある。
(1) 図3の1次側駆動パルスS11~S16(及び2次側駆動パルスS31~S36も同様)のパターン図に示すように、U,V,W各相のパルス幅大、中(デューティ比D=0.5)、小を順番に入れ替えることにより、全スイッチ11~16(及び/又は31~36)が同一状態となる区間を作りだしている。この駆動パルス変調方法が図2に示されている。図2に示すように、変調率MRが最小(=0)となる条件においては(図2の下段の(a)の状態、及び図4の状態)、U,V,W全相のスイッチ11~16(及び/又は31~36)の動作状態が同一になる。この時の回路の状態は、どのタイミングにおいても2通り(U相H側スイッチ11、V相H側スイッチ13、W相H側スイッ15がオン状態、U相L側スイッチ12、V相L側スイッチ14、W相L側スイッチ16がオフ状態、又は、U相L側スイッチ12、V相L側スイッチ14、W相L側スイッチ16がオン状態、U相H側スイッチ11、V相H側スイッチ13、W相H側スイッチ15がオフ状態のいずれか)しか発生できなくなる(スイッチS31~S36も同様)。この状態においては、図4に示すように、その2つのパターンのいずれにおいても、巻線部(リアクトル17~19と変圧器20がある部位)の線間に電圧が発生できなくなり(例えば、U相リアクトル電圧VL_U=0V)、その巻線部に電圧が印加されるモードが消滅する。これにより、回路内を循環する電流を低減できる(例えば、U相リアクトル電流IL_U=0A、1次側電流I1=0A)。
このように、本実施例1によれば、1次側/2次側電圧比E1/E2が大きい場合、従来型DABから基本回路の構成を変更することなく、変調率MR(MR1,MR2)を小さくすることで、回路内を循環する無効電流を抑制できる。但し、変調率MR(MR1,MR2)を小さくした場合は、有効電力成分も抑制されてしまうので、1次側/2次側電圧比E1/E2が小さい場合は、あまり変調率MR(MR1,MR2)の減少を行うべきではない。
(2) 図5は、従来型DABと本実施例1のDAB型DC/DCコンバータとの出力特性の比較図である。図5の横軸は位相差φ(°)、縦軸は出力電力Poである変換電力(正規化)である。
この図5に示すように、本実施例1では、従来型DABと同様に、位相差φによる双方向電力変換も可能となっている。
(3) 図6は、図1の出力短絡時(=2次側電圧E2が0V)における変圧器電流の垂下特性を示す図である。図6の横軸は変調率MR(1次側変調率MR1=2次側変調率MR2)、縦軸は変圧器電流(Arms)(リアクトル電流ILと同一)である。変調率MRは、最小が0.0、最大が1.0である。
本実施例1では、図6の実線の変圧器電流実効値で示すように、出力短絡時(=2次側電圧E2が0V)において、制御パラメータである変調率MR(MR1,MR2)を変えることにより、変圧器電流(リアクトル電流ILと同一)の実効値を変えることができる。例えば、変調率MR(MR1,MR2)が最小の0.0の時、変圧器電流の実効値は0Aとなる。
従来型DABの位相差φの制御では、図6の破線の電流値(イメージ)で示すように、常時最大電流が流れ続けるので、変圧器電流を軽減できない。これに対して、本実施例1では、特許文献2と同様に、入出力間の電圧差が大きい状態での軽負荷時の回路内電流を減少させることにより、導通損失を低減することができる。
(4) 本実施例1では、図3に示すように、U,V,W相の駆動パルスS11~S16(及びS31~S36)のパターンが全く異なることから、従来型DABの課題改善の選択肢も増加させることができる。
本発明のスイッチング電源装置は、実施例1の3相DAB型DC/DCコンバータ以外の単相、或いは、4相以上のDAB型DC/DCコンバータにも適用が可能である。
以下、実施例2として、例えば、単相DAB型DC/DCコンバータについて説明する。
(実施例2の構成)
本実施例2の単相DAB型DC/DCコンバータは、例えば、図1において、W相のスイッチ15,16,35,36、及びリアクトル19が省略され、3相の変圧器20が単相の変圧器(以下、符号「20A」を付す。)に置き換えられ、更に、制御装置40から出力される駆動パルスS15,S16,S35,S36が省略された構成になっている。
本実施例2の制御装置(以下、符号「40A」を付す。)は、実施例1の制御装置40と略同様に、測定された2次側電流I2と2次側目標電流値Ithとを入力し、その2次側電流I2と2次側目標電流値Ithとの誤差を減少するような、1次側インバータ(以下、符号「10A」を付す。)の出力電圧vp(又は出力電流)と2次側インバータ(以下、符号「30A」を付す。)の入力電圧vs(又は入力電流)との間の、出力指令値である制御パラメータの位相差φを求め、複数の1次側駆動パルスS11~S14及び複数の2次側駆動パルスS31~S34を生成し、1次側インバータ10A及び2次側インバータ30Aをスイッチング制御して、2次側インバータ30Aの出力電力Poを制御する機能を有している。
更に、制御装置40Aは、例えば、測定された1次側電圧E1と2次側電圧E2とを入力して、1次側/2次側電圧比E1/E2を求め、その電圧比E1/E2が大きい場合(最悪で2次側が短絡状態)、キャリア(例えば、三角波キャリアTC)の中間値から+側と-側への増大により制御される大小の変調率MRを持つ比較値CVと、その三角波キャリアTCと、を比較して比較結果を求め、その比較結果に基づき、1次側駆動パルスS11~S14及び2次側駆動パルスS31~S34を変調する機能を有している。ここで、三角波キャリアTCは、制御上の1周期Tの間に複数周期(例えば、2周期)発生する。大小の変調率MRは、出力指令値である制御パラメータであり、1次側変調率MR1及び2次側変調率MR2を有している。その変調率MRを持つ比較値CVは、U相比較値CV_U、V相比較値CV_V及びW相比較値CV_Wを有し、制御上の1周期Tの間に複数レベル(例えば、+側及び-側の2通りのレベル)に変化し、且つ、制御上の1周期T内でそれぞれ180°ずつ発生する値である。
制御パラメータである位相差φと変調率MRとの関係は、次の通りである。
実施例1と略同様に、位相差φと変調率MRとは、それぞれ独立の制御パラメータである。そのため、制御装置40Aにおいて、例えば、位相差φを決定し、その位相差φに対して1次側変調率MR1及び2次側変調率MR2を決めた駆動パルスS11~S14,S31~S34を生成する制御方法、又は、1次側変調率MR1及び2次側変調率MR2を決めた駆動パルスS11~S14,S31~S34を生成してその位相差φを調整する制御方法のいずれか一方を採用できる。
(実施例2の制御方法及び効果)
図7は、本発明の実施例2の制御装置40Aにおける1次側駆動パルスS11~S14及び2次側駆動パルスS31~S34の変調方法の一例を示す動作波形図である。
図7に示すように、三角波キャリアTCは、制御上の1周期Tの間に2周期発生する。U,V相比較値CV_U,CV_Vは、図7の上段の波形図に示すように、それぞれ+側、-側の2通り発生し、制御上の1周期T内でそれぞれ180°ずつ発生する。図7の下段の(a),(b),(c)の波形図に示すように、振幅である変調率MRの大小(=最小の0、中、大)は、+側、-側の三角波キャリアTCの中間値からの増大により制御される。そのU,V相比較値CV_U,CV_Vは、互いに180°の位相差を持つ。変調率MRは、各U,V相で同一となる。
本実施例2の制御装置40Aによれば、実施例1と略同様に動作し、実施例1と略同様の効果がある。
(変形例)
本発明は、上記実施例1,2に限定されず、種々の利用形態や変形が可能である。例えば、図1に示すDAB型DC/DCコンバータにおける電力変換部の構成は、図示以外の構成に変更しても良い。
1 1次側平滑コンデンサ
10 1次側インバータ
11~16,31~36 スイッチ
17~19 リアクトル
20 変圧器
30 2次側インバータ
37 2次側平滑コンデンサ
40 制御装置

Claims (5)

  1. 複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、
    1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、
    複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、
    前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する制御装置と、
    を備え、
    前記制御装置は、
    制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される、出力指令値である大小の変調率を持ち、前記制御上の1周期の間に複数レベルに変化する比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する、
    ことを特徴とするスイッチング電源装置。
  2. 前記キャリアは、前記制御上の1周期の間に3周期発生する三角波キャリアであり、
    前記比較値は、前記制御上の1周期の間に0、+側及び-側の3通りのレベルに変化し、且つ、前記制御上の1周期内でそれぞれ120°ずつ発生する、
    ことを特徴とする請求項1記載のスイッチング電源装置。
  3. 前記キャリアは、前記制御上の1周期の間に2周期発生する三角波キャリアであり、
    前記比較値は、前記制御上の1周期の間に+側及び-側の2通りのレベルに変化し、且つ、前記制御上の1周期内でそれぞれ180°ずつ発生する、
    ことを特徴とする請求項1記載のスイッチング電源装置。
  4. 複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、
    1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、
    複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、
    を備えるスイッチング電源装置の制御装置であって、
    前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御する機能と、
    制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される、出力指令値である大小の変調率を持ち、前記制御上の1周期の間に複数レベルに変化する比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する機能と、
    を有することを特徴とするスイッチング電源装置の制御装置。
  5. 複数の1次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、直流の1次側電圧及び1次側電流をスイッチングして交流電圧及び交流電流に変換して出力する1次側インバータと、
    1次巻線及び2次巻線を有し、前記1次側インバータの出力電圧及び出力電流を前記1次巻線に入力し、誘起された交流電圧及び交流電流を前記2次巻線から出力する変圧器と、
    複数の2次側駆動パルスによりオン/オフ動作する複数のスイッチがブリッジ接続され、前記2次巻線の出力電圧及び出力電流を整流し、直流の2次側電圧及び2次側電流を出力する2次側インバータと、
    を備えるスイッチング電源装置の制御方法であって、
    前記1次側インバータに供給する前記複数の1次側駆動パルスと前記2次側インバータに供給する前記複数の2次側駆動パルスとを出力し、前記1次側インバータの出力値と前記2次側インバータの入力値との間の位相差を変えて前記2次側インバータの出力電力を制御すると共に、
    制御上の1周期の間に複数周期発生するキャリアの中間値から+側と-側への増大により制御される、出力指令値である大小の変調率を持ち、前記制御上の1周期の間に複数レベルに変化する比較値と、前記キャリアと、を比較して比較結果を求め、前記比較結果に基づき、前記1次側駆動パルス及び前記2次側駆動パルスを変調する、
    ことを特徴とするスイッチング電源装置の制御方法。
JP2020191050A 2020-11-17 2020-11-17 スイッチング電源装置、その制御装置及び制御方法 Active JP7492441B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020191050A JP7492441B2 (ja) 2020-11-17 2020-11-17 スイッチング電源装置、その制御装置及び制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020191050A JP7492441B2 (ja) 2020-11-17 2020-11-17 スイッチング電源装置、その制御装置及び制御方法

Publications (2)

Publication Number Publication Date
JP2022080081A JP2022080081A (ja) 2022-05-27
JP7492441B2 true JP7492441B2 (ja) 2024-05-29

Family

ID=81731522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020191050A Active JP7492441B2 (ja) 2020-11-17 2020-11-17 スイッチング電源装置、その制御装置及び制御方法

Country Status (1)

Country Link
JP (1) JP7492441B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7448872B1 (ja) 2023-09-25 2024-03-13 日新電機株式会社 Dc-dcコンバータおよび制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061901A (ja) 2009-09-07 2011-03-24 Mitsubishi Electric Corp 直流電源装置
CN105914781A (zh) 2016-04-28 2016-08-31 北京京东方能源科技有限公司 零序环流抑制方法、装置及并网逆变器并联***控制方法
JP2020102933A (ja) 2018-12-21 2020-07-02 新電元工業株式会社 スイッチング電源装置及びその制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061901A (ja) 2009-09-07 2011-03-24 Mitsubishi Electric Corp 直流電源装置
CN105914781A (zh) 2016-04-28 2016-08-31 北京京东方能源科技有限公司 零序环流抑制方法、装置及并网逆变器并联***控制方法
JP2020102933A (ja) 2018-12-21 2020-07-02 新電元工業株式会社 スイッチング電源装置及びその制御方法

Also Published As

Publication number Publication date
JP2022080081A (ja) 2022-05-27

Similar Documents

Publication Publication Date Title
JP5928913B2 (ja) 共振形dc−dcコンバータの制御装置
JP5995139B2 (ja) 双方向dc/dcコンバータ
US8564982B2 (en) Interleaved power factor compensation circuit controller
JP6062058B2 (ja) 電力変換装置
US11108326B2 (en) DC-DC converter
JP7209868B2 (ja) Dc/dcコンバータ及び電力変換装置
JP2015204639A (ja) 電力変換装置及びその制御方法
US20110194317A1 (en) Stacked flyback converter with independent current loop control
US20210249963A1 (en) Power conversion device
US11296607B2 (en) DC-DC converter
JP6948938B2 (ja) 直流変換器
JP2015233406A (ja) バイパス運転機能を有する直列型h−ブリッジインバータ
JP2020102933A (ja) スイッチング電源装置及びその制御方法
JP4217950B2 (ja) Dc/dcコンバータの制御方法
JP6142926B2 (ja) 電力変換装置
JP7492441B2 (ja) スイッチング電源装置、その制御装置及び制御方法
Nachankar et al. Design of electric vehicle battery charger with reduced switching frequency variation
JP2017011870A (ja) Dc/dcコンバータ
JP3584686B2 (ja) 電圧形電力変換回路
JP2010172146A (ja) スイッチング電源および電源制御用半導体集積回路
JP2015012657A (ja) 電力変換装置および電力変換方法
JP2012010507A (ja) 直流電源装置
JP2021168534A (ja) 電力変換装置
JP6066898B2 (ja) 電力変換装置、および電力変換方法
JP7325347B2 (ja) スイッチング電源装置及びその制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240517

R150 Certificate of patent or registration of utility model

Ref document number: 7492441

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150