JP7488369B2 - 発光デバイスアレイ - Google Patents

発光デバイスアレイ Download PDF

Info

Publication number
JP7488369B2
JP7488369B2 JP2022571330A JP2022571330A JP7488369B2 JP 7488369 B2 JP7488369 B2 JP 7488369B2 JP 2022571330 A JP2022571330 A JP 2022571330A JP 2022571330 A JP2022571330 A JP 2022571330A JP 7488369 B2 JP7488369 B2 JP 7488369B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
light
emitting device
electrical contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022571330A
Other languages
English (en)
Other versions
JP2023526534A (ja
Inventor
メゾウアリ，サミル
ピノス，アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2023526534A publication Critical patent/JP2023526534A/ja
Application granted granted Critical
Publication of JP7488369B2 publication Critical patent/JP7488369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/113—Anti-reflection coatings using inorganic layer materials only
    • G02B1/115—Multilayers
    • G02B1/116—Multilayers including electrically conducting layers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/118—Anti-reflection coatings having sub-optical wavelength surface structures designed to provide an enhanced transmittance, e.g. moth-eye structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B19/00—Condensers, e.g. light collectors or similar non-imaging optics
    • G02B19/0033—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use
    • G02B19/0047—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source
    • G02B19/0061—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source the light source comprising a LED
    • G02B19/0066—Condensers, e.g. light collectors or similar non-imaging optics characterised by the use for use with a light source the light source comprising a LED in the form of an LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Surgical Instruments (AREA)
  • Led Device Packages (AREA)
  • Push-Button Switches (AREA)

Description

開示の分野
本開示は、発光デバイスを備えるアレイに関する。特に、本開示は、ＩＩＩ族窒化物を含む発光デバイスアレイに関する。
背景
マイクロ発光デバイスアレイは、一般に、１００×１００μｍ２以下のサイズを有する発光ダイオード（ＬＥＤ）などの発光デバイスのアレイとして定義される。マイクロＬＥＤアレイは、スマートウォッチ、ヘッドウェアディスプレイ、ヘッドアップディスプレイ、カムコーダ、ビューファインダ、マルチサイト励起源、及びピコプロジェクタなどの様々なデバイスでの使用に適し得る自発光マイクロディスプレイ／プロジェクタである。
マイクロＬＥＤアレイの１つの既知の形態は、ＩＩＩ族窒化物から形成された複数のＬＥＤを備える。ＩＩＩ族窒化物ＬＥＤは、活性発光領域にＧａＮ及びそのＩｎＮとＡｌＮとの合金を含む無機半導体ＬＥＤである。ＩＩＩ族窒化物ＬＥＤは、従来の大面積ＬＥＤ、例えば光生成層が有機化合物である有機発光ダイオード（ＯＬＥＤ）よりも著しく高い電流密度で駆動することができ、より高い光出力密度を放出することができる。結果として、所与の方向における光源の単位面積当たりに放射される光の量として定義されるより高い輝度（明るさ）は、マイクロＬＥＤを高い輝度を必要とする、高い輝度それから利益を得る用途に好適なものとする。例えば、高輝度から恩恵を受ける用途は、高輝度環境のディスプレイ又はプロジェクタを含み得る。さらに、ＩＩＩ族窒化物マイクロＬＥＤは、他の従来の大面積ＬＥＤと比較して、ワット当たりのルーメン（ｌｍ／Ｗ）で表される比較的高い発光効率を有することが知られている。ＩＩＩ族窒化物マイクロＬＥＤアレイの比較的高い発光効率は、他の光源と比較して電力使用を低減し、マイクロＬＥＤを携帯用デバイスに特に適したものにする。
マイクロＬＥＤは、米国特許出願公開第２０１６３６５３８３号明細書に開示されている。マイクロＬＥＤは、光を生成するように構成された活性層を含む放物線メサ構造を含む。メサ構造の表面は、生成された光の大部分が、法線に対する臨界角よりも小さい入射角で対向する出射面に向けられるように、反射体として作用する。
本発明の目的は、従来技術の発光デバイスアレイに関連する問題の少なくとも１つに対処する、又は少なくとも、それに対する商業的に有用な代替物を提供する、改善された発光デバイスアレイを提供することである。
概要
本発明者らは、発光デバイスにメサ構造を導入することにより、光が生成される活性層のサイズが小さくなることを見出した。さらに、発光デバイスのアレイの個々のメサ構造をパターニング及び形成するには、アレイが、慎重に位置合わせしなければならないいくつかの処理ステップを経る必要がある。
本開示の第１の態様によれば、発光デバイスアレイが提供される。発光デバイスアレイは、発光スタックと、第１の電気コンタクト層と、第２の電気コンタクトのアレイと、反射防止層とを備える。発光スタックは、発光面及びコンタクト面を有する。発光面及びコンタクト面は、発光スタックの対向する側面を画定する。発光スタックは、発光スタックの発光面に向かって設けられた第１の半導体層と、コンタクト面に向かって設けられた第２の半導体層と、第１の半導体層と第２の半導体層との間に配置された活性層とを含む複数のＩＩＩ族窒化物層を備え、活性層は第１の波長を有する光を生成するように構成される。発光面及びコンタクト面は、互いに平行であり、複数のＩＩＩ族窒化物層と位置合わせされている。第１の電気コンタクト層は、発光スタック上に設けられ、第１の半導体層と電気的に接触するように構成される。第２の電気コンタクトのアレイは、発光スタックのコンタクト面上に設けられている。各第２の電気コンタクトは、第１の半導体層と第２の電気コンタクトとの間に発光デバイスを画定する。第２の電気コンタクトの各々は、他の第２の電気コンタクトから離間して、発光デバイスの２次元アレイを形成する。反射防止層は、発光面上に設けられる。反射防止層は、発光スタックによって生成された光の光抽出効率を高めるように構成されている。
第１の態様の発光デバイスアレイは、活性層を含む発光デバイス層を有する。個々の発光デバイスは、コンタクト面上の第２の電気コンタクトのアレイによって画定される。個々の第２の電気コンタクトと位置合わせされた活性層の領域は、光を放出するために、それぞれの第２の電気コンタクトによってオンにすることができる。第１の電気コンタクト層は、発光デバイスの各々に対して共通の第１の電気コンタクトを効果的に形成する。
活性層によって生成された光は、発光スタック内のすべての方向に放出される。発光スタックの発光面とコンタクト面とが平行であるため、臨界角よりも大きい角度で発光面（又はコンタクト面）に入射する光は、発光スタック内で全内部反射される。したがって、臨界角未満の角度で発光面に入射する光のみがデバイスから放出される。これにより、発光デバイスごとに狭い角度範囲の光のみが発光面を透過する。これにより、メサ構造などの、光抽出特徴部を形成するために複数の位置合わせステップを必要としない（ほぼ平面の）発光スタックを使用して、発光デバイスのアレイを提供することができる。
発光面の界面は、入射角が臨界角未満の光であっても、光の反射を受ける。発光面から光を抽出するために、反射防止層が設けられる。反射防止層は、発光面の光抽出効率を高める。
発光面で生じる光の屈折により、発光面の光抽出効率を高めることは重要である。すなわち、臨界角未満の入射角の光も、発光スタックから空気に透過されるにつれて屈折する。ＩＩＩ族窒化物の屈折率は一般に空気の屈折率よりも高いため、屈折は発光デバイスアレイの発光デバイス間のクロストークの出現を低減するように作用する。
いくつかの実施形態では、発光デバイスアレイは、活性層によって生成された第１の波長の光を吸収するように構成された吸収層を含み、吸収層は、発光スタックの少なくとも一部の上に設けられる。吸収層は、発光デバイスアレイの光学特性を改善するために、活性層によって生成された迷光を吸収するように構成される。吸収層は、発光スタックの様々な領域上に設けられてもよい。
例えば、吸収層は、発光面とコンタクト面との間に延在する発光スタックの少なくとも１つの側壁面上に設けられてもよい。したがって、吸収層は、発光スタックの側壁面に到達すると、発光面とコンタクト面との間で全内部反射した光を吸収するように配置されてもよい。いくつかの実施形態では、吸収層は、発光スタックのすべての側壁面上に設けられてもよい。
いくつかの実施形態では、吸収層は、発光面上に設けられてもよい。例えば、いくつかの実施形態では、吸収層は、発光面の周囲に設けられてもよい。いくつかの実施形態では、吸収層は、発光面を横切って設けられてもよく、吸収層は、発光面上に複数の開口部を備え、各開口部は、各発光デバイスからの光がそれぞれの開口部を透過するように第２の電気コンタクトと位置合わせされている。このように、隣接する発光デバイス間のクロストークを低減するために、発光デバイス間の領域の発光面上に吸収層を設けてもよい。
いくつかの実施形態では、吸収層はコンタクト面上に設けられ、吸収層は、第２の電気コンタクトのアレイの隣接する第２の電気コンタクト間のコンタクト面の領域に設けられる。コンタクト面上に吸収層を設けることにより、活性層からコンタクト面に向かって放出される光は、潜在的に発光面に向かって反射し戻されるのではなく、吸収層によって吸収され得る。したがって、吸収層は、隣接する発光デバイス間のクロストークを低減することができる。
いくつかの実施形態では、第１の電気コンタクト層は、発光面上に設けられる。いくつかの実施形態では、反射防止層は、第１のコンタクト電気層と発光面との間に設けられる。例えば、反射防止層は多孔質半導体層を含んでもよく、共通の第１のコンタクト層は透明導電性酸化物、例えばインジウムスズ酸化物（ＩＴＯ）を含んでもよい。
いくつかの実施形態では、第１の電気コンタクト層は、発光面と反射防止層との間に設けられる。反射防止層はＳｉＯ２を含むことができ、第１の電気コンタクト層は透明導電性酸化物、例えばインジウムスズ酸化物（ＩＴＯ）を含む。
いくつかの実施形態では、反射防止層は、少なくとも３０％の面積多孔度を有する多孔質半導体層を含む。例えば、多孔質半導体層は、ＩＩＩ族窒化物層を含んでもよい。いくつかの実施形態では、多孔質半導体層は、多孔性処理プロセスに供されたＩＩＩ族窒化物半導体層から形成されてもよい。例えば、いくつかの実施形態では、多孔質半導体層は、ｎ型ドープＩＩＩ族窒化物を含む第３の半導体層から形成されてもよい。ＩＩＩ族窒化物半導体層の面積多孔度を増加させると、（形成されたままの層の屈折率に対して）ＩＩＩ族窒化物半導体層の屈折率が変化する可能性があり、その結果、多孔質半導体層は反射防止層としての使用に適し得る。もちろん、面積多孔度は、多孔質半導体層の多孔度を評価するための唯一の可能な方法であることが理解されよう。多孔度、例えば体積多孔度を特徴付ける他の方法はまた、反射防止層としての使用に適した多孔質半導体層を提供し得る。
いくつかの実施形態では、発光デバイスアレイ内の各第２の電気コンタクトのピッチは、５μｍ以下、すなわち２μｍ以下である。したがって、隣接する第２の電気コンタクトの中心は、５μｍ以下、すなわち２μｍ以下だけ離間している。アレイのピッチが減少するにつれて、各発光デバイスの活性領域のサイズも縮小されることが理解されよう。５μｍ以下、すなわち２μｍ以下のピッチを有するデバイスの場合、各発光デバイスによって生成される光の量を増加させるために、可能な限り多くの活性領域を利用することが重要である。
いくつかの実施形態では、第１の電気コンタクト層は、発光面上に設けられた透明導電性酸化物を含む。第１の電気コンタクトは、活性層によって生成される光の第１の波長に対して実質的に透明であってもよい。第１の電気コンタクト層は、実質的に連続した層として発光面を横切って設けられてもよい。したがって、発光デバイスアレイは、それ自体の位置合わせステップ又は任意のパターニングを必要としないプロセスを使用して、共通の第１の電気コンタクトを備えることができる。したがって、発光デバイスアレイは、複数の自己位置合わせした実質的に連続した層と、第２の電気コンタクトのアレイとを含むデバイスとして形成されてもよい。
いくつかの実施形態では、第１の電気コンタクト層は、半導体層へ電気コンタクトを形成するための他の方法を使用して形成されてもよい。例えば、いくつかの実施形態では、発光スタックは、第１の半導体層とコンタクト面との間の活性層を通って延在する発光スタック内に設けられたビア半導体部分をさらに含む。第１の電気コンタクト層は、ビア半導体部分と電気的に接触するコンタクト面上に設けられている。いくつかの実施形態では、第１の電気コンタクト層は、周囲の第１の電気コンタクトとして設けられてもよい。周囲の第１の電気コンタクトは、第２の電気コンタクトのすべてを取り囲むように構成されてもよい。周囲の第１の電気コンタクトは、対応するビア半導体部分と位置合わせされて発光スタックのコンタクト面上に設けられてもよい。
いくつかの実施形態では、第１の電気コンタクト層は、発光面上に設けられた周囲の第１の電気コンタクトとして設けられてもよい。効果的には、周囲電気コンタクトは、発光面上に開口部を画定することができ、開口部は、第２の電気コンタクト３０のアレイと位置合わせされる。したがって、周囲電気コンタクト配置は、透明酸化物から第１の電気コンタクト層を形成する代替手段を提供することができる。周囲電気コンタクトの形成は、さらなる位置合わせ及びパターニングステップを含んでもよい。
いくつかの実施形態では、第１の電気コンタクト層及び反射防止層は、発光スタックの発光面と周囲との間に傾斜屈折率界面を形成するために発光面上に形成されてもよい。したがって、反射防止層及び第１の電気コンタクト層は、反射防止機能及び電気コンタクト機能の両方を有する傾斜屈折率（ＧＲＩＮ）構造を形成するように構成されてもよい。ＧＲＩＮ構造は複数の層を含むことができ、複数の層のうちの少なくとも１つが第１の電気コンタクト層を提供し、一方、少なくとも１つの他の層が反射防止層を提供する。複数の層は、界面での反射を低減するために、発光面と周囲との間に傾斜屈折率を提供するために形成される。いくつかの実施形態では、第１の電気コンタクト層及び反射防止層を含むＧＲＩＮ構造は、実質的に同じ材料、例えば透明導電性酸化物を含むことができる。
発光スタックは、複数のＩＩＩ族窒化物層を含む。いくつかの実施形態では、発光スタックは、複数のほぼ平坦なＩＩＩ族窒化物層から形成される。発光スタックは、発光スタックとして組み立てられたときに電流の印加に応答して光を生成するように構成された複数のＩＩＩ族窒化物層から形成されてもよい。例えば、いくつかの実施形態では、発光スタックは、第１の半導体層、第２の半導体層、及び活性層を含む。
いくつかの実施形態では、第１の半導体層は、ｎ型ドープＩＩＩ族窒化物を含む。いくつかの実施形態では、第２の半導体層は、ｐ型ドープＩＩＩ族窒化物を含む。いくつかの実施形態では、活性層は、ＩＩＩ族窒化物を含む多重量子井戸層を含む。
いくつかの実施形態では、活性層は、発光デバイスアレイの少なくとも２つの隣接する発光デバイス間に連続層として延在する。したがって、活性層は、活性層をパターニングすることなくアレイの発光デバイスを提供することができる。すなわち、各発光デバイスの活性層は、発光デバイスのアレイを提供するためにメサ構造又は他のパターニングを利用しない。むしろ、発光スタックは、第２の電気コンタクトのアレイの配置に基づいて光を放出する。
本開示の第２の態様によれば、発光デバイスアレイを形成する方法が提供される。本方法は、
基板の基板表面上に発光スタックを形成するステップであって、発光スタックは、基板表面と接触する発光面と、発光スタックの反対側のコンタクト面とを有し、発光スタックを形成するステップは、複数のＩＩＩ族窒化物層を形成するステップを含み、複数のＩＩＩ族窒化物層は、
基板表面に向かって設けられた第１の半導体層と、
発光スタックのコンタクト面に向かって設けられた第２の半導体層と、
第１の半導体層と第２の半導体層との間に設けられ、第１の波長の光を生成するように構成されている活性層と、を含み、
発光スタックの発光面及びコンタクト面は、互いに平行に形成され、複数のＩＩＩ族窒化物層と位置合わせされている、ステップと、
発光スタックのコンタクト面上に第２の電気コンタクトのアレイを形成するステップであって、各第２の電気コンタクトは、第１の半導体層と第２の電気コンタクトとの間に発光デバイスを画定し、第２の電気コンタクトの各々は、発光デバイスの２次元アレイを形成するために他の第２の電気コンタクトから離間している、ステップと、
発光スタックの発光面を露出させるために発光スタックから基板を除去するステップと、
発光スタック上に第１の電気コンタクト層を形成するステップであって、第１の電気コンタクト層は、第１の半導体層と電気的に接触するように構成されている、ステップと、
発光面上に反射防止層を形成するステップであって、反射防止層は、発光スタックによって生成された光の光抽出効率を高めるように構成されている、ステップと、を含む。
したがって、本開示の第２の態様の方法は、本開示の第１の態様による発光デバイスアレイを提供することができる。したがって、本開示の第２の態様の方法は、本開示の第１の態様について上述したように、任意選択の特徴部及び関連する利点を形成するステップを組み込むことができる。
本開示の第２の態様による方法は、基板上に発光スタックを形成するステップを含む。したがって、発光スタックは、基板を除去する前に、基板上にモノリシックに形成することができる。発光スタックのモノリシック形成は、自己位置合わせプロセスである。すなわち、発光スタックは、パターニングステップなしで形成することができ、これにより、デバイスの複雑さが低減され、デバイス間に含まれ得る位置合わせ公差も低減される。デバイスピッチに対する活性領域のサイズを大きくすることができるため、位置合わせ公差を低減することは、小さなピッチのデバイスにとって特に有益であり得る。
いくつかの実施形態では、反射防止層を形成するステップは、発光面上にＩＩＩ族窒化物及び少なくとも１×１０１８ｃｍ－３のドナー密度を含む第３の半導体層を形成するステップと、第３の半導体層を多孔性処理プロセスに供して、第３の半導体層の面積多孔度を少なくとも３０％に増加させるステップとを含む。ＩＩＩ族窒化物から反射防止層を形成することによって、反射防止層は、発光スタックを基板上に形成するプロセスの一部として第３の半導体層として堆積されてもよい。すなわち、第３の半導体層は、発光スタックとモノリシックに形成されてもよい。
本開示の一実施形態による発光デバイスアレイの断面図を示す。 図１に示す発光デバイスアレイの注釈付き断面図を示す。 ＧａＮ上の５０ｎｍのチタンの吸収率のグラフを示す。 ＧａＮ上の５０ｎｍのニッケルの吸収率のグラフを示す。 反射防止層のない発光スタックの図を示す。 異なる入射角について発光スタックと空気との間の発光界面における反射率のグラフを示す。 発光スタック及び反射防止層の図を示す。 異なる入射角における６ａの発光スタック及び反射防止層の反射率のグラフを示す。 発光面上に形成された２つの層を有する発光スタックの図を示す。 反射防止層及び透明導電性酸化物共通コンタクト層を有する発光スタックの図を示す。 図８に示す構造の反射率のグラフを示す。 ＳｉＯ２反射防止層及び透明導電性酸化物共通コンタクト層を有する発光スタックの図を示す。 図１０に示す構造の反射率のグラフを示す。 複数の副層を備える反射防止層及び透明導電性酸化物共通コンタクト層を有する発光スタックの図を示す。 図１２に示す構造の反射率のグラフを示す。 傾斜屈折率界面を提供するように配置された反射防止層及び透明導電性酸化物共通コンタクト層を有する発光スタックの図を示す。 本開示の第２の実施形態による発光デバイスアレイの断面図を示す。 本開示の第３の実施形態による発光デバイスアレイの断面図を示す。 本開示の第４の実施形態による発光デバイスアレイを形成するためのプロセスフローの断面図を示す。 本開示の第４の実施形態による発光デバイスアレイを形成するためのプロセスフローの断面図を示す。 本開示の第４の実施形態による発光デバイスアレイを形成するためのプロセスフローの断面図を示す。 本開示の第４の実施形態による発光デバイスアレイを形成するためのプロセスフローの断面図を示す。 本開示の第４の実施形態による発光デバイスアレイを形成するためのプロセスフローの断面図を示す。 発光デバイスアレイのコンタクト面の平面図を示す。
詳細な説明
本開示の第１の実施形態によれば、発光デバイスアレイ１が提供される。発光デバイスアレイ１は、発光スタック１０と、共通の第１のコンタクト層４０と、第２の電気コンタクト３０のアレイと、反射防止層２０と、吸収層５０とを備える。第１の実施形態による発光デバイスアレイ１の断面を図１に示す。
図１に示すように、発光スタック１０は、コンタクト面１１及び発光面１２を有する。発光面１２及びコンタクト面１１は、発光スタック１０の（対向する）主面である。発光スタック１０はまた、コンタクト面１１から発光面１２まで延在する側壁面１６を含む。図１に示す断面は、発光デバイスアレイの中央領域の発光デバイスアレイ１の一部と、側壁面１６の１つに向かう発光デバイスアレイの一部とを示す。発光スタック１０の発光面１２及びコンタクト面１１は、互いに平行である。したがって、発光面１２及びコンタクト面１１は、互いに平行な平面内に延在する実質的に連続した面である。発光面１２及びコンタクト面１１の平行な性質は、発光面１２又はコンタクト面１１のいずれかへの光の入射角が臨界角より大きい場合、発光スタック１０内で生成された光が発光面１２とコンタクト面１１との間で全内部反射されることを可能にする。
発光スタック１０は、複数のＩＩＩ族窒化物層を含む。複数のＩＩＩ族窒化物層は、発光スタック１０内に発光領域を提供するように構成される。図１に示すように、発光スタック１０は、第１の半導体層１３、活性層１４、及び第２の半導体層１５を含む。活性層１４は、第１の半導体層１３と第２の半導体層１５との間に配置されている。図１の実施形態に示すように、第１の半導体層１３、活性層１４及び第２の半導体層１５は、いずれも、互いに重なって形成された実質的に連続した層である。したがって、発光スタックの層は、概して同一平面上にある。
図１の実施形態では、第１の半導体層１３はＩＩＩ族窒化物を含む。いくつかの実施形態では、第１の半導体層１３はＧａＮを含む。いくつかの実施形態では、第１の半導体層１３は、ｎ型ドーパントでドープされたＩＩＩ族窒化物を含む。例えば、第１の半導体層１３はｎ型ドープＧａＮを含んでもよい。任意の適切なｎ型ドーパントを使用して、第１の半導体層にｎ型、例えばＳｉ又はＧｅをドープすることができる。
活性層１４は、第１の波長の光を生成するように構成される。したがって、活性層１４は、発光スタック１０の光生成領域を提供するように構成される。いくつかの実施形態では、活性層は複数の量子井戸層を備えることができる。したがって、活性層１４は、少なくとも４００ｎｍの波長である第１の波長の光を生成するように構成されてもよい。いくつかの実施形態では、第１の波長の光は、６５０ｎｍ以下、すなわち５００ｎｍの波長を有してもよい。したがって、第１の実施形態の活性層１４は、実質的に可視光を発生するように構成されてもよい。
活性層１４は、光子を生成するための１つ以上の量子井戸を備えてもよい。量子井戸は、異なるバンドギャップを有するＩＩＩ族窒化物の複数の層から形成されてもよい。いくつかの実施形態では、Ｉｎを含むＩＩＩ族窒化物合金を使用して量子井戸を形成することができる。ＩＩＩ族窒化物を含むＬＥＤ用の複数の量子井戸活性層は、当業者に公知である。いくつかの実施形態では、ＧａＮ及びＩｎＧａＮの交互層を備える活性層１４を設けることができる。
第２の半導体層１５は、ｐ型ドープされていてもよい。したがって、第２の半導体層１５は、ｐ型ドーパント、例えばＭｇを含んでもよい。例えば、図１の実施形態では、第２の半導体層は、Ｍｇでｐ型にドープされたＧａＮを含む。
第１の半導体層１３、活性層１４、及び第２の半導体層１５は、ＩＩＩ族窒化物を形成するための任意の適切なプロセスによって形成されてもよい。例えば、いくつかの実施形態では、発光スタック１０の層は、金属有機化学気相成長（ＭＯＣＶＤ）プロセス、分子線エピタキシ（ＭＢＥ）プロセス、又は任意の他の適切な方法を使用して形成することができる。いくつかの実施形態、例えば図１の実施形態では、発光スタック１の層は、モノリシック構造として単一の堆積プロセスで形成されてもよい。発光スタック１０の層は、基板（図示せず）上に形成されてもよい。発光デバイススタック１０は基板上に形成されてもよく、最初に第１の半導体層１３が形成され、その後に活性層１４が形成され、続いて第２の半導体層１５が形成される。他の電子機器層も発光デバイススタック（図示せず）に含まれてもよい。例えば、電子ブロック層又は第３の半導体層（後述）もまた、発光スタック１０を形成するプロセスの一部として形成されてもよい。
図１に示すように、反射防止層２０は、発光スタック１０の発光面１２上に形成されている。反射防止層２０は、発光デバイスアレイと発光面１２の周囲の空気との間の界面での第１の波長の光の反射を低減するように構成される。反射防止層２０は、当業者に知られている任意の適切な反射防止層を使用して設けられてもよい。例えば、図１の実施形態では、反射防止層２０は、第２の半導体層１５の屈折率以下かつ空気の屈折率より大きい屈折率を有する材料を含む。また、反射防止の発光面１２の法線方向の厚さは、第１の波長の厚さの１／４程度である。
図１の実施形態では、反射防止層２０は多孔質半導体層を含む。多孔質半導体層については、以下でより詳細に説明する。反射防止層２０は、臨界角（θｃ）未満の入射角で発光面１２に入射する光の光抽出効率を高めるために、発光面１２に設けられる。
図１に示すように、発光デバイスアレイ１は、第２の電気コンタクト３０のアレイを備える。第２の電気コンタクト３０のアレイは、発光スタック１０のコンタクト面１１上に設けられている。各第２の電気コンタクト３０は、第１の半導体層１３とそれぞれの第２の電気コンタクト３０との間に発光デバイスを画定する。図１に示すように、第２の電気コンタクト３０は、第２の電気コンタクト３０のアレイを形成するために互いに離間している。その結果、各第２の電気コンタクト３０が発光デバイスを画定すると、第２の電気コンタクト３０のアレイは、発光デバイスアレイにおける発光デバイスの配置を画定する。各第２の電気コンタクト３０は、それぞれの発光デバイスを他の発光デバイスとは独立して制御することを可能にする。第２の電気コンタクトへの電圧の印加は、第３の電気コンタクトと第１の半導体層１３との間に局所的な電界を提供し、活性層１４に光を生成させる。
活性層１４における光の生成は、第２の電気コンタクト３０と重なる活性層の領域に局在する。したがって、活性層１４は、複数の光生成領域を備える。各光生成領域は、それぞれの第２の電気コンタクトと位置合わせされる。各光生成領域は、一般に、それぞれの第２の電気コンタクト３０と同様の発光面１２に平行な平面内に断面積を有する。
活性層１４の各光生成領域は、全方位に放出される光を生成する。各光生成領域によって生成された光の一部は、活性層１４に垂直な方向に発光面１２に向かって透過する。
図２に示すように、臨界角未満（θ１＜θｃ）の法線に対する角度で発光面１２に入射する光は、発光面１２を少なくとも部分的に透過する。例えば、活性層１４によって活性層１４に垂直な方向に生成された光は、一般に、発光面１２を透過する。臨界角θＣ以上の角度で発光面１２に入射する光は、発光スタック１０内で全内部反射される。したがって、少なくとも臨界角の法線に対する角度で発光面１２に入射する光は、発光面１２を透過しない。したがって、発光デバイスアレイ１では、全内部反射及び臨界角が使用されて、発光デバイスから放出される光を放出角のサブセットに制限する。
第２の電気コンタクト３０は、第２の半導体層１５へのオーミックコンタクトを形成するための任意の適切な材料を含んでもよい。例えば、いくつかの実施形態では、第２の電気コンタクト３０は、例えば金、ニッケル又はチタンなどの１つ以上の金属層を備えてもよい。第２の電気コンタクト３０は、コンタクト面１１上に２次元アレイとして配置されてもよい。いくつかの実施形態では、第２の電気コンタクト３０は、正方形充填アレイとして、又は六角形充填アレイとして配置されてもよい。第１の実施形態では、第２の電気コンタクト３０は、発光デバイスのアレイを画定するために互いに規則的に離間している。第２の電気コンタクト３０は、個々の発光デバイスを互いに独立して制御できるようにするために、互いに離間している。
本開示の実施形態では、ピッチを有する発光デバイスのアレイを提供するために、第２の電気コンタクト３０は互いに離間している。本開示における発光デバイスアレイ１のピッチは、隣接する第２の電気コンタクト３０の中心間間隔を指す。さらに、ピッチは、第２の電気コンタクト３０のアレイにおける隣接する第２の電気コンタクト間の中心間間隔の最小値を指す。すなわち、例えば正方形充填アレイでは、ピッチは、対角方向に沿ってではなく、行及び／又は列の隣接する第２の電気コンタクト間の中心間間隔を指す。いくつかの実施形態では、発光デバイスアレイ内の各第２の電気コンタクトのピッチは、５μｍ以下、すなわち２μｍ以下であってもよい。したがって、各第２の電気コンタクトのピッチは、各マイクロ発光デバイスのピッチが５μｍ又は２μｍ以下であるマイクロ発光デバイスのアレイを画定することができる。
所与の発光デバイスピッチについて、発光デバイスピッチの第１の部分は、第２の電気コンタクト３０によって占められてもよい。発光デバイスピッチの第２の部分は、隣接する第２の電気コンタクト３０間の間隔専用であってもよい。いくつかの実施形態では、隣接する第２の電気コンタクト間に設けられる間隔は、少なくとも５００ｎｍであってもよい。隣接する第２の電気コンタクト３０間に設けられる間隔の量は、発光デバイスピッチのサイズが大きくなるにつれて大きく変化しない可能性がある。したがって、デバイスサイズが大きくなるにつれて、第２の電気コンタクトではなく、デバイス間隔に使用される発光デバイスピッチの割合が減少する可能性がある。
図１に示すように、発光面１２上には、共通の第１のコンタクト層４０が設けられている。図１の実施形態では、共通の第１のコンタクト層４０は、発光スタック１０の発光面１２及び反射防止層２０を覆って設けられる。したがって、反射防止層２０は、発光スタック１０と共通の第１のコンタクト層４０との間に設けられる。いくつかの実施形態では、反射防止層２０及び共通の第１のコンタクト層は、反対の配置で設けられてもよい（すなわち、共通の第１のコンタクト層４０は、発光スタック１０と反射防止層２０との間に設けられる）。
図１の実施形態では、共通の第１のコンタクト層４０は、透明導電性酸化物を含む。透明導電性酸化物は、第１の波長に対してほぼ透明であり、かつ反射防止層２０を介して第１の半導体層１３とのオーミックコンタクトを形成するように構成されている。例えば、いくつかの実施形態では、透明導電性酸化物は、第１の波長の光に対して少なくとも９０％の透過率を有し得る。
図１に示すように、共通の第１のコンタクト層４０は、実質的に連続した層として発光面１２を横切って設けられている。共通の第１のコンタクト層４０は、発光デバイスアレイ１の発光デバイスの各々のための第１のコンタクトを提供する。したがって、第１の実施形態の発光デバイスアレイ１は、自己位置合わせ処理ステップにおいて発光デバイスアレイのデバイスに共通の第１のコンタクト層を効率的に提供する。
図２に示すように、活性層からの光は、発光スタックから発光面１２を通って周囲環境に進むにつれて屈折する。での光の屈折により、法線への放射角度（図２のθ２）は、デバイスから出力されるにつれて増加する。このような屈折は、隣接する発光デバイス間のクロストークの出現をさらに低減する。発光デバイスアレイ１を観察する者（例えば、図２に示すような）は、各発光デバイスからの光を比較的狭い視野角で受ける。臨界角に近づく入射角で生成された光は、観察者がこの光を観察できないように屈折する。したがって、発光デバイス間のクロストークの出現は低減又は排除される。
第１の実施形態の発光デバイスアレイ１はまた、吸収層５０を備える。吸収層５０は、活性層１４によって生成された第１の波長の光を吸収するように構成される。吸収層５０は、発光スタック１０上に、第１の波長の光の放出が望ましくない発光スタックの領域を覆うように設けられてもよい。吸収層５０はまた、全内部反射される発光スタック１０内の光を吸収するための手段を提供する。
図１の実施形態では、吸収層５０は、発光スタック１０の側壁面１６の少なくとも１つに設けられる。吸収層５０は、側壁面１６上に実質的に連続した層として設けられてもよい。図１に示すように、吸収層５１の第１の部分は、発光スタック１０の側壁面１６のほぼ全体を覆う。
吸収層５０はまた、発光スタック１０の他の表面、例えば発光面１２の周囲に設けられてもよい。図１に示すように、吸収層５２の第２の部分は、発光面１２の縁部領域を画定するために、発光面１２の周囲に設けられる。発光面１２の周囲に設けられた吸収層５２の第２の部分は、発光スタック１０の側壁面の存在に起因する望ましくない光学的効果を低減して除去するのに役立ち得る。
吸収層５０は、第１の波長の光を吸収するように構成された任意の適切な材料を含んでもよい。活性層１４が４４０ｎｍ～５００ｎｍの第１の波長を有する光を放出するように構成されている図１の実施形態では、吸収層５０は、Ｎｉ又はＴｉなどの金属の層を備えることができる。図３ａは、ＧａＮ基板（その図を図３ｂに示す）上のＴｉの５０ｎｍ層を備える吸収層の吸収率プロットを示す。図３は、ＧａＮ基板上の５０ｎｍのＮｉ層の吸収率グラフを示す。したがって、金属薄膜（例えば、５００ｎｍ未満の厚さを有する）を使用して、適切な吸収層を提供することができることが理解されよう。
上述したように、反射防止層２０は、多孔質半導体層を備えることができる。次に、多孔質半導体層について図５ａ、図５ｂ、図６ａ及び図６ｂを参照して説明する。
図５ａは、発光面１２上に反射防止層が設けられていない発光スタック１０の概略図を示す。したがって、発光面１２は、ｎ型ドープＧａＮを含む第１の半導体層１３と空気との間の界面である。図５ａに示すように、活性層１４から発光面１２に入射する光は、入射角が臨界角未満である（すなわち、光の一部が反射されてもよい）場合、発光面１２を部分的に透過するか、入射角が臨界角より大きい場合、全内部反射する。
図５ｂは、第１の半導体層１３と空気との界面における異なる波長の光に対する反射率のプロットを示す。図５ｂは、ａ）発光面１２に垂直な角度、ｂ）法線に対して２０度の角度、及びｃ）法線に対して２４度の角度で発光面に入射する光の反射率を示す。図５ｂから、発光スタック１０と空気との間の界面は、発光面に垂直に入射する光又は垂直入射に近い角度に対して高反射性であり得ることが理解されよう。約４５０ｎｍの波長を有する光に対する反射率は、入射角が臨界角に近づくにつれて０．２未満から１．０まで増加する。ｎ型ドープＧａＮの場合、臨界角は約２４度である。２４度を超える入射角は、光の全内部反射をもたらす。
図６ａは、発光面１２上に反射防止層２０が設けられた発光スタック１０の概略図を示す。反射防止層２０は、ＧａＮの面積多孔度を少なくとも３０％に増加させるために多孔度処理プロセスに供されたｎ型ドープＧａＮを含む。多孔性処理プロセスについては、以下でより詳細に説明する。図６ａの概略図において、ＧａＮの面積多孔度は約７０％である。
図６ｂは、多孔質半導体層を含む図６ａの構造の発光スタックと空気との間の反射率のグラフを示す。図６ｂに示すように、発光面１２にほぼ垂直な方向に発光面１２に入射する光について、４００ｎｍ～７００ｎｍの範囲内のすべての波長に対する反射率は０．１未満である。入射角が２０度まで増加すると、反射率は０．１未満のままである。したがって、反射防止層２０を使用して、観察者による観察に適した出射角で発光デバイスアレイから放出される入射角での光の反射を大幅に低減することができる。図６ｂに示すように、入射角が２４度に増加すると、界面での反射率は著しく増加して０．８を超える。もちろん、図２に付随する情報から、より広い入射角が、発光面１２で発生する屈折に起因して観察可能な光の放出をもたらす可能性は低いことが理解されよう。したがって、２０度を超える入射角での反射は、発光デバイスアレイ１による観察可能な光の出力に影響を与えない。
図６ａに示すように、反射防止層２０の厚さは、１／４波長の反射防止層２０を提供するように選択される。したがって、反射防止層の厚さはλ０／４ｎｐになるように選択され、ここでｎｐはλ０における反射防止層２０の屈折率である。反射防止層２０が多孔質半導体層によって提供される実施形態では、多孔質半導体層の屈折率ｎｐは、多孔質半導体層の多孔度に依存し得る。一般に、多孔質半導体層の多孔度が高くなるほど、多孔質半導体層の屈折率は低減され得る。例えば、多孔質半導体層がＧａＮを含むいくつかの実施形態では、面積多孔度と屈折率との間の以下の関係は、以下の表１に見出すことができる。
Figure 0007488369000001
したがって、反射防止層２０として作用する多孔質半導体層の厚さは、第１の波長の波長、さらに半導体層の多孔度に依存する。いくつかの実施形態では、少なくとも６０％の面積多孔度及び／又は８０％以下の面積多孔度を有する多孔質半導体層は、屈折率が約ｘ－ｙになるように選択されてもよい。図６ａに示す実施形態では、多孔質半導体層は７０％の面積多孔度を有する。
いくつかの実施形態では、反射防止層２０は、多孔質半導体副層のスタックによって提供されてもよい。多孔質半導体副層のスタックは、反射防止層２０を通る屈折率が変化するように、異なる多孔度を有してもよい。各多孔質半導体副層は、半導体副層を多孔性処理プロセスに供することによって、対応する第３の半導体副層を形成する。半導体副層の（面積）多孔度は、以下でより詳細に説明するように、それぞれの第３の半導体副層のドーピング密度の制御によって制御することができる。各多孔質半導体副層の多孔度は、各多孔質半導体副層に所望の屈折率を与えるように選択されてもよい。さらに、各多孔質半導体副層の厚さ（発光面１２に垂直な方向）及び多孔質半導体副層の数は各々、反射防止層２０に所望の光学特性を提供するように選択されてもよい。
反射防止層２０を多孔質半導体層から形成することにより、発光スタック１０を形成するプロセスの一部として前駆体材料を多孔質半導体層に形成することが可能である。このように、発光デバイスアレイ１を形成する方法は、発光面１２上に第３の半導体層を形成するステップを含むことができる。第３の半導体層はＩＩＩ族窒化物を含み、少なくとも１×１０１８ｃｍ－３のドナー密度を有する。したがって、第３の半導体層は、比較的高濃度にドープされたＩＩＩ族窒化物半導体である。第３の半導体層は、反射防止層２０と第１の半導体層１３との間に明確な境界を設けるために、後続の多孔性処理プロセスが第１の半導体層１３ではなく第３の半導体層に選択的に影響を及ぼすように、第１の半導体層よりも高いドーピング濃度を有するようにドープされてもよい。例えば、第１の実施形態では、第１の半導体層１３は、少なくとも１×１０１７ｃｍ－３及び１×１０１８ｃｍ－３以下のｎ型ドーピング密度を有し、第３の半導体層は、少なくとも１×１０１８ｃｍ－３、好ましくは少なくとも５×１０１８ｃｍ－３のｎ型ドーピング密度で形成される。
図１の実施形態では、反射防止層２０は、図１では透明導電性酸化物層によって提供される共通の第１のコンタクト層４０の存在を説明するように構成される。図７は、発光面１２上に設けられた２つの層を有する発光スタック１０の図を示す。例えば、本開示の第１の実施形態によれば、２つの層は、反射防止層２０と、透明導電性酸化物を含む共通の第１のコンタクト層４０であってもよい。
次に、発光面上に２つの層が存在する実施形態（第１の実施形態等）について、反射防止層２０の設計を検討する。図７に示すように、第１の半導体層１３の第３の屈折率はｎ３であり、発光面１２上に設けられた第１の層（例えば、反射防止層２０）の第２の屈折率はｎ２であり、第１の層上に設けられた第２の層（例えば、透明導電性酸化物層）の第１の屈折率はｎ１である。第１の層（例えば、反射防止層２０）の発光面１２の法線方向の厚さはｔ２である。第２の層（例えば、透明導電性酸化物層）の発光面１２の法線方向の厚さはｔ１である。
図７に示す配置を考えると、以下のパラメータを定義することができ、ここでλは活性層１４によって放出される光の波長である。
Figure 0007488369000002
したがって、発光面への垂直入射における波長λの光に対する発光面１２上の２層コーティングの反射率（Ｒ）は、以下のように計算することができる。
Figure 0007488369000003
上記の式を使用して、反射防止層２０は、発光面１２発光スタック１０と周囲（すなわち、空気）との間の界面での第１の波長の光の反射を低減するように構成されてもよい。
反射防止層２０及び共通の第１のコンタクト層４０のいくつかの可能な例を、図８～図１３を参照して説明する。図８には、反射防止層２０と、ＩＴＯを含む共通の第１のコンタクト層４０とを有する発光スタック１０の図が示されている。図８の例では、ＩＴＯ層の厚さｔ１は２１０ｎｍであり、４５５ｎｍにおける屈折率ｎ１は２．０３である。上記の計算によれば、反射防止層２０は、１００ｎｍの厚さｔ２を有する７０％面積多孔度多孔質半導体層（４５０ｎｍでｎ２＝１．５８）によって提供される。このような反射防止層２０は、波長λ＝４５５ｎｍの光に対して約０の反射率Ｒを提供する。図８に示す構造の反射率のグラフを図９に示す。
上述したように、反射防止層２０及び共通の第１のコンタクト層４０は、両方とも発光面１２上に設けられてもよい。第１の実施形態では、反射防止層２０は、発光スタック１２の発光面１２と直接接触して設けられ、それにより、反射防止層２０は、発光スタック１０と共通の第１のコンタクト層４０との間に設けられる。いくつかの実施形態では、共通の第１のコンタクト層４０及び反射防止層２０は、反対の配置で設けられてもよい。例えば、図１０に示すように、共通の第１のコンタクト層４０は、発光スタック１０の発光面１２と直接接触して設けられる。反射防止層２０は、第１のコンタクト層４０上に設けられる。したがって、第１のコンタクト層４０は、発光スタック１０と反射防止層２０との間に設けられる。
図１０の例では、ＩＴＯ層の厚さｔ２は２５０ｎｍであり、４５５ｎｍにおける屈折率ｎ２は２．０３である。上記の計算によれば、反射防止層２０は、６５ｎｍの厚さｔ１を有するＳｉＯ２層（４５５ｎｍでｎ１＝１．４７）によって提供される。このような反射防止層２０は、波長λ＝４５５ｎｍの光に対して約０の反射率Ｒを提供する。図１０に示す構造の反射率のグラフを図１１に示す。
いくつかの実施形態では、反射防止層２０は、複数の反射防止副層２２、２４、２６を備えることができる。このような反射防止層２０の一例を図１２に示す。図１２に示すように、反射防止層２０は、第１の反射防止副層２２と、第２の反射防止副層２４と、第３の反射防止副層２６とを備える。反射防止副層は、発光面１２から順に配置されている。複数の反射防止副層２２、２４、２６は、傾斜屈折率を有する反射防止層２０を提供する。したがって、反射防止層２０の屈折率は、発光面１２の法線方向に減少するように傾斜している。屈折率の減少は、反射防止副層の多孔度を変えることによって達成される。図１２の実施形態では、屈折率は２．２３（２０％の多孔度）から１．５８（７０％の多孔度）に減少する。屈折率は、複数の反射防止副層２２、２４、２６に起因して段階的に減少する。他の実施形態では、傾斜屈折率は、反射防止層２０の多孔度を滑らかに変化させることによって提供されてもよい。屈折率の他の可能な変動、例えば、屈折率の増加、屈折率の交互の値、又は増加と減少の任意の組合せも提供されてもよい。
図１２の例では、ＩＴＯ層の厚さｔ１は２１０ｎｍであり、４５５ｎｍにおける屈折率ｎ１は２．０３である。第１の反射防止副層２２は、面積多孔度２０％（ｎ＝２．２３）、厚さ５０ｎｍの多孔質半導体層である。第２の反射防止副層２４は、面積多孔度４０％（ｎ＝２．００）、厚さ５０ｎｍの多孔質半導体層である。第３の反射防止副層２６は、面積多孔度７０％（ｎ＝２．２３）、厚さ６０ｎｍの多孔質半導体層である。このような反射防止層２０は、波長λ＝４５５ｎｍの光に対して約０の反射率Ｒを提供する。図１２に示す構造の反射率のグラフを図１３に示す。
図８及び図１０の例から、反射防止層２０と共通の第１のコンタクト層４０との相対位置を入れ替えてもよいことが理解されよう。図１２の例から、所望の光学特性を提供するために、傾斜屈折率を有する層を発光面１２上に設けてもよいことも理解されよう。これらの概念に続いて、図１４は、反射防止層２０及び共通の第１のコンタクト層４０が、反射防止機能及び電気的コンタクト機能の両方を有する傾斜屈折率（ＧＲＩＮ）構造２８を形成する例を示す。図１４の例では、ＧＲＩＮ構造２８は複数の層を備える。複数の層のうちの少なくとも１つは共通の第１のコンタクト層４０を提供し、一方、少なくとも１つの他の層は反射防止層２０を提供する。ＧＲＩＮ構造２８において、複数の層の各々は、同じ透明導電性酸化物、例えばＩＴＯを含む。複数の層は、図１２の例と同様に、屈折率を傾斜させるために形成される。したがって、複数の層は、発光面に垂直な方向に１に向かって減少する可変屈折率を提供するように形成される。
透明導電性酸化物の屈折率は、透明導電性酸化物の多孔度を変化させることにより変化させることができる。ＩＴＯなどの透明導電性酸化物の多孔度を変化させるための１つの既知の方法は、電子ビーム蒸着を用いた斜角蒸着である。インフルエンザ蒸着に対する蒸着表面の角度を変えることによって、蒸着されたままの材料によって投影される影の量を制御することができ、それによって、形成されたままの層の多孔度を制御することができる。ＩＴＯの斜角蒸着のさらなる説明は、少なくともＪｏｎｇ Ｋｙｕ Ｋｉｍらの「Ｌｉｇｈｔ－Ｅｘｔｒａｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ ｏｆ ＧａＩｎＮ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ ｂｙ Ｇｒａｄｅｄ－Ｒｅｆｒａｃｔｉｖｅ－Ｉｎｄｅｘ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ Ａｎｔｉ－Ｒｅｆｌｅｃｔｉｏｎ Ｃｏｎｔａｃｔ」Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ、００００、００、１－５に見出すことができる。
図１４の例では、ＧＲＩＮ構造２８は６つの異なる層を備える。各層は、異なる屈折率を有するＩＴＯを含む。６つの層の屈折率は、発光面での約２．２から自由空間との界面での約１．２まで変化し得る。例えば、６つの異なる層の屈折率は、２．２、２．０、１．８、１．５、１．３及び１．２であるように選択されてもよい。もちろん、ＧＲＩＮ構造２８の厚さ及び屈折率は、活性領域１４によって放出される光の第１の波長に応じて変化してもよい。
次に、第１の実施形態による発光デバイスアレイ１の形成方法について説明する。本方法は、基板の基板表面上に発光スタック１０を形成するステップを含む。基板は、ＩＩＩ族窒化物の形成に適した任意の基板であってもよい。例えば、基板は、Ｓｉウェハ又はサファイアウェハを備えることができる。
発光スタック１０は、発光スタック１０の発光面１２が基板表面に向かって配向されるように形成される。発光スタック１０のコンタクト面１１は、発光スタック１０の反対側に設けられる。したがって、コンタクト面１１は、（発光面１２に対して）基板表面から離れて配向される。
発光スタック１０を形成するステップは、基板表面上に複数のＩＩＩ族窒化物層を形成するステップを含む。発光スタック１０の層は、第１の半導体層１３、活性層１４、及び第２の半導体層１５を含む。第１の半導体層１３と第２の半導体層１５との間に活性層１４が設けられるように、第１の半導体層１３、活性層１４及び第２の半導体層１５が順に形成されている。上述のように、第１の半導体層１３、第２の半導体層１５及び活性層１４は、上述のようにＭＯＣＶＤプロセス又はＭＢＥプロセスを用いて形成されてもよい。第１の実施形態及び上記の図１に関連して説明したように、発光スタック１０の発光面及びコンタクト面１１は、互いに平行で、複数のＩＩＩ族窒化物層と位置合わせされるように形成される。
発光スタック１０の形成に続いて、第２の電気コンタクト３０のアレイが、発光スタック１０のコンタクト面１１上に形成される。各第２の電気コンタクト３０は、第１の半導体層１３と第２の電気コンタクト３０との間に発光デバイスを画定する。第２の電気コンタクト３０の各々は、他の第２の電気コンタクト３０から離間して、発光デバイスの２次元アレイを形成する。第２の電気コンタクト３０は、より詳細に上述したように形成されてもよい。
第２の電気コンタクト３０の形成に続いて、基板は発光スタックから除去されてもよい。基板の除去に続いて、共通の第１のコンタクト層４０が発光スタック１０上に形成されてもよい。例えば、第１の実施形態では、共通の第１のコンタクト層４０は、発光スタック１０の発光面１２上に透明導電性酸化物として形成されてもよい。共通の第１のコンタクト層４０は、発光スタック１０の第１の半導体層１３と電気的に接触するように構成される。
発光面１２には、反射防止層２０も形成されている。反射防止層２０は、いくつかの実施形態では、基板の除去後に発光面１２上に形成されてもよい。反射防止層２０は、共通の第１のコンタクト層４０の形成前に発光面１２上に形成されてもよい。他の実施形態では、例えば、図１０に示すように、反射防止層２０は、共通の第１のコンタクト層４０上に形成されてもよい。いくつかの実施形態では、反射防止層２０は、多孔質半導体層を備えることができる。他の実施形態では、反射防止層は、ＳｉＯ２、又はＩＴＯ、又は適切な屈折率を有する任意の他の材料を含んでもよい。
いくつかの実施形態では、反射防止層は、多孔質半導体層を備える。このような反射防止層２０は、発光スタック１０の形成前に基板の基板表面上に第３の半導体層を形成することによって形成されてもよい。第３の半導体層は、ｎ型ドーパントでドープされたＩＩＩ族窒化物、例えばＧａＮを含んでもよい。いくつかの実施形態では、第３の半導体層は、第１の半導体層１３と同じＩＩＩ族窒化物から形成され、第３の半導体層のドーピング密度は、第１の半導体層１３に対して変化する。次に、上述したように、第３の半導体層の露出面上に発光スタック１０を形成する。発光デバイスアレイ１を形成する方法の一部として基板を除去した後、多孔質半導体層として反射防止層２０を形成するために、第３の半導体層を多孔性処理プロセスに供してもよい。したがって、反射防止層２０の形成は、発光スタック１０を形成するＩＩＩ族窒化物層を形成するためのプロセスに統合されてもよいことが理解されよう。したがって、反射防止層２０の形成は、発光デバイスアレイ１のＩＩＩ族窒化物層を形成するための位置合わせのないプロセスの一部として統合されてもよい。
上述したように、反射防止層２０は、多孔質半導体層によって提供されてもよい。多孔質半導体層は、第３の半導体層を多孔性処理プロセスに供することにより形成されてもよい。多孔性処理プロセスは、発光スタック１０の形成後に実行されてもよい。多孔性処理プロセスは、第３の半導体層の多孔度（面積多孔度）を高めるように構成されている。ＩＩＩ族窒化物層の多孔度を高めるための方法は、当業者に公知である。例えば、“Ｉｎ－ｐｌａｎｅ ｂａｎｄｇａｐ ｃｏｎｔｒｏｌ ｉｎ ｐｏｒｏｕｓ ＧａＮ ｔｈｒｏｕｇｈ ｅｌｅｃｔｒｏｌｅｓｓ ｗｅｔ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ”、Ｘｉｕｌｉｎｇ Ｌｉ、Ｙｏｕｎｇ Ｗｏｏｎ－Ｋｉｍら、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、Ｖｏｌ．８、ｎｏ．６、２００２年２月１１日には、ｎ型ドープＩＩＩ族窒化物層の多孔度を増加させるためのいくつかのプロセスが記載されている。
例えば、多孔性処理プロセスは、第３の半導体層（及び発光スタック１０の層）を電気化学的処理プロセスに供することを含んでもよい。電気化学的処理プロセスは、第３の半導体層をシュウ酸浴に浸漬することを含んでもよい。シュウ酸浴と第３の半導体層との間に電気的接続が行われる。第３の半導体層内に細孔を電気化学的に形成するために、シュウ酸浴の電気コンタクトと第３の半導体層との間に電流が流れる。いくつかの実施形態では、シュウ酸浴は、０．０３Ｍ～０．３Ｍの濃度を有するシュウ酸溶液を含む。他の実施形態では、シュウ酸浴は、ＫＯＨ又はＨＣｌなどの他の電解質の代わりに使用されてもよい。電気化学プロセスに印加される電気バイアスのレベルは、使用される電気化学溶液、並びに浴及び第３の半導体層／発光スタック１０の相対寸法に依存する。多孔性処理のさらなる例は、ＡＣＳ Ａｐｐｌｉｅｄ Ｎａｎｏ Ｍａｔｅｒｉａｌｓ、２０２０、３、３９９～４０２及び米国特許２０１７／０２３７２３４号明細書に記載されている。
多孔性処理プロセスは、第３の半導体層内に存在する細孔の形成又はサイズの増大をもたらす。第３の半導体層の多孔度は、面積多孔度によって特徴付けることができる。面積多孔度は、材料を通る断面（すなわち、第３の半導体層を介して）に存在する細孔の面積分率である。いくつかの実施形態では、多孔質半導体層は、少なくとも３０％の面積多孔度を有する。いくつかの実施形態では、多孔質半導体層は、少なくとも４０％の面積多孔度を有する。いくつかの実施形態では、多孔質半導体層１４’は、８０％以下の面積多孔度を有する。多孔質半導体層にこのような面積多孔度を持たせることで、第３の半導体は、反射防止層２０の形成に適した屈折率を有する。
いくつかの実施形態では、方法はまた、発光スタック１０の少なくとも一部上に吸収層５０を形成するステップをさらに含んでもよい。吸収層５０は、発光スタックの側壁面上に形成されてもよい。
したがって、上述の方法を使用して、本開示の第１の実施形態による発光デバイスアレイ１を提供することができることが理解されよう。
次に、本開示の第２実施形態による発光デバイスアレイ２について説明する。
本開示の第２の実施形態による発光デバイスアレイ２は、発光スタック１０と、反射防止層２０と、第２の電気コンタクト３０のアレイと、共通の第１のコンタクト層４０とを備える。これらの特徴は、第１の実施形態に関して上述した特徴と同様である。本開示の第２の実施形態による発光デバイスアレイ２の断面の一例を図１５に示す。
図１５に示すように、発光デバイスアレイ２は、吸収層５０を備える。吸収層５０は、第１の実施形態について説明したのと同様の方法で、発光スタック１０の側壁面１６の実質的に全体を覆う第１の部分５１を備える。吸収層５２の第２の部分も、第１の実施形態と同様の方法で、発光面１２の周囲に設けられてもよい。
本開示の第２の実施形態では、吸収層５３の第３の部分は、コンタクト面１１上に設けられている。吸収層５３の第３の部分は、第２の電気コンタクト３０のアレイの隣接する第２の電気コンタクト間のコンタクト面１１の領域に設けられている。図１５に示すように、吸収層５３の第３の部分は、第２の電気コンタクト３０間の短絡を防止するために、第２の電気コンタクト３０から離間していてもよい。吸収層５３の第３の部分は、活性層で生成された光のための追加の吸収領域を提供する。吸収層５３の第３の部分は、臨界角未満の角度で発光面１２から反射された光、又はコンタクト面１１に直接入射する活性層１４で生成された光を吸収するために設けられてもよい。このような迷光を吸収することにより、迷光が発光面１２に向かって反射される可能性が低減され、隣接する発光デバイス１間のクロストークの発生がさらに低減される。
吸収層５０の第３の部分５３は、吸収層５０の第１の部分及び第２の部分と同様の方法で形成されてもよい。吸収層５３の第３の部分は、リソグラフィなどの任意の適切なパテンティング技術を使用して形成されてもよい。吸収層の第３の部分は、第２の電気コンタクト３０の形成前又は第２の電気コンタクト３０の形成後のいずれかに形成されてもよい。いくつかの実施形態では、吸収層５３の第３の部分は、第２の電気コンタクト３０が設けられる複数の開口部を備えるグリッドを効果的に画定する。そのようなグリッドの形成は、いくつかの実施形態では追加のパテンティングステップを必要とし得るため、吸収層５３の第３の部分は設けられなくてもよい。
次に、発光デバイスアレイ３の第３の実施形態について説明する。発光デバイスアレイ３の第３の実施形態の断面図を図１６に示す。図１６に示すように、発光デバイスアレイ３は、発光スタック１０と、反射防止層２０と、第２の電気コンタクト３０のアレイと、共通の第１のコンタクト層４０と、吸収層５０と備える。第２の実施形態と同様に、吸収層５０は、第１の部分５１と、第２の部分５２と、第３の部分５３とを有する。
発光デバイスアレイ３の第３の実施形態では、吸収層５０はまた、第４の部分５４を備える。吸収層５４の第４の部分は、吸収層５４の第４の部分の厚さを貫通する複数の開口部を備えるほぼ連続した層として発光面１２上に設けられる。吸収層５４の第４の部分を通る各開口部は、発光面にほぼ垂直な方向に進行する各発光デバイスからの光がそれぞれの開口部を通って進行することができるように、第２の電気コンタクトと位置合わせされる。図１６に示すように、発光面１２上の吸収層５４の第４の部分は、コンタクト面１１上に設けられた吸収層の第３の部分５３とほぼ位置合わせされている。したがって、吸収層５４の第４の部分によって提供される開口部は、第２の電気コンタクト３０のための吸収層５３の第３の部分のグリッドによって提供される開口部と同様であってもよい。いくつかの実施形態では、吸収層５３の第３の部分によって形成されたグリッドは、吸収層５４の第４の部分によって形成されたグリッドと同じであってもよい。すなわち、いくつかの実施形態では、同じマスクパターンを使用して、吸収層５０の第３及び第４の部分５３、５４を形成することができる。もちろん、他の実施形態では、吸収層５３の第３の部分及び吸収層５４の第４の部分は、異なるパターンを用いて形成されてもよい。
吸収層５４の第４の部分は、光を放出することができる複数の開口部を画定するために、発光面１２上に設けられる。吸収層５４の第４の部分に覆われた領域では、発光面１２から光が放出されない。したがって、吸収層５４の第４の部分は、隣接する発光デバイス間のクロストークをさらに低減及び／又は排除するために設けられてもよい。
上述したように、本開示の第２及び第３の実施形態は、第１の実施形態で説明したものと同様の吸収層２０及び共通の第１のコンタクト層４０を有する。本開示の他の実施形態では、他の吸収層２０及び他の第１の電気コンタクト層を設けることができることが理解されよう。例えば、当業者は、第２の及び第３の実施形態が、図７～図１４に関連して上述した吸収層２０及び共通の第１のコンタクト層４０のいずれかと組み合わされてもよいことを理解するであろう。
次に、発光デバイスアレイ４の第４の実施形態について図１７ａ、図１７ｂ、図９ｃ、図１７ｄ及び図１７ｅを参照して説明する。本開示の第１、第２及び第３の実施形態では、共通の第１のコンタクト層４０は、発光スタック１０の発光面１２上に設けられた透明導電性酸化物を用いて設けられている。本開示の第４の実施形態によれば、共通の第１のコンタクト層４０は、発光スタック１０のコンタクト面側から位置する電気コンタクトを用いて設けられてもよい。そのようなプロセスは、発光デバイスアレイ４が制御電子機器により容易に接続され得るように、発光デバイスアレイ４のための第１及び第２の電気コンタクトの両方を同じ表面（すなわち、コンタクト面１１）に配置することを可能にする。例えば、第４の実施形態の発光デバイスアレイ４は、適切な接合技術を使用してバックプレーン電子機器アレイに接合されてもよい。
図１７ａ～図１７ｅは、発光スタック１０のコンタクト面１１上に共通の第１の電気コンタクトを形成するためのプロセスを示す。簡単にするために、発光デバイスアレイ４の他の層は図示されていないが、本開示の第１、第２、及び第３の実施形態に関連して上述した方法のいずれかによって形成することができることが理解されよう。
図１７ａに示すように、発光スタック１０が設けられる。発光スタック１０は、上述の実施形態と同様の方法で基板上に形成することができる。発光スタック１０は、第１の半導体層１３、活性層１４、及び第２の半導体層１５を含む。コンタクト面１１と第１の半導体層１３との間に電気的接続を形成するために、第１の半導体層１３とコンタクト面１１との間で活性層１４を貫通して延在するビア半導体部分６１が発光スタック１０内に設けられる。次いで、第１の半導体層１３への電気的接続を行うために、ビア半導体部分６１と位置合わせされたコンタクト面１１上に第１の電気コンタクト部分４１が設けられる。このようなビア半導体部分６１の例を図１７ｅに示す。
図１７ｂ及び図１７ｃに示すように、ビア半導体部分は、発光スタック１０の一部をコンタクト面から第１の半導体層１３まで選択的に除去することによって形成されてもよい。選択的除去プロセスは、発光スタック１０の形成後、好ましくは基板（図示せず）の除去前に実行することができる。選択的除去プロセスは、マスキング層６２を使用したコンタクト面１１のパターニングを含むことができる。マスキング層は、選択的に除去される発光スタック１０の領域を画定する１つ又は複数の開口部を画定することができる。マスキング層６２は、選択的除去プロセスのためのマスクとして使用するのに適した任意の材料を含むことができる。例えば、図１７ａ～図１７ｅに示す実施形態では、マスキング層６２はＳｉＯ２を含む。マスキング層は、任意の適切な方法、例えば化学蒸着によって形成されてもよい。マスキング層は、任意の適切な技術、例えばリソグラフィを使用してパターニングすることができる。
マスキング層６２の形成に続いて、発光スタック１０は、ビア半導体部分６１が形成されることになる空隙を形成するために、選択的除去プロセス、例えばエッチングに供され得る。このような空隙の例を図１７ｂに示す。
次いで、例えば図１７ｃに示すように、ビア半導体部分６１を空隙内に形成することができる。図１７ｃの実施形態では、ビア半導体部分６１は、図１７ｃではｎ型ドープＧａＮである第１の半導体層１３と同じ材料を含む。したがって、ビア半導体部分６１は、コンタクト面１１上にｎ型ドープ半導体領域を提供するために第１の半導体層１３上に再成長される。
ビア半導体部分６１の形成に続いて、マスキング層６２が除去され、第２の電気コンタクト３０がコンタクト面１１上に形成される。図１７ｄに示すように、第２の電気コンタクト３０は、ビア半導体部分６１上ではなく、第２の半導体層１５によって設けられたコンタクト面１１の領域上に形成されている。
第１の半導体層１３へのコンタクトを提供するために、ビア半導体部分６１上に第１の電気コンタクト４１が形成される。第１の電気コンタクトの一例を図１７ｅに示す。このように、第４の実施形態によれば、第１及び第２の電気コンタクト４１、３０は、発光スタック１０の同じ表面（コンタクト面１１）に設けられてもよい。第１の電気コンタクト４１は、ビア半導体部分６１（ｎ型）へのオーミックコンタクトを形成するための任意の適切な材料を含んでもよい。
第１の電気コンタクト６１の形成に続いて、コンタクト面１１をイオン注入プロセスに供してもよい。イオン注入プロセスは、第１の電気コンタクト４１と第２の電気コンタクト３０との間の第２の半導体層１５の露出領域に影響を及ぼし得る。イオン注入プロセスは、これらの領域における発光スタック１０の結晶構造を破壊して、ビア半導体部分６１と発光デバイスとの間の電気的分離を改善することができる。したがって、例えば図１７ｅに示すような発光スタック１０は、ビア半導体部分６１と発光デバイスとの間にイオン注入領域６３を含むことができる。したがって、イオン注入領域６３は、発光デバイススタック１０内のビア半導体部分６１を効果的に取り囲むことができる。
したがって、第４の実施形態は、コンタクト面１１に設けられた第１及び第２の電気コンタクト４１、３０を有する発光デバイスアレイ４を提供する。当業者であれば、図１７ａ～１７ｅに示す実施形態が、第１の及び第２の電気コンタクト４１、３０の唯一の可能な配置である。当業者は、コンタクトのレイアウトがデバイスのサイズ、デバイスの配置などに応じて調整され得ることを理解するであろう。
一例として、図１８は、本開示の実施形態による共通の第１の電気コンタクト及び第２の電気コンタクト３０のアレイの可能な一構成のさらなる例を提供する。図１８に示すように、共通の第１の電気コンタクトは、周囲の第１の電気コンタクト４２として設けられる。周囲の第１の電気コンタクト４２は、すべての第２の電気コンタクト３０を取り囲む。周囲の第１の電気コンタクトは、対応するビア半導体部分６１と位置合わせされて発光スタック１０のコンタクト面１１上に設けることができる。いくつかの実施形態では、周囲第１の電気コンタクト４２は、透明電気コンタクトの代替として、発光面１２上に設けられ得る。周囲第１の電気コンタクト４２は、アレイ内の発光デバイスの数が各寸法で１０００以下である実施形態で特に使用されてもよい。したがって、１０００×１０００個以下の発光デバイスを有する発光デバイスアレイの場合、発光デバイスアレイの表面積は、周囲コンタクトがアレイ内のすべての発光デバイスに十分な電流を供給できるようなものである。特に、ピッチが５μｍ以下であるアレイの場合、１０００個以下の発光デバイスを有するそのようなアレイは、約５ｍｍ以下の発光面を有することが理解されよう。いくつかの実施形態では、発光アレイが１μｍの画素ピッチを有する約４００×６００個の発光デバイスを有する場合、約０．４ｍｍ×０．６ｍｍの発光デバイスアレイを提供することができる。
図１８の図では、周囲第１の電気コンタクト４２は、連続ループとして周囲の周りに延在するように示されている。もちろん、他の実施形態では、周囲第１の電気コンタクト４２は連続ループでなくてもよい。例えば、ｃ字形の周囲第１の電気コンタクト４２が好適であり得る。効果的には、周囲電気コンタクト４２は、発光面１２上に開口部を画定し、開口部は、第２の電気コンタクト３０のアレイと位置合わせされる。
図１８では、第２の電気コンタクト３０は円形コンタクトとして示されている。もちろん、第２の電気コンタクトの他の形状も適切であり得る。
したがって、本開示の実施形態によれば、発光デバイスアレイ及び発光デバイスアレイを形成する方法が提供される。本開示の発光デバイスアレイは、最小限のパターニングステップを使用して形成することができ、それによって発光デバイスアレイの形成中の位置合わせステップを低減又は排除することができる。位置合わせステップを低減又は排除することは、発光デバイスを形成するために利用可能な面積を増加させるので、小さなピッチのデバイス（例えば、５μｍ以下のピッチを有するデバイス）にとって特に有利である。
各デバイスの発光面積はまた、各発光デバイスを画定するためにコンタクト面上の第２の電気コンタクトのアレイを使用することによって増加する。このように、本開示の実施形態は、発光デバイス全体のピッチに対して各発光デバイスの活性領域のサイズを大きくしようとするものである。
本開示の実施形態を本明細書で詳細に説明したが、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく変形が可能であることを理解するであろう。

Claims (23)

  1. 発光デバイスアレイであって、
    発光面及びコンタクト面を有する発光スタックであって、前記発光面及び前記コンタクト面は前記発光スタックの対向する側面を画定し、
    前記発光スタックは、前記発光スタックの前記発光面に向かって設けられた第１の半導体層と、前記コンタクト面に向かって設けられた第２の半導体層と、前記第１の半導体層と前記第２の半導体層との間に配置された活性層とを含む複数のＩＩＩ族窒化物層を備え、前記活性層は第１の波長を有する光を生成するように構成され、
    前記発光面及び前記コンタクト面は、互いに平行であり、前記複数のＩＩＩ族窒化物層と位置合わせされている、発光スタックと、
    前記発光スタック上に設けられ、前記第１の半導体層と電気的に接触するように構成された第１の電気コンタクト層と、
    前記発光スタックの前記コンタクト面上に設けられた第２の電気コンタクトのアレイであって、各第２の電気コンタクトは前記第１の半導体層と前記第２の電気コンタクトとの間に発光デバイスを画定し、前記第２の電気コンタクトの各々は、前記発光デバイスの２次元アレイを形成するために他の第２の電気コンタクトから離間している、第２の電気コンタクトのアレイと、
    前記発光面上に設けられた反射防止層であって、前記発光デバイススタックで生成された光の光抽出効率を高めるように構成されている、反射防止層と、
    を備え
    前記反射防止層は、少なくとも３０％の面積多孔度を有する多孔質半導体層を備える、発光デバイスアレイ。
  2. 前記活性層によって生成された前記第１の波長の光を吸収するように構成されている吸収層をさらに備え、前記吸収層は、前記発光スタックの少なくとも一部の上に設けられる、請求項１に記載の発光デバイスアレイ。
  3. 前記吸収層は、前記発光面と前記コンタクト面との間に延在する前記発光スタックの少なくとも１つの側壁面に設けられる、請求項２に記載の発光デバイスアレイ。
  4. 前記吸収層は前記発光面上に設けられ、前記吸収層は、前記発光面上に複数の開口部を備え、各開口部は、各発光デバイスからの光がそれぞれの開口部を透過するように第２の電気コンタクトと位置合わせされている、請求項２又は３に記載の発光デバイスアレイ。
  5. 前記吸収層は、前記第２の電気コンタクトのアレイの隣接する第２の電気コンタクト間の前記コンタクト面の領域に設けられる、請求項２から４のいずれか１項に記載の発光デバイスアレイ。
  6. 前記反射防止層は複数の多孔質半導体副層を備え、前記複数の多孔質半導体副層のうちの少なくとも２つの面積多孔度は異なる、請求項１から５のいずれか１項に記載の発光デバイスアレイ。
  7. 前記発光デバイスアレイ内の各第２の電気コンタクトのピッチは、５μｍ以下、すなわち２μｍ以下である、請求項１から６のいずれか１項に記載の発光デバイスアレイ。
  8. 前記第１電気コンタクト層は、前記発光面上に設けられた透明導電性酸化物を含む、請求項１から７のいずれか１項に記載の発光デバイスアレイ。
  9. 前記反射防止層は、前記第１の電気コンタクト層と前記発光面との間に配置される、請求項８に記載の発光デバイスアレイ。
  10. 前記第１の電気コンタクト層は、前記反射防止層と前記発光面との間に配置される、請求項８に記載の発光デバイスアレイ。
  11. 前記反射防止層及び前記第１の電気コンタクト層は、反射防止機能及び電気コンタクト機能の両方を有する傾斜屈折率（ＧＲＩＮ）構造を形成するように構成されている、請求項１から１０のいずれか１項に記載の発光デバイスアレイ。
  12. 前記発光スタックは、
    前記発光スタック内に設けられ、前記活性層を貫通して前記第１の半導体層と前記コンタクト面との間に延在するビア半導体部分をさらに備え、
    前記第１の電気コンタクト層は、前記ビア半導体部分と電気的に接触するコンタクト面に設けられる、請求項１から７のいずれか１項に記載の発光デバイスアレイ。
  13. 前記第１の半導体層は、ｎ型ドープＩＩＩ族窒化物を含み、及び／又は
    前記第２の半導体層は、ｐ型ドープＩＩＩ族窒化物を含み、及び／又は
    前記活性層は、ＩＩＩ族窒化物を含む多重量子井戸層を備える、請求項１から１２のいずれか１項に記載の発光デバイスアレイ。
  14. 前記活性層は、前記発光デバイスアレイの少なくとも２つの隣接する発光デバイス間に連続層として延在する、請求項１から１３のいずれか１項に記載の発光デバイスアレイ。
  15. 発光デバイスアレイを形成する方法であって、
    基板の基板表面上に発光スタックを形成するステップであって、前記発光スタックは、前記基板表面に向かって配向された発光面と、前記発光スタックの反対側のコンタクト面とを有し、前記発光スタックを形成するステップは、複数のＩＩＩ族窒化物層を形成するステップを含み、前記複数のＩＩＩ族窒化物層は、
    前記基板表面に向かって設けられた第１の半導体層と、
    前記発光スタックのコンタクト面に向かって設けられた第２の半導体層と、
    前記第１の半導体層と前記第２の半導体層との間に設けられ、第１の波長の光を発生するように構成されている活性層と、を備え、
    前記発光スタックの前記発光面及び前記コンタクト面は、互いに平行に形成され、前記複数のＩＩＩ族窒化物層と位置合わせされている、ステップと、
    前記発光スタックの前記コンタクト面上に第２の電気コンタクトのアレイを形成するステップであって、各第２の電気コンタクトは前記第１の半導体層と前記第２の電気コンタクトとの間に発光デバイスを画定し、前記第２の電気コンタクトの各々は、前記発光デバイスの２次元アレイを形成するために他の第２の電気コンタクトから離間している、ステップと、
    前記発光スタックから前記基板を除去するステップと、
    前記発光スタック上に第１の電気コンタクト層を形成するステップであって、前記第１の電気コンタクト層は前記第１の半導体層と電気的に接触するように構成されている、ステップと、
    前記発光面上に反射防止層を形成するステップであって、前記反射防止層は、前記発光デバイススタックによって生成された光の光抽出効率を高めるように構成されている、ステップと、
    を含み、
    前記反射防止層を形成するステップは、
    前記発光面上にＩＩＩ族窒化物及び少なくとも１×１０ １８ ｃｍ －３ のドナー密度を含む第３の半導体層を形成するステップと、
    前記第３の半導体層を多孔性処理プロセスに供して、前記第３の半導体層の面積多孔度を少なくとも３０％に増加させるステップと、
    を含む、方法。
  16. 前記発光スタックの少なくとも一部の上に吸収層を形成するステップであって、前記吸収層は、前記活性層によって生成された前記第１の波長の光を吸収するように構成されている、ステップをさらに含む、請求項１５に記載の方法。
  17. 前記発光デバイスアレイに形成された各第２の電気コンタクトのピッチは、５μｍ以下、すなわち２μｍ以下である、請求項１５または１６に記載の方法。
  18. 前記第１の電気コンタクト層を形成するステップは、前記発光面上に透明導電性酸化物を形成するステップを含む、請求項１５から１７のいずれか１項に記載の方法。
  19. 前記反射防止層は前記発光面上に形成され、続いて前記反射防止層上に前記第１の電気コンタクト層が形成される、請求項１８に記載の方法。
  20. 前記第１の電気コンタクト層は前記発光面上に形成され、続いて前記第１の電気コンタクト層上に前記反射防止層が形成される、請求項１８に記載の方法。
  21. 前記第１の電気コンタクト層を形成するステップは、
    前記第１の半導体層と前記コンタクト面との間で前記活性層を貫通して延在するビア半導体部分を前記発光スタック内に形成するステップと、
    前記ビア半導体部分上の前記コンタクト面上に第１の電気コンタクト層を形成するステップと、
    を含む、請求項１５から１７のいずれか１項に記載の方法。
  22. 前記第１の半導体層を形成するステップは、ｎ型ドープＩＩＩ族窒化物を形成するステップを含み、及び／又は
    前記第２の半導体層を形成するステップは、ｐ型ドープＩＩＩ族窒化物を形成するステップを含み、及び／又は
    前記活性層を形成するステップは、ＩＩＩ族窒化物を含む多重量子井戸層を形成するステップを含む、請求項１５から２１のいずれか１項に記載の方法。
  23. 前記活性層は、前記発光デバイスアレイの少なくとも２つの隣接する発光デバイス間に延在する連続層として形成される、請求項１５から２２のいずれか１項に記載の方法。
JP2022571330A 2020-05-22 2021-05-18 発光デバイスアレイ Active JP7488369B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2007719.4 2020-05-22
GB2007719.4A GB2599065B (en) 2020-05-22 2020-05-22 Light emitting device array
PCT/EP2021/063144 WO2021233917A1 (en) 2020-05-22 2021-05-18 Light emitting device array

Publications (2)

Publication Number Publication Date
JP2023526534A JP2023526534A (ja) 2023-06-21
JP7488369B2 true JP7488369B2 (ja) 2024-05-21

Family

ID=71406405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022571330A Active JP7488369B2 (ja) 2020-05-22 2021-05-18 発光デバイスアレイ

Country Status (8)

Country Link
US (1) US20230187421A1 (ja)
EP (1) EP4154316B1 (ja)
JP (1) JP7488369B2 (ja)
KR (1) KR20230015424A (ja)
CN (1) CN115668505A (ja)
GB (1) GB2599065B (ja)
TW (1) TWI782528B (ja)
WO (1) WO2021233917A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3144412A1 (fr) * 2022-12-21 2024-06-28 Commissariat à l'énergie atomique et aux énergies alternatives PROCEDE DE FABRICATION DE MICRO-LEDs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519214A (ja) 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2008108973A (ja) 2006-10-26 2008-05-08 Rohm Co Ltd 半導体発光素子
JP2015500562A (ja) 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
JP2015103590A (ja) 2013-11-22 2015-06-04 スタンレー電気株式会社 半導体発光装置
JP2017538290A (ja) 2014-11-18 2017-12-21 オキュラス ブイアール，エルエルシー 集積型カラーｌｅｄマイクロディスプレイ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392115B (zh) * 2008-05-09 2013-04-01 Univ Nat Sun Yat Sen 增加氮化鎵發光二極體之光取出效率之方法
EP4243094B1 (en) * 2011-09-16 2024-05-22 Seoul Viosys Co., Ltd. Light emitting diode and patterned substrate for the same
GB201215632D0 (en) 2012-09-03 2012-10-17 Infiniled Ltd Optical device
CN107078190B (zh) 2014-09-30 2020-09-08 耶鲁大学 用于GaN垂直微腔面发射激光器(VCSEL)的方法
CN104617121A (zh) * 2015-01-04 2015-05-13 中国电子科技集团公司第五十五研究所 一种提高有源矩阵微型led显示器光学性能的方法
US10516081B1 (en) * 2017-04-20 2019-12-24 Apple Inc. High efficiency hexagon LED for micro LED application
KR102650659B1 (ko) * 2018-09-13 2024-03-25 삼성전자주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519214A (ja) 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2008108973A (ja) 2006-10-26 2008-05-08 Rohm Co Ltd 半導体発光素子
JP2015500562A (ja) 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
JP2015103590A (ja) 2013-11-22 2015-06-04 スタンレー電気株式会社 半導体発光装置
JP2017538290A (ja) 2014-11-18 2017-12-21 オキュラス ブイアール，エルエルシー 集積型カラーｌｅｄマイクロディスプレイ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Kyu Kim, et al.，Light-Extraction Enhancement of GaInN Light-Emitting Diodes by Granded-Rafractive-Index Indium Tin Oxide Anti-Reflection Contact，ADVANCED MATERIALS，Vol. 20, Issue 4，WILEY，2008年01月29日，801-804

Also Published As

Publication number Publication date
GB202007719D0 (en) 2020-07-08
JP2023526534A (ja) 2023-06-21
US20230187421A1 (en) 2023-06-15
TWI782528B (zh) 2022-11-01
EP4154316A1 (en) 2023-03-29
GB2599065A (en) 2022-03-30
EP4154316B1 (en) 2024-06-19
WO2021233917A1 (en) 2021-11-25
GB2599065B (en) 2023-05-10
CN115668505A (zh) 2023-01-31
TW202213759A (zh) 2022-04-01
KR20230015424A (ko) 2023-01-31

Similar Documents

Publication Publication Date Title
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
US7674639B2 (en) GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US7947989B2 (en) Rod type light emitting device
JP5876792B2 (ja) 半導体チップ及び半導体チップ製造方法
TWI472062B (zh) 半導體發光裝置及其製造方法
US8232568B2 (en) High brightness LED utilizing a roughened active layer and conformal cladding
KR20100095134A (ko) 발광소자 및 그 제조방법
KR20120018080A (ko) 발광 다이오드 구조체 및 그 제조 방법
CN111433921B (zh) 一种发光二极管
JP2008218878A (ja) ＧａＮ系ＬＥＤ素子および発光装置
TWI636586B (zh) Photoelectric component and method for manufacturing photovoltaic module
CN111477647A (zh) 发光元件及其制造方法
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
JP7488369B2 (ja) 発光デバイスアレイ
US20190363234A1 (en) Optoelectronic Semiconductor Component and Method for Producing an Optoelectronic Semiconductor Component
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
CN116195079A (zh) 光电半导体器件及其制造的方法
KR20150037215A (ko) 넓은 지향각을 갖는 발광 소자 및 그 제조 방법
CN118299488A (zh) 微型发光二极管显示器件及制备方法
CN117133839A (zh) 发光二极管及发光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240509

R150 Certificate of patent or registration of utility model

Ref document number: 7488369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150