JP7487131B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7487131B2
JP7487131B2 JP2021044542A JP2021044542A JP7487131B2 JP 7487131 B2 JP7487131 B2 JP 7487131B2 JP 2021044542 A JP2021044542 A JP 2021044542A JP 2021044542 A JP2021044542 A JP 2021044542A JP 7487131 B2 JP7487131 B2 JP 7487131B2
Authority
JP
Japan
Prior art keywords
semiconductor region
type semiconductor
conductivity type
type
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021044542A
Other languages
English (en)
Other versions
JP2022143820A (ja
Inventor
光洋 千石
展 松本
弘一 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021044542A priority Critical patent/JP7487131B2/ja
Priority to US17/458,121 priority patent/US11710750B2/en
Publication of JP2022143820A publication Critical patent/JP2022143820A/ja
Application granted granted Critical
Publication of JP7487131B2 publication Critical patent/JP7487131B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607Geometry of the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529Shape of the potential jump barrier or surface barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)

Description

本発明の実施形態は、半導体装置に関する。
光を検出する半導体装置がある。半導体装置の光検出効率は、高いことが望ましい。
特開2015-84392号公報
本発明が解決しようとする課題は、光検出効率を向上可能な半導体装置を提供することである。
実施形態に係る半導体装置は、素子部と、第1絶縁部と、第1導電形の第4半導体領域と、クエンチ部と、を備える。前記素子部は、第1導電形の第1半導体領域と、前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第2半導体領域と、前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、を含む。前記第1絶縁部は、前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿って前記素子部の周りに設けられている。前記第4半導体領域は、前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する。前記クエンチ部は、前記第3半導体領域と電気的に接続されている。
実施形態に係る半導体装置を表す模式的平面図である。 図1のA1-A2断面図である。 図2のB1-B2断面図である。 参考例に係る半導体装置を表す断面図である。 参考例及び実施形態に係る半導体装置の特性を示す模式図である。 参考例に係る別の半導体装置を表す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。 実施形態の変形例に係る半導体装置を示す断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明及び図面において、n、n及びp、p、pの表記は、各不純物濃度の相対的な高低を表す。すなわち、「+」が付されている表記は、「+」及び「-」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「-」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にp形不純物とn形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形態を実施してもよい。
図1は、実施形態に係る半導体装置を表す模式的平面図である。図2は、図1のA1-A2断面図である。
図1及び図2に表したように、第1実施形態に係る半導体装置100は、p形(第1導電形)半導体層1、素子部10、p形半導体領域14(第4半導体領域)、p形半導体領域15(第5半導体領域)、半導体領域16(第6半導体領域)、第1絶縁部21、第2絶縁部22、クエンチ部30、配線35、及び絶縁層40を含む。図1では、絶縁層40が省略されている。また、コンタクトプラグが破線で表されている。
図2に表したように、素子部10は、p形半導体領域11(第1半導体領域)、p形半導体領域12(第2半導体領域)、及びn形(第2導電形)半導体領域13(第3半導体領域)を含む。
ここでは、p形半導体領域11からp形半導体領域12に向かう方向をZ方向(第1方向)とする。Z方向と交差する一方向をX方向(第2方向)とする。X-Z面と交差する一方向をY方向(第3方向)とする。例えば、X方向、Y方向、及びZ方向は、相互に直交する。また、説明のために、p形半導体領域11からp形半導体領域12に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、p形半導体領域11とp形半導体領域12との相対的な位置関係に基づき、重力の方向とは無関係である。
形半導体層1は、半導体装置100の下面に設けられている。素子部10のp形半導体領域11は、p形半導体層1の上に設けられ、p形半導体層1と電気的に接続されている。p形半導体領域11におけるp形不純物濃度は、p形半導体層1におけるp形不純物濃度よりも低い。
形半導体領域12は、p形半導体領域11の上に設けられている。p形半導体領域12におけるp形不純物濃度は、p形半導体領域11におけるp形不純物濃度よりも高い。p形半導体領域12には、p形半導体層1及びp形半導体領域11を介して電圧が印加される。
形半導体領域13は、p形半導体領域12の上に設けられ、p形半導体領域12に接する。p形半導体領域12とn形半導体領域13との間で、pn接合が形成されている。例えば、pn接合面は、Z方向に垂直なX-Y面(第1面)に沿って広がっている。
第1絶縁部21は、X-Y面に沿って素子部10の周りに設けられている。例えば、第1絶縁部21は、p形半導体領域11、p形半導体領域12、及びn形半導体領域13に接する。第1絶縁部21の下端は、p形半導体領域12の下端よりも下方に位置する。好ましくは、第1絶縁部21は、p形半導体領域11に広がる空乏層よりも下方まで延びている。
p形半導体領域14、p形半導体領域15、及び半導体領域16は、X-Y面に沿って第1絶縁部21の周りに設けられている。p形半導体領域14は、p形半導体領域15の上に設けられている。半導体領域16は、p形半導体領域14の上に設けられている。p形半導体領域14は、p形半導体領域12よりも下方に位置する。半導体領域16は、X-Y面に沿って、p形半導体領域12及びn形半導体領域13の周りに位置する。
形半導体領域15におけるp形不純物濃度は、p形半導体領域14におけるp形不純物濃度よりも低い。半導体領域16は、p形でも良いし、n形でも良い。半導体領域16におけるp形不純物濃度が、p形半導体領域14におけるp形不純物濃度よりも低ければ、半導体領域16の導電形及び不純物濃度は、任意である。p形半導体領域14及びp形半導体領域15は、p形半導体層1と電気的に接続されている。
図1及び図2に示すように、素子部10は、X方向及びY方向において複数設けられている。複数の第1絶縁部21が、それぞれ、X-Y面に沿って複数の素子部10の周りに設けられている。1つの第2絶縁部22が、複数の第1絶縁部21の上に設けられている。
図3は、図2のB1-B2断面図である。
複数の第1絶縁部21は、互いに離れている。図3に示すように、p形半導体領域14は、X方向又はY方向において隣り合う第1絶縁部21同士の間に設けられている。p形半導体領域15及び半導体領域16も、p形半導体領域14と同様に、隣り合う第1絶縁部21同士の間に設けられている。
クエンチ部30は、素子部10よりも上方に設けられ、n形半導体領域13と電気的に接続されている。クエンチ部30は、図1及び図2に示すように、第2絶縁部22の上に設けられることが好ましい。これにより、素子部10に向けて進む光が、クエンチ部30によって遮られることを抑制できる。
例えば図1に示すように、n形半導体領域13は、コンタクトプラグ30a、配線30b、コンタクトプラグ30c、クエンチ部30、及びコンタクトプラグ30dを介して、配線35と電気的に接続される。配線35は、複数のn形半導体領域13と電気的に接続されている。
絶縁層40は、素子部10、第1絶縁部21、及び第2絶縁部22の上に設けられている。上述した各コンタクトプラグや、各配線、クエンチ部30は、絶縁層40中に設けられている。絶縁層40は、Z方向に積層された複数の絶縁膜を含んでも良い。
半導体装置100の動作を説明する。
素子部10に光が入射すると、素子部10で電荷が生成される。例えば、p形半導体領域12とn形半導体領域13との間には、降伏電圧を超える逆電圧が印加される。素子部10は、ガイガーモードで動作する。素子部10で発生した電荷によりアバランシェ降伏が生じ、多量の電荷が生成される。電荷は、n形半導体領域13及びクエンチ部30を通って配線35へ流れ、半導体装置100の外部に取り出される。
クエンチ部30の電気抵抗は、コンタクトプラグ30a、30c、30d、及び配線30bのそれぞれの電気抵抗よりも大きい。クエンチ部30の電気抵抗は、好ましくは10kΩより大きく10MΩより小さい。クエンチ部30は、素子部10に光が入射し、アバランシェ降伏が発生した際に、アバランシェ降伏の継続を抑制するために設けられる。アバランシェ降伏が発生し、電子がn形半導体領域13およびクエンチ部30へ流れ込むと、電子がクエンチ部30によってせき止められることで、n形半導体領域13の電位が低下する。n形半導体領域13の電位の低下により、p形半導体領域12とn形半導体領域13との間の電位差が小さくなり、アバランシェ降伏が停止する。これにより、素子部10は、入射した光を再度検出可能となる。
上述したように、大きな電圧降下を生じさせる抵抗体が、クエンチ部30として設けられても良い。抵抗体に代えて、アクティブクエンチ方式を適用した、トランジスタを含むクエンチ部30が設けられても良い。
各要素の材料の一例を説明する。
形半導体層1 p形半導体領域11、p形半導体領域12、n形半導体領域13、p形半導体領域14、p形半導体領域15、及び半導体領域16は、シリコン、炭化シリコン、ガリウムヒ素、窒化ガリウムなどの半導体材料を含む。半導体材料としてシリコンが用いられるとき、リン、ヒ素、又はアンチモンがn形不純物として用いられる。ボロンがp形不純物として用いられる。
第1絶縁部21、第2絶縁部22、及び絶縁層40は、絶縁材料を含む。素子部10同士の間の二次光子によるクロストークを低減するために、絶縁部20に含まれる絶縁材料の屈折率は、素子部10に含まれる半導体材料の屈折率よりも低いことが好ましい。例えば、第1絶縁部21、第2絶縁部22、及び絶縁層40は、酸化シリコンを含む。
抵抗体としてのクエンチ部30は、ポリシリコンを含む。クエンチ部30には、n形不純物又はp形不純物が添加されていても良い。各コンタクトプラグ及び各配線は、金属材料を含む。金属材料は、チタン、タングステン、銅、及びアルミニウムからなる群より選択された少なくとも1つである。
実施形態の利点を説明する。
図4は、参考例に係る半導体装置を表す断面図である。
図4に示す、参考例に係る半導体装置100r1では、p形半導体領域14が設けられていない。第1絶縁部21の周りには、p形半導体領域19aが設けられている。
図5(a)及び図5(b)は、参考例及び実施形態に係る半導体装置の特性を示す模式図である。
図5(a)及び図5(b)において、実線は、電界EFの向きを示す。破線は、等電位面EPを示す。半導体装置100及び100r1では、p形半導体領域11に比べて不純物濃度の高い、p形半導体領域12及びn形半導体領域13が設けられている。この場合、これらのpn接合面外周の下では、図5(a)に示すように、等電位面EPが下方に向けて凸状に膨らむ。電界EFの向きが、素子部10のX-Y面の中心に向けて湾曲する。
図5(a)及び図5(b)に、有感領域SRの幅の一例を示す。幅は、Z方向と交差する一方向の長さである。有感領域SRに存在する電荷は、電界EFに沿って移動し、アバランシェ降伏を発生させる。図5(a)に示すように、電界EFが素子部10の中心に向けて湾曲すると、有感領域SRの幅は、素子部10の幅よりも狭まる。
この課題について、実施形態に係る半導体装置100では、第1絶縁部21の周りにp形半導体領域14が設けられている。p形半導体領域14が設けられると、図5(b)に示すように、第1絶縁部21外周での空乏層の広がりが抑制される。これにより、電界EFの素子部10中心に向けた湾曲を抑制できる。この結果、有感領域SRを、半導体装置100r1に比べて広くできる。半導体装置100の光検出効率が向上する。
図6は、参考例に係る別の半導体装置を表す断面図である。
有感領域SRを広げるために、図6に示す半導体装置100r2のように、p形半導体領域19bを素子部10内に設けることも考えられる。しかし、この場合、p形半導体領域19bによって空乏層の広がりが抑制される。これにより、素子部10における接合容量が増大する。接合容量が増大するほど、アバランシェ降伏が発生した際に、二次光子が発生し易くなる。二次光子の増加は、クロストークノイズを増大させる可能性がある。
実施形態に係る半導体装置100では、第1絶縁部21が、素子部10とp形半導体領域14との間に設けられている。これにより、p形半導体領域14を設けることによる接合容量の増大を抑制できる。この結果、二次光子の増加を抑制し、クロストークノイズの増大を抑制できる。実施形態によれば、クロストークの増加を抑制しつつ、光検出効率を向上できる。
例えば、図5(b)に示すように、Z方向におけるp形半導体領域14の長さL1は、素子部10から第1絶縁部21に向かう方向におけるp形半導体領域14の長さL2よりも、短い。
p形半導体領域14と第1絶縁部21下端との間のZ方向における距離D2は、p形半導体領域14と素子部10の上面との間のZ方向における距離D1よりも、短いことが好ましい。図5(a)に示すように、電界EFは、深い位置で、素子部10中心に向けて湾曲する。距離D2が距離D1よりも短いことで、より深い位置で、第1絶縁部21外周での空乏層の広がりを抑制できる。これにより、電界EFの素子部10中心に向けた湾曲を、効果的に抑制できる。この結果、半導体装置100の光検出効率をさらに向上できる。
p形半導体領域14とp形半導体領域15との間の境界は、以下の方法により特定できる。p形半導体領域14における最大のp形不純物濃度(第1濃度)を測定する。p形半導体領域14から離れた位置におけるp形半導体領域15のp形不純物濃度(第2濃度)を測定する。p形半導体領域14とp形半導体領域15との間において、第1濃度と第2濃度の中間のp形不純物濃度を有する位置を特定する。その位置が、p形半導体領域14とp形半導体領域15との間の境界に対応する。
p形半導体領域14と半導体領域16との間の境界は、以下の方法により特定できる。半導体領域16がn形の場合、p形半導体領域14と半導体領域16との間のpn接合面の位置が、p形半導体領域14と半導体領域16との間の境界に対応する。半導体領域16がp形の場合、p形半導体領域14における最大のp形不純物濃度(第1濃度)を測定する。p形半導体領域14から離れた位置における半導体領域16のp形不純物濃度(第2濃度)を測定する。p形半導体領域14と半導体領域16との間において、第1濃度と第2濃度の中間のp形不純物濃度を有する位置を特定する。その位置が、p形半導体領域14と半導体領域16との間の境界に対応する。
図7~図10は、実施形態の変形例に係る半導体装置を示す断面図である。
図7に示す半導体装置110は、p形半導体領域15が設けられていない点で、半導体装置100と異なる。例えば、p形半導体領域14の下端は、第1絶縁部21の下端と、X方向又はY方向において並んでいる。
図8に示す半導体装置120は、半導体領域16が設けられていない点で、半導体装置100と異なる。例えば、p形半導体領域14は、第2絶縁部22と接する。p形半導体領域14の一部は、X-Y面に沿ってp形半導体領域12の周りに位置する。
図9に示す半導体装置130のように、p形半導体領域15及び半導体領域16が設けられていなくても良い。第1絶縁部21同士の間には、p形半導体領域14が充填されている。
半導体装置110~130によれば、半導体装置100と同様に、クロストークの増加を抑制しつつ、光検出効率を向上できる。
また、図7に示す半導体装置110によれば、半導体装置100に比べて、より深い位置で、より広い範囲に亘って、空乏層の広がりを抑制できる。
半導体装置100によれば、半導体装置110及び130に比べて、p形半導体領域14のZ方向における長さが短いため、p形半導体領域14の形成が容易である。
図10に示す半導体装置140のように、p形半導体領域12及びn形半導体領域13は、第1絶縁部21から離れていても良い。半導体装置140では、p形半導体領域12と第1絶縁部21との間、及びn形半導体領域13と第1絶縁部21との間に、n形半導体領域17が設けられている。
n形半導体領域17は、X-Y面に沿ってp形半導体領域12及びn形半導体領域13の周りに位置する。例えば、n形半導体領域17の下端は、p形半導体領域12の下端よりも上方に位置する。n形半導体領域17におけるn形不純物濃度は、n形半導体領域13におけるn形不純物濃度よりも低い。
n形半導体領域17が設けられる場合、n形半導体領域13の外周下部における電界強度を低減できる。このため、素子部10における局所的な電界強度の上昇を抑制できる。これにより、例えば、エッジブレークダウンの発生を抑制し、半導体装置140の動作をより安定化できる。
以上で説明した変形例は、適宜組み合わせることができる。例えば、半導体装置110~130のいずれかに、n形半導体領域17が設けられても良い。
以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低については、例えば、SCM(走査型静電容量顕微鏡)を用いて確認することが可能である。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不純物濃度と等しいとみなせる。従って、各半導体領域の間のキャリア濃度の相対的な高低についても、SCMを用いて確認することができる。また、各半導体領域における不純物濃度については、例えば、SIMS(二次イオン質量分析法)により測定することが可能である。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1:p形半導体層、 10:素子部、 11:p形半導体領域、 12:p形半導体領域、 13:n形半導体領域、 14:p形半導体領域、 15:p形半導体領域、 16:半導体領域、 17:n形半導体領域、 19a:p形半導体領域、 19b:p形半導体領域、 21:第1絶縁部、 22:第2絶縁部、 30:クエンチ部、 30a:コンタクトプラグ、 30b:配線、 30c:コンタクトプラグ、 30d:コンタクトプラグ、 35:配線、 40:絶縁層、 100,100r1,100r2,110~140:半導体装置、 D1,D2:距離、 EF:電界、 EP:等電位面、 SR:有感領域

Claims (9)

  1. 第1導電形の第1半導体領域と、
    前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第2半導体領域と、
    前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、
    を含む素子部と、
    前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿って、前記第1半導体領域、前記第2半導体領域、及び前記第3半導体領域のそれぞれの周りに設けられた第1絶縁部と、
    前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第4半導体領域と、
    前記第3半導体領域と電気的に接続されたクエンチ部と、
    を備えた半導体装置。
  2. 前記第1面に沿って前記第1絶縁部の一部の周りに設けられた第1導電形の第5半導体領域をさらに備え、
    前記第4半導体領域は、前記第5半導体領域の上に設けられ、
    前記第4半導体領域における第1導電形の不純物濃度は、前記第5半導体領域における第1導電形の不純物濃度よりも高い、請求項1記載の半導体装置。
  3. 前記第4半導体領域は、前記第2半導体領域よりも下方に位置する、請求項1又は2に記載の半導体装置。
  4. 前記第4半導体領域の上に設けられた第6半導体領域をさらに備え、
    前記第6半導体領域における第1導電形の不純物濃度は、前記第4半導体領域における第1導電形の不純物濃度よりも低い、請求項1~3のいずれか1つに記載の半導体装置。
  5. 第1導電形の第1半導体領域と、
    前記第1半導体領域の上に設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第2半導体領域と、
    前記第2半導体領域の上に設けられた第2導電形の第3半導体領域と、
    を含む素子部と、
    前記第1半導体領域から前記第2半導体領域に向かう第1方向と交差する第1面に沿って前記素子部の周りに設けられた第1絶縁部と、
    前記第1面に沿って前記第1絶縁部の周りに設けられ、前記第1半導体領域よりも高い第1導電形の不純物濃度を有する第1導電形の第4半導体領域と、
    前記第4半導体領域の上に設けられ、前記第4半導体領域における第1導電形の不純物濃度よりも低い第1導電形の不純物濃度を有する第6半導体領域と、
    前記第3半導体領域と電気的に接続されたクエンチ部と、
    を備えた半導体装置。
  6. 前記第1方向における前記第4半導体領域の長さは、前記素子部から前記第4半導体領域に向かう方向における前記第4半導体領域の長さよりも短い、請求項1~のいずれか1つに記載の半導体装置。
  7. 前記第4半導体領域の上に設けられた第2絶縁部をさらに備え、
    前記クエンチ部は、前記第2絶縁部の上に設けられた、請求項1~のいずれか1つに記載の半導体装置。
  8. 複数の前記素子部が、前記第1方向に交差する第2方向と、前記第1方向及び前記第2方向に沿う面と交差する第3方向と、に沿って設けられ、
    複数の前記第1絶縁部が、前記第1面に沿って複数の前記素子部の周りに設けられ、
    前記第4半導体領域は、複数の前記素子部のうち隣り合う前記素子部同士の間に設けられた、請求項1~のいずれか1つに記載の半導体装置。
  9. 前記素子部は、ガイガーモードで動作される請求項1~のいずれか1つに記載の半導体装置。
JP2021044542A 2021-03-18 2021-03-18 半導体装置 Active JP7487131B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021044542A JP7487131B2 (ja) 2021-03-18 2021-03-18 半導体装置
US17/458,121 US11710750B2 (en) 2021-03-18 2021-08-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021044542A JP7487131B2 (ja) 2021-03-18 2021-03-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2022143820A JP2022143820A (ja) 2022-10-03
JP7487131B2 true JP7487131B2 (ja) 2024-05-20

Family

ID=83284262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021044542A Active JP7487131B2 (ja) 2021-03-18 2021-03-18 半導体装置

Country Status (2)

Country Link
US (1) US11710750B2 (ja)
JP (1) JP7487131B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066446A (ja) 2006-09-06 2008-03-21 Sony Corp 半導体積層構造および半導体素子
JP2012099580A (ja) 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ
JP2015084392A (ja) 2013-10-25 2015-04-30 浜松ホトニクス株式会社 光検出器
US20180108799A1 (en) 2016-10-14 2018-04-19 Stmicroelectronics (Research & Development) Limited Avalanche diode and method for manufacturing the same field
JP2019033136A (ja) 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2019140132A (ja) 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器
JP2020149987A (ja) 2019-03-11 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2020203222A1 (ja) 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392858C (zh) * 2002-05-14 2008-06-04 索尼株式会社 半导体装置、半导体装置的制造方法及其电子设备
JP4467542B2 (ja) * 2006-06-15 2010-05-26 日本テキサス・インスツルメンツ株式会社 固体撮像装置
JP2008103566A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 固体撮像装置
JP4950703B2 (ja) * 2007-03-02 2012-06-13 株式会社東芝 固体撮像素子
ITTO20080045A1 (it) * 2008-01-18 2009-07-19 St Microelectronics Srl Schiera di fotodiodi operanti in modalita' geiger reciprocamente isolati e relativo procedimento di fabbricazione
IT1392366B1 (it) * 2008-12-17 2012-02-28 St Microelectronics Rousset Fotodiodo operante in modalita' geiger con resistore di soppressione integrato e controllabile, schiera di fotodiodi e relativo procedimento di fabbricazione
IT1399690B1 (it) * 2010-03-30 2013-04-26 St Microelectronics Srl Fotodiodo a valanga operante in modalita' geiger ad elevato rapporto segnale rumore e relativo procedimento di fabbricazione
JP5818238B2 (ja) * 2010-10-06 2015-11-18 ラピスセミコンダクタ株式会社 半導体装置
JP2019165181A (ja) 2018-03-20 2019-09-26 株式会社東芝 光検出装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066446A (ja) 2006-09-06 2008-03-21 Sony Corp 半導体積層構造および半導体素子
JP2012099580A (ja) 2010-10-29 2012-05-24 Hamamatsu Photonics Kk フォトダイオードアレイ
JP2015084392A (ja) 2013-10-25 2015-04-30 浜松ホトニクス株式会社 光検出器
US20180108799A1 (en) 2016-10-14 2018-04-19 Stmicroelectronics (Research & Development) Limited Avalanche diode and method for manufacturing the same field
JP2019033136A (ja) 2017-08-04 2019-02-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP2019140132A (ja) 2018-02-06 2019-08-22 ソニーセミコンダクタソリューションズ株式会社 画素構造、撮像素子、撮像装置、および電子機器
JP2020149987A (ja) 2019-03-11 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 光検出器
WO2020203222A1 (ja) 2019-03-29 2020-10-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器

Also Published As

Publication number Publication date
US20220302189A1 (en) 2022-09-22
JP2022143820A (ja) 2022-10-03
US11710750B2 (en) 2023-07-25

Similar Documents

Publication Publication Date Title
JP6378220B2 (ja) 半導体装置
JP7248541B2 (ja) 半導体装置
JP5941448B2 (ja) 半導体装置
US8551835B2 (en) Electrostatic discharge protection device and method
JP2023106553A (ja) 半導体装置
JP6677615B2 (ja) 半導体装置
JP7487131B2 (ja) 半導体装置
JP7204544B2 (ja) 半導体装置
JP7227110B2 (ja) 半導体装置
TWI621274B (zh) 半導體元件及其製造方法
JP6588774B2 (ja) 半導体装置
CN110911500B (zh) 半导体装置
CN109950325B (zh) 二极管结构和其静电放电保护电路
CN115632050A (zh) Ggnmos结构及其制作方法
CN113540072B (zh) 静电放电保护装置和形成静电放电保护装置的方法
JP7387566B2 (ja) 半導体装置
US8466516B2 (en) Semiconductor device
JP7370781B2 (ja) 半導体装置
JP2019145646A (ja) 半導体装置
JP7352360B2 (ja) 半導体装置
JP2022039524A (ja) 半導体装置
TWI837700B (zh) 合併PiN蕭特基(MPS)二極體與其製造方法
JP7123613B2 (ja) 半導体装置
CN216054719U (zh) 半导体结构
JP7260153B2 (ja) 半導体装置、およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240508

R150 Certificate of patent or registration of utility model

Ref document number: 7487131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150