JP7486955B2 - 印刷回路基板を含む半導体モジュール - Google Patents
印刷回路基板を含む半導体モジュール Download PDFInfo
- Publication number
- JP7486955B2 JP7486955B2 JP2020002010A JP2020002010A JP7486955B2 JP 7486955 B2 JP7486955 B2 JP 7486955B2 JP 2020002010 A JP2020002010 A JP 2020002010A JP 2020002010 A JP2020002010 A JP 2020002010A JP 7486955 B2 JP7486955 B2 JP 7486955B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output signal
- auxiliary pattern
- insulating layer
- conductive terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
NEXT ∝(Cm/C+Lm/L)
FEXT ∝(Cm/C-Lm/L)
125a、125b 補助パターン
130a~130d 上部導電端子
135a~135c 下部導電端子
150a、150b 下部補助パターン
L1、L2、L3、L4 連結部
Cm、Cma、Cmb 相互キャパシタ(相互キャパシタンス)
Claims (15)
- 第1の表面及び第2の表面を含む印刷回路基板;
前記印刷回路基板の前記第1の表面に配列される複数の導電端子;
前記印刷回路基板の前記第2の表面に配列される複数の導電端子;及び、
前記印刷回路基板の内部に、前記第1の表面に形成される前記複数の導電端子のうち、多様な入出力信号を伝達する前記第1の表面に配列された導電端子の各々と上部絶縁層を挟んで向かい合うように配列される導電型の補助パターンを含み、
前記第1の表面に配列される複数の導電端子は、第1の入出力信号が提供される第1の入出力信号端子と、第2の入出力信号が提供される第2の入出力信号端子とを含み、
前記補助パターンは、
前記第2の入出力信号が入力され、前記第1の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第1の補助パターンと、
前記第1の入出力信号が入力され、前記第2の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第2の補助パターンとを含む、半導体モジュール。 - 前記第1の入出力信号及び前記第2の入出力信号は互いに異なる信号である、請求項1に記載の半導体モジュール。
- 前記印刷回路基板は、
前記第1の表面に隣接する前記上部絶縁層と、
前記第2の表面に隣接する下部絶縁層と、
前記下部絶縁層及び前記上部絶縁層間に介在する積層構造物とを含み、
前記積層構造物は、
交互に積層された複数の導電層及び複数のビルドアップ層を含み、
前記第1の補助パターン及び前記第2の補助パターンは、前記積層構造物及び前記上部絶縁層間に介在される、請求項1に記載の半導体モジュール。 - 前記第2の表面に配列される前記複数の導電端子のうち、前記多様な入出力信号を伝達する前記第2の表面の導電端子と向かい合うように配置される下部補助パターンをさらに含み、
前記下部補助パターンは、前記積層構造物及び前記下部絶縁層間に介在される、請求項3に記載の半導体モジュール。 - 前記第2の表面に配列される前記複数の導電端子は、前記第1の入出力信号が提供される第1の入出力信号端子と、前記第2の入出力信号が提供される第2の入出力信号端子とを含み、
前記下部補助パターンは、
前記第2の入出力信号が入力され、前記第2の表面の前記第1の入出力信号端子と向かい合うように配置される第1の下部補助パターンと、
前記第1の入出力信号が入力され、前記第2の表面の前記第2の入出力信号端子と向かい合うように配置される第2の下部補助パターンとを含む、請求項4に記載の半導体モジュール。 - 前記第1の表面に配列される前記複数の導電端子の少なくとも一つと、前記第2の表面に配列される前記複数の導電端子の少なくとも一つとを連結するTSV(through silicon via)をさらに含む、請求項1に記載の半導体モジュール。
- 第1の表面及び第2の表面を含む印刷回路基板;
前記印刷回路基板の前記第1の表面に実装される複数の半導体チップ;
前記印刷回路基板の前記第1の表面の端部に位置し、前記複数の半導体チップに多様な入出力信号を含む各種信号を伝達する複数の第1の導電端子;及び、
前記印刷回路基板内に形成され、前記複数の第1の導電端子のうち、前記多様な入出力信号を伝達する第1の導電端子と向かい合う位置に配置される複数の補助パターンを含み、
前記第1の導電端子は、第1の入出力信号が提供される第1の入出力信号端子と、第2の入出力信号が提供される第2の入出力信号端子とを含み、
前記複数の補助パターンは、
前記第2の入出力信号が入力され、前記第1の入出力信号端子と第1の絶縁層を挟んで少なくとも一部が向かい合うように位置する第1の補助パターンと、
前記第1の入出力信号が入力され、前記第2の入出力信号端子と前記第1の絶縁層を挟んで少なくとも一部が向かい合うように位置する第2の補助パターンとを含む、半導体モジュール。 - 前記印刷回路基板の前記第2の表面の端部に位置し、前記多様な入出力信号を含む前記各種信号が伝達される複数の第2の導電端子をさらに含む、請求項7に記載の半導体モジュール。
- 前記多様な入出力信号を伝達する前記第2の表面の前記複数の第2の導電端子と第2の絶縁層を挟んで向かい合うように、前記印刷回路基板内に配置される複数の下部補助パターンをさらに含む、請求項8に記載の半導体モジュール。
- 前記第1の入出力信号及び前記第2の入出力信号は互いに異なる信号である、請求項9に記載の半導体モジュール。
- 下部絶縁層と、前記下部絶縁層上に形成され、交互に積層される絶縁性を持つ複数のビルドアップ層及び複数の導電層からなる積層構造物と、前記積層構造物上に形成される上部絶縁層とを含む印刷回路基板;
前記下部絶縁層の底部の一側端部に配列される複数の下部導電端子;
前記上部絶縁層上の一側端部に形成される複数の上部導電端子;
前記下部絶縁層及び前記積層構造物間に、前記複数の下部導電端子と向かい合うように形成される導電型の下部補助パターン;及び、
前記上部絶縁層及び前記積層構造物間に、前記複数の上部導電端子と向かい合うように形成される導電型の上部補助パターンを含み、
前記複数の上部導電端子は、第1の入出力信号が提供される第1の入出力信号端子と、第2の入出力信号が提供される第2の入出力信号端子とを含み、
前記上部補助パターンは、前記第1の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように配置される第1の補助パターンと、前記第2の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第2の補助パターンとを含み、
前記第1の補助パターンに前記第2の入出力信号が入力され、前記第2の補助パターンに前記第1の入出力信号が入力される、半導体モジュール。 - 前記複数の下部導電端子は、第3の入出力信号が提供される第3の入出力信号端子と、第4の入出力信号が提供される第4の入出力信号端子とを含み、
前記下部補助パターンは、前記第3の入出力信号端子と前記下部絶縁層を挟んで少なくとも一部が向かい合うように配置される第3の補助パターンと、前記第4の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第4の補助パターンとを含み、
前記第3の補助パターンに前記第4の入出力信号が入力され、前記第4の補助パターンに前記第3の入出力信号が入力される、請求項11に記載の半導体モジュール。 - 前記第1の入出力信号及び前記第2の入出力信号は互いに異なる信号である、請求項11に記載の半導体モジュール。
- 前記下部絶縁層及び前記積層構造物間に位置し、該下部補助パターンの一側又は他側の端部から前記他の種類の入出力信号を伝達する前記下部導電端子と向かい合う位置まで引出される連結部;及び、
前記連結部及び前記他の種類の入出力信号を伝達する前記下部導電端子間を電気的に連結するコンタクト部をさらに含む、請求項13に記載の半導体モジュール。 - 前記積層構造物及び前記上部絶縁層間に位置し、前記第1の補助パターンから前記第2の入出力信号端子と向かい合う位置まで引出される第1の連結部;
前記上部絶縁層の内部に位置し、前記第1の連結部及び前記第2の入出力信号端子間を電気的に連結する第1のコンタクト部;
前記積層構造物及び前記上部絶縁層間に位置し、前記第2の補助パターンから前記第1の入出力信号端子と向かい合う位置まで引出される第2の連結部;及び、
前記上部絶縁層の内部に位置し、前記第2の連結部及び前記第1の入出力信号端子間を電気的に連結する第2のコンタクト部をさらに含む、請求項11に記載の半導体モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190027986A KR102689959B1 (ko) | 2019-03-12 | 2019-03-12 | 인쇄 회로 기판을 포함하는 반도체 모듈 |
KR10-2019-0027986 | 2019-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150253A JP2020150253A (ja) | 2020-09-17 |
JP7486955B2 true JP7486955B2 (ja) | 2024-05-20 |
Family
ID=72423610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020002010A Active JP7486955B2 (ja) | 2019-03-12 | 2020-01-09 | 印刷回路基板を含む半導体モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US11191151B2 (ja) |
JP (1) | JP7486955B2 (ja) |
KR (1) | KR102689959B1 (ja) |
CN (1) | CN111696948B (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198846A (ja) | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 多層配線基板およびその製造方法 |
JP2016515370A (ja) | 2013-03-14 | 2016-05-26 | パンドウィット・コーポレーション | 改善されたクロストーク性能を有するコネクタ及びシステム |
US20180007782A1 (en) | 2016-07-02 | 2018-01-04 | Intel Corporation | Capacitive structures for crosstalk reduction |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6008534A (en) * | 1998-01-14 | 1999-12-28 | Lsi Logic Corporation | Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines |
JP4114353B2 (ja) * | 2002-01-16 | 2008-07-09 | 凸版印刷株式会社 | クロストークノイズ低減多層配線回路基板及びその製造方法 |
TWI270195B (en) * | 2003-07-30 | 2007-01-01 | Innochips Technology | Complex laminated chip element |
TWI272683B (en) * | 2004-05-24 | 2007-02-01 | Sanyo Electric Co | Semiconductor device and manufacturing method thereof |
JP4674850B2 (ja) * | 2005-02-25 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4731291B2 (ja) * | 2005-11-25 | 2011-07-20 | 京セラ株式会社 | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 |
US20070205498A1 (en) * | 2006-03-02 | 2007-09-06 | Qimonda North America Corp. | Signal Routing in a Multilayered Printed Circuit Board |
US7344402B2 (en) * | 2006-03-16 | 2008-03-18 | Lenovo Pte. Ltd. | Apparatus and method for component module insertion and removal protection |
TW200818451A (en) * | 2006-06-02 | 2008-04-16 | Renesas Tech Corp | Semiconductor device |
KR20090114628A (ko) | 2008-04-30 | 2009-11-04 | 주식회사 하이닉스반도체 | 인쇄회로기판 |
CN201478290U (zh) * | 2009-08-04 | 2010-05-19 | 太聚能源股份有限公司 | 半导体芯片模块 |
JP5413597B2 (ja) * | 2010-03-01 | 2014-02-12 | 新光電気工業株式会社 | 配線基板 |
WO2012086107A1 (ja) * | 2010-12-24 | 2012-06-28 | パナソニック株式会社 | 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法 |
WO2013095449A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Corporation | Minimizing crosstalk in a data transfer device |
JP6058349B2 (ja) * | 2012-10-24 | 2017-01-11 | ルネサスエレクトロニクス株式会社 | 電子装置及び半導体装置 |
US10056323B2 (en) * | 2014-04-24 | 2018-08-21 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
KR102233068B1 (ko) * | 2014-09-01 | 2021-03-30 | 삼성전자주식회사 | 반도체 메모리 장치의 결함 메모리 셀 리페어 방법 |
JP2016201442A (ja) * | 2015-04-09 | 2016-12-01 | 富士電機株式会社 | 半導体装置及び三端子コンデンサ |
JP6543129B2 (ja) * | 2015-07-29 | 2019-07-10 | ルネサスエレクトロニクス株式会社 | 電子装置 |
CN106486736B (zh) * | 2015-08-28 | 2019-10-18 | 爱思开海力士有限公司 | 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置 |
KR20170039451A (ko) * | 2015-10-01 | 2017-04-11 | 삼성전자주식회사 | 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템 |
KR20180070575A (ko) * | 2015-10-15 | 2018-06-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
KR102567364B1 (ko) * | 2016-01-27 | 2023-08-16 | 삼성전자주식회사 | 안테나 보조 장치 및 이를 포함하는 전자 장치 |
US10091873B1 (en) | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
-
2019
- 2019-03-12 KR KR1020190027986A patent/KR102689959B1/ko active IP Right Grant
- 2019-09-05 US US16/562,082 patent/US11191151B2/en active Active
- 2019-10-11 CN CN201910962187.6A patent/CN111696948B/zh active Active
-
2020
- 2020-01-09 JP JP2020002010A patent/JP7486955B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198846A (ja) | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 多層配線基板およびその製造方法 |
JP2016515370A (ja) | 2013-03-14 | 2016-05-26 | パンドウィット・コーポレーション | 改善されたクロストーク性能を有するコネクタ及びシステム |
US20180007782A1 (en) | 2016-07-02 | 2018-01-04 | Intel Corporation | Capacitive structures for crosstalk reduction |
Also Published As
Publication number | Publication date |
---|---|
KR102689959B1 (ko) | 2024-07-29 |
JP2020150253A (ja) | 2020-09-17 |
CN111696948A (zh) | 2020-09-22 |
CN111696948B (zh) | 2023-06-09 |
KR20200109028A (ko) | 2020-09-22 |
US11191151B2 (en) | 2021-11-30 |
US20200296822A1 (en) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9674941B2 (en) | Printed circuit board for mobile platforms | |
US7456505B2 (en) | Integrated circuit chip and integrated device | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
EP2785155B1 (en) | Circuit board and electronic device | |
US7001834B2 (en) | Integrated circuit and method of manufacturing an integrated circuit and package | |
US20050121766A1 (en) | Integrated circuit and method of manufacturing an integrated circuit and package | |
KR100709059B1 (ko) | 메모리 시스템 및 메모리 모듈 | |
CN110875288B (zh) | 半导体器件封装 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
CN109936912B (zh) | 具有旁路电容的电子模块卡结构 | |
JP7486955B2 (ja) | 印刷回路基板を含む半導体モジュール | |
US9484295B2 (en) | Image forming apparatus, chip, and chip package to reduce cross-talk between signals | |
US20150294712A1 (en) | Printed circuit board and printed wiring board | |
CN113498248B (zh) | 电路板组件及应用其的电子装置 | |
CN220962265U (zh) | 板载内存 | |
JP2005310885A (ja) | プリント配線板 | |
JP5234527B2 (ja) | 部品内蔵基板 | |
JP2015130391A (ja) | プリント配線板、半導体装置及び積層型半導体装置 | |
JP2681425B2 (ja) | 半導体集積回路装置 | |
KR20210132363A (ko) | 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지 | |
JP2023087455A (ja) | 電子モジュール及び電子機器 | |
CN117678327A (zh) | 半导体芯片封装 | |
KR20220059271A (ko) | 적층형 엠아이엠 캐패시터 회로 | |
CN117177432A (zh) | 半导体封装装置及其半导体配线板 | |
JPH0855955A (ja) | 集積回路用多層基板及び集積回路用多層基板用内層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7486955 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |