JP7486955B2 - 印刷回路基板を含む半導体モジュール - Google Patents

印刷回路基板を含む半導体モジュール Download PDF

Info

Publication number
JP7486955B2
JP7486955B2 JP2020002010A JP2020002010A JP7486955B2 JP 7486955 B2 JP7486955 B2 JP 7486955B2 JP 2020002010 A JP2020002010 A JP 2020002010A JP 2020002010 A JP2020002010 A JP 2020002010A JP 7486955 B2 JP7486955 B2 JP 7486955B2
Authority
JP
Japan
Prior art keywords
input
output signal
auxiliary pattern
insulating layer
conductive terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020002010A
Other languages
English (en)
Other versions
JP2020150253A (ja
Inventor
キュヨン チェ
ジンホ ペ
ユジョン チェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2020150253A publication Critical patent/JP2020150253A/ja
Application granted granted Critical
Publication of JP7486955B2 publication Critical patent/JP7486955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体集積回路システムに関し、より詳しくは、クロストーク(crosstalk)が低減できる印刷回路基板を含む半導体モジュールに関する。
メモリ部品の高速化及び高性能化のために制御信号等の種類が増大している。高速化によるノイズを低減するために、電源ピン等の個数が増大し、さらに印刷回路基板及びこれを含むＤＩＭＭのような半導体モジュールに具現された端子等の個数が増大している。
しかしながら、限定の面積内に上部導電端子(又はピン)の個数が増大することで、隣接の上部導電端子(又はピン)間に信号を歪曲させるクロストーク現状が発生し得る。このようなクロストークは、時間の遅延によるロジックフェイル(logic fail)等のシステムエラーが誘発し得る。
本発明の実施例は、クロストークが低減できる印刷回路基板を含む半導体モジュールを提供するものである。
本発明の一実施例による半導体モジュールは、第１の表面及び第２の表面を含む印刷回路基板；前記印刷回路基板の前記第１の表面に配列される複数の導電端子；前記印刷回路基板の前記第２の表面に配列される複数の導電端子；及び、前記印刷回路基板の内部に、前記第１の表面に形成される前記複数の導電端子のうち、多様な入出力信号を伝達する前記第１の表面に配列された導電端子の各々と絶縁層を挟んで向かい合うように配列される導電型の補助パターンを含む。
また、本発明の一実施例による半導体モジュールは、第１の表面及び第２の表面を含む印刷回路基板；前記印刷回路基板の前記第１の表面に実装される複数の半導体チップ；前記印刷回路基板の前記第１の表面の端部に位置し、前記複数の半導体チップに多様な入出力信号を含む各種信号を伝達する複数の導電端子；及び、前記印刷回路基板内に形成され、前記複数の導電端子のうち、前記多様な入出力信号を伝達する導電端子と向かい合う位置に配置される複数の補助パターンを含み、前記補助パターンの各々は、前記入出力信号を伝達する前記導電端子と絶縁層を挟んで少なくとも一部が向かい合うように配置され、自分と向かい合わない他の種類の入出力信号を伝達する前記導電端子の一つと電気的に連結する。
また、本発明の一実施例による半導体モジュールは、下部絶縁層と、前記下部絶縁層上に形成され、交互に積層される絶縁性を持つ複数のビルドアップ層及び複数の導電層からなる積層構造物と、前記積層構造物上に形成される上部絶縁層とを含む印刷回路基板；前記下部絶縁層の底部の一側端部に形成され、多様な入出力信号を含む各種信号が入力される複数の下部導電端子；前記上部絶縁層上の一側端部に形成され、前記多様な入出力信号を含む前記各種信号が入力される複数の上部導電端子；前記下部絶縁層及び前記積層構造物間に、前記複数の下部端子から選択される少なくとも二つ以上の下部導電端子と各々向かい合うように形成される導電型の下部補助パターン；及び、前記上部絶縁層及び前記積層構造物間に、前記複数の上部導電端子から選択される少なくとも二つの上部導電端子と各々向かい合うように形成される導電型の補助パターンを含む。
本実施例によれば、入出力信号を伝達する印刷回路基板の上部導電端子及び/又は下部導電端子と少なくとも一部がオーバーラップされるように、補助パターンを形成する。これにより、ＦＥＸＴ(far end crosstalk)の要因の一つである相互キャパシタンス(mutual capacitance)の量を相殺させることで、隣接端子(又は隣接パッド)間のクロストークが低減できる。
本発明の実施例による半導体集積回路システムを示す斜視図である。 図１の“Ａ”部分を拡大して示すＤＩＭＭの平面図である。 図２のIII-III’線に沿って切断して示すＤＩＭＭの断面図である。 図２のIV-IV’線に沿って切断して示すＤＩＭＭの断面図である。 本発明の実施例によるクロストークの発生を説明するための図である。 本発明の一実施例による相互キャパシタンスを減少させる原理を説明するための図である。 本発明の一実施例による補助パターンの挿入に従うＦＥＸＴ測定結果を示すグラフである。 本発明の一実施例によるＤＩＭＭの底面図である。
本発明の利点や特徴、並びにそれらを達成する方法は、添付図面に基づいて詳細に後述する実施例により明確になる。しかしながら、本発明は、以下で開示している実施例に限定されず、互いに異なる多様な形態で具現可能である。但し、本実施例等は、本発明の開示が完全になるようにし、本発明の属する技術分野における通常の知識を有した者に発明の範囲を完全に認知させるために提供されるものであり、本発明は請求の範囲によって定義されるだけである。図において、層及び領域らのサイズ及び相対的なサイズは、説明の明確性を期するために誇張されたものであり得る。明細書の全般にわたって同一の参照符号は同一の構成要素を示す。
図１は、本発明の実施例による半導体集積回路システムを示す斜視図である。
図１に示すように、半導体集積回路システム１０は、半導体モジュールに該当するＤＩＭＭ１００及びＤＩＭＭコネクタ１５０を含むことができる。
ＤＩＭＭ１００は、印刷回路基板１１０、複数の半導体チップ１２０及び複数の導電端子１３０を含むことができる。
印刷回路基板１１０は、前面１１１、後面１１２及び複数の側面１１３ａ～１１３ｂを含むことができる。印刷回路基板１１０の前面１１１には、複数の半導体チップ１２０が実装できる。
複数の導電端子１３０は、ＤＩＭＭコネクタ１５０の内部端子１５２と対応されるように、ＤＩＭＭ１００の前面及び後面の端部に沿って一定間隔をおいて配列できる。複数の導電端子１３０は、例えば、ＴＡＢ(tape automated bonding)方式により形成できる。
ＤＩＭＭコネクタ１５０は、マザーボード(motherboard)のような基本印刷回路ボード(図示せず)にＤＩＭＭ１００を取り外し可能にカップリングさせるための装置である。ＤＩＭＭコネクタ１５０は、ＤＩＭＭ１００と接続される内部端子１５２と、前記基本印刷回路ボードと接続される外部端子１５４とを含むことができる。
図２は、図１の“Ａ”部分を拡大して示すＤＩＭＭの平面図である。
図２に示すように、印刷回路基板１１０の前面１１１の端部には、複数の上部導電端子１３０ａ～１３０ｄが等間隔に配列される。例えば、第１及び第３の上部導電端子１３０ａ、１３０ｃは各々第１及び第２の入出力信号端子であり得、第２及び第４の上部導電端子１３０ｂ、１３０ｄはグラウンド端子であり得る。以下、第１の上部導電端子１３０ａは第１の入出力信号端子とし、第３の上部導電端子１３０ｃは第２の入出力信号端子として説明する。また、本実施例では、第１及び第２の入出力信号端子１３０ａ、１３０ｃ間にグラウンド端子１３０ｂが位置する例を説明するが、これに限定されず、第１及び第２の入出力信号端子１３０ａ、１３０ｃが連続的に配置されることもでき、若しくは、第１及び第２の入出力信号端子１３０ａ、１３０ｃ間に他の信号が入力される端子が位置する例もここに含むことができる。また、第１の入出力信号端子１３０ａに入力される信号と、第２の入出力信号端子１３０ｃに入力される信号とは、互いに異なることができる。
本実施例では、上部導電端子間のクロストークを低減するために、上部導電端子１３０ａ～１３０ｄ、特に、入出力信号端子１３０ａ、１３０ｃと相互キャパシタが生成できるように、印刷回路基板１１０内に補助パターン１２５ａ、１２５ｂが形成できる。例えば、第１の入出力信号端子と第１の補助パターンとが第１の相互キャパシタンスを形成し、第２の入出力信号端子と第２の補助パターンとが第２の相互キャパシタンスを形成する。
まず、第１の補助パターン１２５ａは、第１の入出力信号端子１３０ａと絶縁層(図示せず)を挟んで少なくとも一部が向かい合う位置に配置される。望ましくは、第１の補助パターン１２５ａは、第１の入出力信号端子１３０ａと全体的にオーバーラップされるように形成できる。第１の補助パターン１２５ａは、第２の入出力信号端子１３０ｃと第１のコンタクト部ＣＴ１及び第１の連結部Ｌ１を介して電気的に連結できる。
第２の補助パターン１２５ｂは、第２の入出力信号端子１３０ｃと絶縁層(図示せず)を挟んで少なくとも一部が向かい合う位置、換言すればオーバーラップされる位置に配置される。同様に、第２の補助パターン１２５ｂは、第２の入出力信号端子１３０ｃと全体的にオーバーラップされるように形成できる。第２の補助パターン１２５ｂは、第１の入出力信号端子１３０ａと第２のコンタクト部ＣＴ２及び第２の連結部Ｌ２を介して電気的に連結できる。
これにより、第１の補助パターン１２５ａには、第２の入出力信号端子１３０ｃに入力される信号(電圧)が提供され、第２の補助パターン１２５ｂには、第１の入出力信号端子１３０ａに入力される信号(電圧)が提供される。
未説明の図面符号ＣＴ３は、印刷回路基板１１０を貫通するスルービア(through via)を示す。
図３は図２のIII-III’線に沿って切断して示すＤＩＭＭの断面図であり、図４は図２のIV-IV’線に沿って切断して示すＤＩＭＭの断面図である。
図３及び図４に示すように、下部絶縁層１２１ａ上に複数のビルドアップ層(build-up layer)１２１と複数の導電層１２３とが交互に積層されることで、積層構造物(Ｓ)を形成する。複数のビルドアップ層１２１は、例えば絶縁層であり、複数の導電層１２３間を電気的に絶縁させることができる。
積層構造物(Ｓ)の上部、例えば、複数のビルドアップ層１２１の最上部ビルドアップ層１２１上に、第１の補助パターン１２５ａ、第２の補助パターン１２５ｂ、第１の連結部Ｌ１及び第２の連結部Ｌ２が形成される。第１及び第２の補助パターン１２５ａ、１２５ｂは、以後形成される上部導電端子のうち、入出力信号端子が形成される領域と各々向かい合う位置に形成されることができる。
前記第１の連結部Ｌ１は、前記第１の補助パターン１２５ａの一側端部から前記第２の補助パターン１２５ｂと隣接する領域まで引出される。但し、第１の連結部Ｌ１は、第２の補助パターン１２５ｂと電気的に絶縁されなければならない。
前記第２の連結部Ｌ２は、前記第２の補助パターン１２５ｂの他側端部から前記第１の補助パターン１２５ａが隣接する領域まで引出される。同様に、第２の連結部Ｌ２は、第１の補助パターン１２５ａと電気的に絶縁されなければならない。
第１の補助パターン１２５ａ、第２の補助パターン１２５ｂ、第１の連結部Ｌ１及び第２の連結部Ｌ２は、積層構造物(Ｓ)の上部、例えば、前記最上部ビルドアップ層１２１上に導電層を蒸着した後、パターニング方式により形成できるが、これに限定されるものではない。
第１の補助パターン１２５ａ、第２の補助パターン１２５ｂ、第１の連結部Ｌ１及び第２の連結部Ｌ２が形成された積層構造物(Ｓ)上に上部絶縁層１２１ｂが形成される。従って、印刷回路基板１１０が構築される。
第１の連結部Ｌ１及び第２の連結部Ｌ２の外側端部が各々露出されるように上部絶縁層１２１ｂがエッチングされ、上部絶縁層１２１ｂ内にコンタクトホール(図示せず)が形成される。例えば、前記コンタクトホールは、レーザ穴あけ(laser drilling)やエッチング方式等の多様な方式により形成できる。前記コンタクトホールの内部に導電層を埋め込み、第１の連結部Ｌ１と連結する第１のコンタク部ＣＴ１と、第２の連結部Ｌ２と連結する第２のコンタクト部ＣＴ２とが形成される。
上部絶縁層１２１ｂ上に導電層、例えば、銅薄膜を用いて複数の上部導電端子１３０ａ～１３０ｄが形成される。前述したように、複数の上部導電端子１３０ａ～１３０ｄはＴＡＢ方式により形成でき、複数の上部導電端子１３０ａ～１３０ｄは同一のサイズを有し、既定の規格によって配置される。本実施例では、説明の便宜上、ビルドアップ層１２１、下部絶縁層１２１ａ及び上部絶縁層１２１ｂを区分して作成したが、全部同一の絶縁物質で構成されることもできる。
一方、下部絶縁層１２１ａの底部の表面端部には、公知の方式により複数の下部導電端子１３５ａ～１３５ｃが形成できる。前記複数の下部導電端子１３５ａ～１３５ｃは、例えばＤＩＭＭコネクタ(図１の１５０)の内部端子１５２と電気的に接続され、外部から提供される入出力信号を含む各種信号を受信する。
図に詳しく説明していないが、複数の上部導電端子１３０ａ～１３０ｄ及び複数の下部導電端子１３５ａ～１３５ｃは、印刷回路基板１１０内の複数の導電層１２３とのコンタクト(図示せず)によって適切に電気的に連結できる。場合に応じては、印刷回路基板１１０を貫通するスルービア(through via)１４０を介して、上部導電端子１３０ｄ及び下部導電端子１３５ｃが直接連結されることもできる。
このように、第１の入出力信号端子１３０ａは前記第１の補助パターン１２５ａとオーバーラップされ、第２の入出力信号端子１３０ｃは前記第２の補助パターン１２５ｂとオーバーラップされることで、第１の補助パターン１２５ａ及び第１の入出力信号端子１３０ａ間、並びに、第２の補助パターン１２５ｂ及び第２の入出力信号端子１３０ｃ間に両方向相互キャパシタＣｍａ、Ｃｍｂが生成される。また、第１の補助パターン１２５ａには第２の入出力信号Ｓ２が入力され、第２の補助パターン１２５ｂには第１の入出力信号Ｓ１が入力されるため、持続的に相互キャパシタを発生させることができる。
また、第１の補助パターン１２５ａ及び第２のコンタクト部ＣＴ２が第１の入出力信号端子１３０ａの面積範囲内に配置され、第２の補助パターン１２５ｂ及び第１のコンタクト部ＣＴ１が第２の入出力信号端子１３０ｃの面積範囲内に位置されるように、第１及び第２の補助パターン１２５ａ、１２５ｂは、相互スタッガー(stagger)形状に配置される。さらに、第１の補助パターン１２５ａ及び第２の補助パターン１２５ｂは、図２の垂直方向から見る時、相互オフセット(offset)され、第１のコンタクト部ＣＴ１及び第２のコンタクト部ＣＴ２も垂直方向から見る時、相互オフセットされる。
このような相互キャパシタＣｍａ、Ｃｍｂは、隣接の入出力信号端子間に発生し得るクロストークを効率よく低減できる。これについては以下でより詳細に説明する。
図５は、本発明の実施例によるクロストークの発生を説明するための図である。図６は、本発明の一実施例による相互キャパシタンスを減少させる原理を説明するための図である。
公知のように、一般にＤＩＭＭを含む半導体集積回路システムは、複数のバスラインを介して同時にデータがスイッチングされるので、Ｉ／Ｏ信号ライン間のクロストークの問題が非常に深刻である。
図５に示すように、クロストークは、例えば、ＮＥＸＴ(near end crosstalk)及びＦＥＸＴ(far end crosstalk)として評価されることができる。
前記ＮＥＸＴは、入出力信号(Ｓ)が入力される第１の入出力信号端子１３０ａ及び前記第２の入出力信号端子１３０ｃの近端(Ｐ１及びＰ３間)で発生するクロストークであり得る。前記ＦＥＸＴは、第１の入出力信号端子１３０ａ及び第２の入出力信号端子１３０ｃの遠端(Ｐ１及びＰ４間)で発生するクロストーク(以下、ＦＥＸＴ：far end crosstalk)であり得る。このようなＮＥＸＴ及びＦＥＸＴは、次の式で表される。
［数１］
ＮＥＸＴ ∝（Ｃｍ／Ｃ＋Ｌｍ／Ｌ)
ＦＥＸＴ ∝（Ｃｍ／Ｃ－Ｌｍ／Ｌ）
ここで、Ｃｍは第１の入出力信号端子１３０ａ及び第２の入出力信号端子１３０ｃ間の相互キャパシタンス(mutual capacitance)、Ｃは第１及び第２の入出力信号端子１３０ａ、１３０ｃの各々の有効相互キャパシタンス(effective mutual capacitance)、Ｌｍは第１及び第２の入出力信号端子１３０ａ、１３０ｃ間の相互インダクタンス(mutual inductance)、並びにＬは第１及び第２の入出力信号端子１３０ａ、１３０ｃの各々の有効相互インダクタンス(effective mutual inductance)を示す。本実施例では、説明の便宜上、キャパシタンス及びキャパシタは同じ符号を付し、インダクタンス及びインダクタも同じ符号を付す。
相互インダクタンスＬｍ及び有効相互インダクタンスＬの比率(Ｌｍ／Ｌ)が、相互キャパシタンスＣｍ及び有効相互キャパシタンスＣの比率(Ｃｍ／Ｃ)に比べて無視する程度のサイズである場合、前記ＮＥＸＴ及びＦＥＸＴは、相互キャパシタンスＣｍ及び有効相互キャパシタンスＣの比率(Ｃｍ／Ｃ)に支配的な影響を受ける。
本実施例では、有効相互キャパシタンス(Ｃ)を増大させるために、第１の入出力信号端子１３０ａ及び第２の入出力信号端子１３０ｃの下部に第１及び第２の補助パターン１２５ａ、１２５ｂを各々配置した。例えば、第１の補助パターン１２５ａは、第１の入出力信号端子１３０ａとオーバーラップされるように配置され、第２の補助パターン１２５ｂは、第２の入出力信号端子１３０ｃとオーバーラップされるように配置される。
第１の補助パターン１２５ａに第２の入出力信号Ｓ２が印加され、第２の補助パターン１２５ｂに第１の入出力信号Ｓ１が印加されることで、図６に示すように、第１の入出力信号端子１３０ａ及び第１の補助パターン１２５ａ間に第１の相互キャパシタＣｍａが発生され、第２の入出力信号端子１３０ｃ及び第２の補助パターン１２５ｂ間に第２の相互キャパシタＣｍｂが発生される。
このような第１の相互キャパシタＣｍａ、相互キャパシタンスＣｍ及び第２の相互キャパシタＣｍｂは、図６に示すように、第１の入出力信号Ｓ１及び第２の入出力信号Ｓ２が入力される端子間で並列に連結される。これにより、実質的な第１の相互キャパシタＣｍａ、相互キャパシタンスＣｍ及び第２の相互キャパシタＣｍｂの有効相互キャパシタンスが増大することで、ＦＥＸＴを減少させることができる。
図７は、本発明の一実施例による補助パターンの挿入に従うＦＥＸＴ測定結果を示すグラフである。
図７は、補助パターンを備えない場合、並びに、第１及び第２の補助パターン１２５ａ、１２５ｂのサイズを各々第１のサイズ乃至第４のサイズに順次増大させた場合、ＦＥＸＴを測定した結果を示す。ここで、第１及び第２のサイズは上部導電端子１３０ａ、１３０ｃの面積範囲以内であり、第３及び第４のサイズは上部導電端子１３０ａ、１３０ｃの面積範囲以上であり得る。
図７に示すように、印刷回路基板１１０内に上部導電端子１３０ａ、１３０ｃとオーバーラップされる第１及び第２の補助パターン１２５ａ、１２５ｂが配置される場合、補助パターンを備えない場合よりもＦＥＸＴ特性が著しく低下することが観察できる。
また、第１及び第２の補助パターン１２５ａ、１２５ｂのサイズが上部導電端子１３０ａ、１３０ｃの面積範囲内で増大するほど、相互キャパシタＣｍａ、Ｃｍｂが増大することで、ＦＥＸＴを減少させることが観察できる。
反面、第１及び第２の補助パターン１２５ａ、１２５ｂが上部導電端子１３０ａ、１３０ｃの範囲以上に増大する場合、例えば、第１及び第２の補助パターン１２５ａ、１２５ｂが第３及び第４のサイズを有する場合、ＦＥＸＴが過度相殺(over-compensation)を発生させることが確認できる。
図８は、本発明の一実施例による印刷回路基板１１０の底面図である。
図８に示すように、印刷回路基板１１０の底面に形成される複数の下部導電端子１３５のうち、入出力信号が伝達される第１及び第２の下部導電端子１３５ａ、１３５ｂと絶縁層を挟んで向かい合うように、第１及び第２の下部補助パターン１５０ａ、１５０ｂがさらに形成できる。
前記第１及び第２の下部補助パターン１５０ａ、１５０ｂは、印刷回路基板１１０の下部絶縁層１２１ａと積層構造物(Ｓ、図３又は図４参照)、例えば、最下部ビルドアップ層１２１間に、第１及び第２の下部導電端子１３５ａ、１３５ｂと各々向かい合う位置に形成できる。前記第１の下部補助パターン１５０ａは、第１の下部導電端子１３５ａと少なくとも一部がオーバーラップされながら、第２の下部導電端子１３５ｂと連結部Ｌ３及びコンタクト部ＣＴ４を介して電気的に連結できる。
前記第２の下部補助パターン１５０ｂは、第２の下部導電端子１３５ｂと少なくとも一部がオーバーラップされながら、前記第１の下部導電端子１３５ａと連結部Ｌ４及びコンタクト部ＣＴ５を介して電気的に連結できる。
ＤＩＭＭ１００の下部導電端子１３５ａ、１３５ｂと少なくとも一部がオーバーラップされる補助パターンを印刷回路基板１１０内に形成することで、入出力信号を伝達する隣接の下部導電端子間の相互キャパシタンスを相殺させることができる。
本実施例では、入出力信号を伝達する上下部導電端子の各々と向かい合うように印刷回路基板内に補助パターンを形成する。従って、補助パターンによって発生する相互キャパシタにより、ＦＥＸＴの上昇要因である相互キャパシタンスを減少(相殺)させることで、隣接端子間のクロストークが低減できる。
また、前記補助パターンは、自分と向かい合わない他の入出力信号が印加される入出力信号端子(又は入出力信号パッド)と電気的に連結することで、向かい合う入出力信号端子(又は入出力信号パッド)と持続的に相互キャパシタを発生させることができる。これにより、入出力信号レベルが変更されても、ＦＥＸＴ特性を改善することができる。
以上、本発明の好適な実施例を詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想の範囲内において当該分野における通常の知識を有した者によって多様な変形が可能である。
１１０ 印刷回路基板
１２５ａ、１２５ｂ 補助パターン
１３０ａ～１３０ｄ 上部導電端子
１３５ａ～１３５ｃ 下部導電端子
１５０ａ、１５０ｂ 下部補助パターン
Ｌ１、Ｌ２、Ｌ３、Ｌ４ 連結部
Ｃｍ、Ｃｍａ、Ｃｍｂ 相互キャパシタ(相互キャパシタンス)

Claims (15)

  1. 第１の表面及び第２の表面を含む印刷回路基板；
    前記印刷回路基板の前記第１の表面に配列される複数の導電端子；
    前記印刷回路基板の前記第２の表面に配列される複数の導電端子；及び、
    前記印刷回路基板の内部に、前記第１の表面に形成される前記複数の導電端子のうち、多様な入出力信号を伝達する前記第１の表面に配列された導電端子の各々と上部絶縁層を挟んで向かい合うように配列される導電型の補助パターンを含み、
    前記第１の表面に配列される複数の導電端子は、第１の入出力信号が提供される第１の入出力信号端子と、第２の入出力信号が提供される第２の入出力信号端子とを含み、
    前記補助パターンは、
    前記第２の入出力信号が入力され、前記第１の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第１の補助パターンと、
    前記第１の入出力信号が入力され、前記第２の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第２の補助パターンとを含む、半導体モジュール。
  2. 前記第１の入出力信号及び前記第２の入出力信号は互いに異なる信号である、請求項１に記載の半導体モジュール。
  3. 前記印刷回路基板は、
    前記第１の表面に隣接する前記上部絶縁層と、
    前記第２の表面に隣接する下部絶縁層と、
    前記下部絶縁層及び前記上部絶縁層間に介在する積層構造物とを含み、
    前記積層構造物は、
    交互に積層された複数の導電層及び複数のビルドアップ層を含み、
    前記第１の補助パターン及び前記第２の補助パターンは、前記積層構造物及び前記上部絶縁層間に介在される、請求項１に記載の半導体モジュール。
  4. 前記第２の表面に配列される前記複数の導電端子のうち、前記多様な入出力信号を伝達する前記第２の表面の導電端子と向かい合うように配置される下部補助パターンをさらに含み、
    前記下部補助パターンは、前記積層構造物及び前記下部絶縁層間に介在される、請求項３に記載の半導体モジュール。
  5. 前記第２の表面に配列される前記複数の導電端子は、前記第１の入出力信号が提供される第１の入出力信号端子と、前記第２の入出力信号が提供される第２の入出力信号端子とを含み、
    前記下部補助パターンは、
    前記第２の入出力信号が入力され、前記第２の表面の前記第１の入出力信号端子と向かい合うように配置される第１の下部補助パターンと、
    前記第１の入出力信号が入力され、前記第２の表面の前記第２の入出力信号端子と向かい合うように配置される第２の下部補助パターンとを含む、請求項４に記載の半導体モジュール。
  6. 前記第１の表面に配列される前記複数の導電端子の少なくとも一つと、前記第２の表面に配列される前記複数の導電端子の少なくとも一つとを連結するＴＳＶ(through silicon via)をさらに含む、請求項１に記載の半導体モジュール。
  7. 第１の表面及び第２の表面を含む印刷回路基板；
    前記印刷回路基板の前記第１の表面に実装される複数の半導体チップ；
    前記印刷回路基板の前記第１の表面の端部に位置し、前記複数の半導体チップに多様な入出力信号を含む各種信号を伝達する複数の第１の導電端子；及び、
    前記印刷回路基板内に形成され、前記複数の第１の導電端子のうち、前記多様な入出力信号を伝達する第１の導電端子と向かい合う位置に配置される複数の補助パターンを含み、
    前記第１の導電端子は、第１の入出力信号が提供される第１の入出力信号端子と、第２の入出力信号が提供される第２の入出力信号端子とを含み、
    前記複数の補助パターンは、
    前記第２の入出力信号が入力され、前記第１の入出力信号端子と第１の絶縁層を挟んで少なくとも一部が向かい合うように位置する第１の補助パターンと、
    前記第１の入出力信号が入力され、前記第２の入出力信号端子と前記第１の絶縁層を挟んで少なくとも一部が向かい合うように位置する第２の補助パターンとを含む、半導体モジュール。
  8. 前記印刷回路基板の前記第２の表面の端部に位置し、前記多様な入出力信号を含む前記各種信号が伝達される複数の第２の導電端子をさらに含む、請求項７に記載の半導体モジュール。
  9. 前記多様な入出力信号を伝達する前記第２の表面の前記複数の第２の導電端子と第２の絶縁層を挟んで向かい合うように、前記印刷回路基板内に配置される複数の下部補助パターンをさらに含む、請求項８に記載の半導体モジュール。
  10. 前記第１の入出力信号及び前記第２の入出力信号は互いに異なる信号である、請求項９に記載の半導体モジュール。
  11. 下部絶縁層と、前記下部絶縁層上に形成され、交互に積層される絶縁性を持つ複数のビルドアップ層及び複数の導電層からなる積層構造物と、前記積層構造物上に形成される上部絶縁層とを含む印刷回路基板；
    前記下部絶縁層の底部の一側端部に配列される複数の下部導電端子；
    前記上部絶縁層上の一側端部に形成される複数の上部導電端子；
    前記下部絶縁層及び前記積層構造物間に、前記複数の下部導電端子と向かい合うように形成される導電型の下部補助パターン；及び、
    前記上部絶縁層及び前記積層構造物間に、前記複数の上部導電端子と向かい合うように形成される導電型の上部補助パターンを含み、
    前記複数の上部導電端子は、第１の入出力信号が提供される第１の入出力信号端子と、第２の入出力信号が提供される第２の入出力信号端子とを含み、
    前記上部補助パターンは、前記第１の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように配置される第１の補助パターンと、前記第２の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第２の補助パターンとを含み、
    前記第１の補助パターンに前記第２の入出力信号が入力され、前記第２の補助パターンに前記第１の入出力信号が入力される、半導体モジュール。
  12. 前記複数の下部導電端子は、第３の入出力信号が提供される第３の入出力信号端子と、第４の入出力信号が提供される第４の入出力信号端子とを含み、
    前記下部補助パターンは、前記第３の入出力信号端子と前記下部絶縁層を挟んで少なくとも一部が向かい合うように配置される第３の補助パターンと、前記第４の入出力信号端子と前記上部絶縁層を挟んで少なくとも一部が向かい合うように位置する第４の補助パターンとを含み、
    前記第３の補助パターンに前記第４の入出力信号が入力され、前記第４の補助パターンに前記第３の入出力信号が入力される、請求項１１に記載の半導体モジュール。
  13. 前記第１の入出力信号及び前記第２の入出力信号は互いに異なる信号である、請求項１１に記載の半導体モジュール。
  14. 前記下部絶縁層及び前記積層構造物間に位置し、該下部補助パターンの一側又は他側の端部から前記他の種類の入出力信号を伝達する前記下部導電端子と向かい合う位置まで引出される連結部；及び、
    前記連結部及び前記他の種類の入出力信号を伝達する前記下部導電端子間を電気的に連結するコンタクト部をさらに含む、請求項１３に記載の半導体モジュール。
  15. 前記積層構造物及び前記上部絶縁層間に位置し、前記第１の補助パターンから前記第２の入出力信号端子と向かい合う位置まで引出される第１の連結部；
    前記上部絶縁層の内部に位置し、前記第１の連結部及び前記第２の入出力信号端子間を電気的に連結する第１のコンタクト部；
    前記積層構造物及び前記上部絶縁層間に位置し、前記第２の補助パターンから前記第１の入出力信号端子と向かい合う位置まで引出される第２の連結部；及び、
    前記上部絶縁層の内部に位置し、前記第２の連結部及び前記第１の入出力信号端子間を電気的に連結する第２のコンタクト部をさらに含む、請求項１１に記載の半導体モジュール。
JP2020002010A 2019-03-12 2020-01-09 印刷回路基板を含む半導体モジュール Active JP7486955B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190027986A KR102689959B1 (ko) 2019-03-12 2019-03-12 인쇄 회로 기판을 포함하는 반도체 모듈
KR10-2019-0027986 2019-03-12

Publications (2)

Publication Number Publication Date
JP2020150253A JP2020150253A (ja) 2020-09-17
JP7486955B2 true JP7486955B2 (ja) 2024-05-20

Family

ID=72423610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020002010A Active JP7486955B2 (ja) 2019-03-12 2020-01-09 印刷回路基板を含む半導体モジュール

Country Status (4)

Country Link
US (1) US11191151B2 (ja)
JP (1) JP7486955B2 (ja)
KR (1) KR102689959B1 (ja)
CN (1) CN111696948B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198846A (ja) 2007-02-14 2008-08-28 Fujitsu Ltd 多層配線基板およびその製造方法
JP2016515370A (ja) 2013-03-14 2016-05-26 パンドウィット・コーポレーション 改善されたクロストーク性能を有するコネクタ及びシステム
US20180007782A1 (en) 2016-07-02 2018-01-04 Intel Corporation Capacitive structures for crosstalk reduction

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
JP4114353B2 (ja) * 2002-01-16 2008-07-09 凸版印刷株式会社 クロストークノイズ低減多層配線回路基板及びその製造方法
TWI270195B (en) * 2003-07-30 2007-01-01 Innochips Technology Complex laminated chip element
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4731291B2 (ja) * 2005-11-25 2011-07-20 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法
US20070205498A1 (en) * 2006-03-02 2007-09-06 Qimonda North America Corp. Signal Routing in a Multilayered Printed Circuit Board
US7344402B2 (en) * 2006-03-16 2008-03-18 Lenovo Pte. Ltd. Apparatus and method for component module insertion and removal protection
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
KR20090114628A (ko) 2008-04-30 2009-11-04 주식회사 하이닉스반도체 인쇄회로기판
CN201478290U (zh) * 2009-08-04 2010-05-19 太聚能源股份有限公司 半导体芯片模块
JP5413597B2 (ja) * 2010-03-01 2014-02-12 新光電気工業株式会社 配線基板
WO2012086107A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 電子部品実装構造中間体、電子部品実装構造体および電子部品実装構造体の製造方法
WO2013095449A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Minimizing crosstalk in a data transfer device
JP6058349B2 (ja) * 2012-10-24 2017-01-11 ルネサスエレクトロニクス株式会社 電子装置及び半導体装置
US10056323B2 (en) * 2014-04-24 2018-08-21 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
KR102233068B1 (ko) * 2014-09-01 2021-03-30 삼성전자주식회사 반도체 메모리 장치의 결함 메모리 셀 리페어 방법
JP2016201442A (ja) * 2015-04-09 2016-12-01 富士電機株式会社 半導体装置及び三端子コンデンサ
JP6543129B2 (ja) * 2015-07-29 2019-07-10 ルネサスエレクトロニクス株式会社 電子装置
CN106486736B (zh) * 2015-08-28 2019-10-18 爱思开海力士有限公司 立体式电磁干扰抑制结构及具有该立体式电磁干扰抑制结构的电子装置
KR20170039451A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
KR20180070575A (ko) * 2015-10-15 2018-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
KR102567364B1 (ko) * 2016-01-27 2023-08-16 삼성전자주식회사 안테나 보조 장치 및 이를 포함하는 전자 장치
US10091873B1 (en) 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198846A (ja) 2007-02-14 2008-08-28 Fujitsu Ltd 多層配線基板およびその製造方法
JP2016515370A (ja) 2013-03-14 2016-05-26 パンドウィット・コーポレーション 改善されたクロストーク性能を有するコネクタ及びシステム
US20180007782A1 (en) 2016-07-02 2018-01-04 Intel Corporation Capacitive structures for crosstalk reduction

Also Published As

Publication number Publication date
KR102689959B1 (ko) 2024-07-29
JP2020150253A (ja) 2020-09-17
CN111696948A (zh) 2020-09-22
CN111696948B (zh) 2023-06-09
KR20200109028A (ko) 2020-09-22
US11191151B2 (en) 2021-11-30
US20200296822A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
US9674941B2 (en) Printed circuit board for mobile platforms
US7456505B2 (en) Integrated circuit chip and integrated device
US6750403B2 (en) Reconfigurable multilayer printed circuit board
EP2785155B1 (en) Circuit board and electronic device
US7001834B2 (en) Integrated circuit and method of manufacturing an integrated circuit and package
US20050121766A1 (en) Integrated circuit and method of manufacturing an integrated circuit and package
KR100709059B1 (ko) 메모리 시스템 및 메모리 모듈
CN110875288B (zh) 半导体器件封装
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
CN109936912B (zh) 具有旁路电容的电子模块卡结构
JP7486955B2 (ja) 印刷回路基板を含む半導体モジュール
US9484295B2 (en) Image forming apparatus, chip, and chip package to reduce cross-talk between signals
US20150294712A1 (en) Printed circuit board and printed wiring board
CN113498248B (zh) 电路板组件及应用其的电子装置
CN220962265U (zh) 板载内存
JP2005310885A (ja) プリント配線板
JP5234527B2 (ja) 部品内蔵基板
JP2015130391A (ja) プリント配線板、半導体装置及び積層型半導体装置
JP2681425B2 (ja) 半導体集積回路装置
KR20210132363A (ko) 메모리 칩 및 메모리 컨트롤러를 포함하는 메모리 패키지
JP2023087455A (ja) 電子モジュール及び電子機器
CN117678327A (zh) 半导体芯片封装
KR20220059271A (ko) 적층형 엠아이엠 캐패시터 회로
CN117177432A (zh) 半导体封装装置及其半导体配线板
JPH0855955A (ja) 集積回路用多層基板及び集積回路用多層基板用内層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240508

R150 Certificate of patent or registration of utility model

Ref document number: 7486955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150