JP7476538B2 - 半導体装置を製造する方法 - Google Patents

半導体装置を製造する方法 Download PDF

Info

Publication number
JP7476538B2
JP7476538B2 JP2020006889A JP2020006889A JP7476538B2 JP 7476538 B2 JP7476538 B2 JP 7476538B2 JP 2020006889 A JP2020006889 A JP 2020006889A JP 2020006889 A JP2020006889 A JP 2020006889A JP 7476538 B2 JP7476538 B2 JP 7476538B2
Authority
JP
Japan
Prior art keywords
layer
sealing
semiconductor chip
temporary fixing
fixing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020006889A
Other languages
English (en)
Other versions
JP2021114549A (ja
Inventor
正明 竹越
圭祐 西戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2020006889A priority Critical patent/JP7476538B2/ja
Publication of JP2021114549A publication Critical patent/JP2021114549A/ja
Application granted granted Critical
Publication of JP7476538B2 publication Critical patent/JP7476538B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置を製造する方法に関する。
電子機器の小型化のために、半導体チップの電極面上に基板と接続するためのバンプを直接設けられたウエハレベルパッケージが採用されることがある。さらに、バンプ数の増加及び配線の微細化を実現するために、半導体チップのサイズよりも大きな領域に引き出された配線を有するファンアウトのウエハレベルパッケージの需要が高まっている。
ファンアウトのウエハレベルパッケージを形成する方法として、仮固定材層上に半導体チップを配置し、その状態で半導体チップを封止する封止層を形成することを含む、チップファースト/フェイスダウンのプロセスがある。仮固定材層は、封止層が形成された後、封止層及び半導体チップから剥離される(例えば、特許文献1、2)。
特許3594853号公報 特開2013-098393号公報
仮固定材層上に配置された半導体チップを封止する封止層を形成する場合、封止層及び半導体チップから仮固定材層を剥離したときに、封止層及び半導体チップが露出した面が形成される。このとき、図3に模式的に例示されるように、チップ本体部11及び電極パッド12を有する半導体チップ10が封止層1の表面よりも高く突き出すことにより、半導体チップ10と封止層1とで微小な段差Gが形成されることがある。従来は無視できたような微小な段差であっても、電極パッド12に接続される配線が極めて微細である場合、正常な配線形成の妨げとなり得る。
そこで本発明は、半導体チップを封止する封止層を仮固定材層上で形成することを含む方法によって半導体装置を製造する場合において、半導体チップと封止層とで形成される微小な段差を更に低減する方法を提供する。
本発明の一側面に係る半導体装置を製造する方法は、
支持体、及び該支持体上に設けられた仮固定材層を備えるキャリア基板を準備する工程と、
仮固定材層上に、チップ本体部、及び該チップ本体部の外表面上に設けられた電極パッドを有する半導体チップを、前記電極パッドが前記仮固定材層に接する向きで配置する工程と、
前記半導体チップを封止する封止層を形成することにより、前記半導体チップ及び前記封止層を含む封止構造体を形成する工程であって、前記封止構造体が、前記仮固定材層と接する接続面を有し、該接続面に前記半導体チップが露出している、工程と、
前記封止構造体から前記キャリア基板を分離する工程と、
前記封止構造体の前記接続面上に、前記電極パッドに接続された配線を含む再配線層を形成する工程と、をこの順で含む。前記封止層が、硬化性樹脂及び無機充填剤を含有する顆粒状の封止材を金型内で加熱及び加圧することを含むコンプレッションモールディングによって形成される。
半導体チップと封止層とで微小な段差が形成される要因として、コンプレッションモールディングにおいて半導体チップが仮固定材層に押し込まれることも推察された。しかし、本発明者らの知見によれば、そのような半導体チップの押し込みよりも、段差の形成に対しては封止材の硬化収縮及び熱収縮の影響が大きい。硬化性樹脂及び無機充填剤を含有する顆粒状の封止材は、液状の封止材と比較して小さな硬化収縮及び熱収縮を示すことから、これを用いたコンプレッションモールディングを採用することにより、半導体チップと封止層とで形成される微小な段差が効果的に低減されると考えられる。
本発明の一側面に係る方法によれば、半導体チップを封止する封止層を仮固定材層上で形成することを含む方法によって半導体装置を製造する場合において、半導体チップと封止層とで形成される微小な段差を更に低減することができる。
半導体装置を製造する方法の一実施形態を示す工程図である。 半導体装置を製造する方法の一実施形態を示す工程図である。 半導体チップと封止層とで形成される段差の一例を示す模式図である。
以下、本発明のいくつかの実施形態について詳細に説明する。ただし、本発明は以下の実施形態に限定されるものではない。図面の寸法比率は図示した比率に限られるものではない。本明細書において「~」を用いて示された数値範囲は、「~」の前後に記載される数値をそれぞれ最小値及び最大値として含む範囲を示す。
図1及び図2は、半導体装置を製造する方法の一実施形態を示す工程図である。図1及び図2に示される方法は、チップファースト/フェイスダウンのファンアウトのウエハレベルパッケージを製造する組立プロセスの一例である。本実施形態に係る方法は、支持体41、及び支持体41上に設けられた仮固定材層42を備えるキャリア基板40を準備する工程と、1つの仮固定材層42上に、チップ本体部11、及びチップ本体部11の外表面上に設けられた電極パッド12を有する複数の半導体チップ10を、電極パッド12が仮固定材層42に接する向きで配置する工程(図1の(a))と、半導体チップ10を封止する封止層1を形成することにより、半導体チップ10及び封止層1からなる封止構造体5を形成する工程であって、封止構造体5が、仮固定材層42と接する接続面を有し、接続面に半導体チップ10が露出している、工程(図1の(b)、(c))と、封止構造体5からキャリア基板40を分離する工程(図1の(d)及び図2の(a))と、封止構造体5の接続面S上に、電極パッド12に接続された配線31を含む再配線層3を形成する工程(図2の(f))と、封止構造体5を接続面Sとは反対側の面から研削する工程(図2の(g))と、再配線層3の封止構造体5とは反対側の面上に、配線31と接続されたはんだボール30を設ける工程(図2の(h))と、封止構造体5を再配線層3とともに分割して、個片化された半導体装置100を得る工程(図2の(h))とから主に構成される。
支持体41は、半導体チップ10を支持可能な程度の強度及び剛性を有していればよく、その材質は特に限定されない。例えば、支持体41が、ガラス板、金属板、シリコンウェハ又は有機基板であってもよい。仮固定材層42がUV照射又はレーザー照射によって剥離される場合、最も典型的には、支持体41がガラス板である。金属板は、平坦な表面、及び封止工程での耐久性の点で有利である。支持体41が円盤状であってもよく、その直径がシリコンウエハと同程度(例えば12インチ程度)であってもよい。支持体41が矩形の主面を有する板状体であってもよく、その場合の主面の1片の長さが600mm程度であってもよい。
支持体41の厚さは、特に制限されないが、例えば200~2000μmであってもよい。支持体41の仮固定材層42側の面上に、半導体チップ10の位置決めのためのアライメントマークが設けられてもよい。アライメントマークは、金属、樹脂等の任意の材料を用いて形成することができる。支持体41自体にアラインメントマークを刻んでもよい。アライメントマークが設けられる場合、仮固定材層42が、アライメントマークを視認可能な程度に透明であってもよい。
仮固定材層42を形成する材料は、半導体装置の製造において、仮固定又は仮接着の目的で用いられている材料から選択することができる。市販の半導体製造用の保護テープを仮固定材層として利用してもよい。仮固定材層42の厚さは、例えば1~400μmであってもよい。
半導体チップ10は、対向する2つの主面を有する板状のチップ本体部11、及びチップ本体部11の一方の主面上に形成された複数の電極パッド12を有する、フェイスダウン型のチップである。チップ本体部11はベアチップであってもよい。半導体チップの最大幅が、例えば100~50000μmであってもよい。半導体チップはこれに限定されず、必要により大きさ、材質、付着物、機能等の異なる任意の半導体チップが選択できる。
半導体チップ10を仮固定材層42上に配置する方法は、特に限定されない。半導体装置の製造工程で通常用いられているダイボンダ等の任意の装置及び方法を適用することができる。温度、圧力、印加時間等を含む条件も任意に設定できる。1つの仮固定材層42上に配置される半導体チップの数は、1個又は2個以上であってもよく、30000個以下であってもよい。
図1の(b)は、コンプレッションモールディングによって封止層を形成する工程の一例を示す。ここでは、対向して配置された1対の金型51,52の間のキャビティ50内で、キャリア基板40及びこれに仮固定された半導体チップ10からなる構造体と、顆粒状の封止材1Aとを、半導体チップ10が内側になる向きで対向する位置に配置する。次いで、キャリア基板40、半導体チップ10、及び封止材1Aが、キャビティ50内で加熱及び加圧される。これにより、半導体チップ10を封止する封止層1を有する封止構造体5が仮固定材層42上に形成される。
封止材1Aは、通常、室温(25℃)において固形の顆粒状である。顆粒状の封止材1Aの粒径は、平均で1.0~7.0mm、又は2.0~3.5mmであってもよい。ここでの粒径は個別の粒子の最大幅を意味する。顆粒状の封止材1Aの個別の粒子は、封止材の粉体から形成された凝集体であってもよい。
コンプレッションモールディングにおける加熱温度(以下「封止温度」ということがある。)は、100℃以上150℃以下であってもよい。封止温度は、通常、コンプレッションモールディングに用いられる金型51,52の温度である。封止温度は、封止材1Aが硬化する温度の範囲で設定される。封止温度が150℃以下であると、形成された封止層1が室温まで冷却するときの熱収縮が特に低く抑えられ、これが半導体チップと封止層とで形成される微小な段差の更なる低減に寄与し得る。同様の観点から封止温度が130℃以下であってもよい。封止温度が100℃以上であると、適度に短い時間で封止層1を十分に硬化し易い。必要により、金型51,52から取り出した封止構造体5を更に加熱してもよい。
封止材1Aの成型収縮率が、0.5%以下、0.4%以下、又は0.3%以下であってもよい。成型収縮率は、封止層1の25℃における体積がLaで、封止層1の封止温度における体積がLbであるとき、式:Sm={(Lb-La)/Lb}×100で算出される値Smである。金型51,52によって形成されるキャビティ50のうち封止層1が占める部分の封止温度における体積を、Lbとして用いてもよい。成型収縮率が小さいことは、半導体チップと封止層とで形成される微小な段差の更なる低減に貢献することができる。
半導体チップ10の厚さが、封止層1の厚さに対して1/3以下、又は1/4以下であってもよい。ここでいう封止層1の厚さは、封止構造体5の接続面Sに垂直な方向における封止層1の厚さの最大値を意味し、これは、通常、半導体チップ10を有する封止構造体5の厚さと一致する。封止層1の厚さに対する半導体チップ10の厚さの比率が小さいと、比較的小さい収縮率を有する半導体チップ10の影響が小さくなり、その結果、半導体チップと封止層とで形成される微小な段差がより一層顕著に低減される傾向がある。同様の観点から、半導体チップ10の厚さが、封止層1の厚さに対して1/4以下であってもよい。
封止材1Aは、硬化性樹脂及び無機充填剤を含有する。無機充填剤をある程度多く含有する封止材は、室温で固形であり、顆粒状の形態を維持し易い。顆粒状の形態維持、及び熱収縮率低減の観点から、無機充填剤の含有量は、封止材1Aの体積を基準として55体積%~90体積%、60体積%~90体積%、又は70体積%~85体積%であってもよい。無機充填剤の含有量が大きいと耐リフロー性が向上する傾向がある。無機充填剤の含有量が小さいと充填性が向上する傾向がある。
無機充填剤は、例えば、溶融シリカ、結晶シリカ、アルミナ、ジルコン、珪酸カルシウム、炭酸カルシウム、チタン酸カリウム、炭化珪素、窒化珪素、窒化アルミ、窒化ホウ素、ベリリア、ジルコニア、ジルコン、フォステライト、ステアタイト、スピネル、ムライト、及びチタニアから選ばれる1種以上の無機材料を含む粒子であってもよい。無機充填剤がガラス繊維であってもよい。水酸化アルミニウム、水酸化マグネシウム、硼酸亜鉛、及びモリブデン酸亜鉛から選ばれる無機材料を含む無機充填剤は、難燃性向上の観点からも有用である。充填性、線膨張係数の低減の観点から、無機充填剤が溶融シリカを含んでいてもよい。高熱伝導性の観点から、無機充填剤がアルミナを含んでいてもよい。無機充填剤の形状は、特に制限されないが、充填性及び金型摩耗性の点から、例えば球形であってもよい。これらの無機充填剤は、単独で、又は2種以上を組み合わせて封止材に配合される。
封止材1Aを構成する硬化性樹脂は、例えばエポキシ樹脂であってもよく、その場合、封止材1Aがエポキシ樹脂の硬化剤を更に含有してもよい。
エポキシ樹脂は、封止材において一般に使用されているものであれば、特に制限はない。エポキシ樹脂の具体例としては、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、及びトリフェニルメタン骨格を有するエポキシ樹脂等のノボラック型エポキシ樹脂;ビスフェノールA、ビスフェノールF、ビスフェノールS、アルキル置換又は非置換のビフェノール等のジグリシジルエーテルであるビスフェノール型エポキシ樹脂;スチルベン型エポキシ樹脂;ハイドロキノン型エポキシ樹脂;グリシジルエステル型エポキシ樹脂;グリシジルアミン型エポキシ樹脂;ジシクロペンタジエンとフェノ-ル類の共縮合樹脂のエポキシ化物;ナフタレン環を有するエポキシ樹脂;フェノール・アラルキル樹脂、ナフトール・アラルキル樹脂等のアラルキル型フェノール樹脂のエポキシ化物;トリメチロールプロパン型エポキシ樹脂;テルペン変性エポキシ樹脂;オレフィン結合を過酢酸等の過酸で酸化して得られる線状脂肪族エポキシ樹脂;脂環族エポキシ樹脂;及び硫黄原子含有エポキシ樹脂が挙げられる。室温(25℃)で固体又は高粘度のエポキシ樹脂は、液状のエポキシ樹脂と比べ、比較的小さい硬化収縮及び熱収縮を示す硬化物を形成する傾向がある。
硬化剤は、エポキシ樹脂の硬化剤として一般に使用されているものであれば特に制限はない。硬化剤の具体例としては、ノボラック型フェノール樹脂、フェノール・アラルキル樹脂、アラルキル型フェノール樹脂、ジクロペンタジエン型フェノールノボラック樹脂、及びテルペン変性フェノール樹脂が挙げられる。
封止材1Aは、硬化促進剤を更に含んでいてもよく、その例としてはホスフィン化合物とキノン化合物との付加反応物が挙げられる。封止材1Aにおける硬化促進剤(又はホスフィン化合物とキノン化合物との付加反応物)の含有量は、硬化時間の観点から、封止材1Aの質量を基準として0.3~0.05質量%、又は0.2~0.1質量%であってもよい。ホスフィン化合物とキノン化合物との付加反応物の含有量が、硬化時間の観点から、エポキシ樹脂の量に対して、0.5~5質量%、又は1~3質量%であってもよい。
封止材1Aは、カップリング剤を更に含んでいてもよい。カップリング剤によって無機充填剤とその他の樹脂成分との接着性を高めることができる。充填性の観点から、封止材1Aがエポキシ基を有するシランカップリング剤を含んでもよい。
封止材1Aがカップリング剤を含む場合、その含有量は、封止材1Aの質量を基準として、0.037質量%~4.75質量%であってもよい。カップリング剤の含有量が0.037質量%以上であると、封止層1の接着性が向上する傾向がある。カップリング剤の含有量が4.75質量%以下であると、封止材1Aの成形性が向上する傾向がある。同様の観点から、カップリング剤の含有量が0.05質量%~3質量%、又は0.1質量%~2.5質量%であってもよい。
カップリング剤は、特に制限されず、例えば、1級、2級及び3級アミノ基から選ばれる少なくとも1種のアミノ基を有するシラン化合物、エポキシシラン、メルカプトシラン、アルキルシラン、ウレイドシラン、ビニルシラン等の各種シラン系化合物(シランカップリング剤)であってもよく、チタン系化合物(チタネート系カップリング剤)、アルミニウムキレート類、アルミニウム/ジルコニウム系化合物であってもよい。
カップリング剤の具体例としては、ビニルトリクロロシラン、ビニルトリエトキシシラン、ビニルトリス(β-メトキシエトキシ)シラン、γ-メタクリロキシプロピルトリメトキシシラン、及びビニルトリアセトキシシラン等の不飽和結合を有するシランカップリング剤;β-(3,4-エポキシシクロヘキシル)エチルトリメトキシシラン、γ-グリシドキシプロピルトリメトキシシラン、及びγ-グリシドキシプロピルメチルジメトキシシラン等のエポキシ基を有するシランカップリング剤;γ-メルカプトプロピルトリメトキシシラン、γ-アミノプロピルトリメトキシシラン、γ-アミノプロピルメチルジメトキシシラン、γ-アミノプロピルトリエトキシシラン、γ-アミノプロピルメチルジエトキシシラン、γ-アニリノプロピルトリメトキシシラン、γ-アニリノプロピルトリエトキシシラン、γ-(N,N-ジメチル)アミノプロピルトリメトキシシラン、γ-(N,N-ジエチル)アミノプロピルトリメトキシシラン、γ-(N,N-ジブチル)アミノプロピルトリメトキシシラン、γ-(N-メチル)アニリノプロピルトリメトキシシラン、γ-(N-エチル)アニリノプロピルトリメトキシシラン、γ-(N,N-ジメチル)アミノプロピルトリエトキシシラン、γ-(N,N-ジエチル)アミノプロピルトリエトキシシラン、γ-(N,N-ジブチル)アミノプロピルトリエトキシシラン、γ-(N-メチル)アニリノプロピルトリエトキシシラン、γ-(N-エチル)アニリノプロピルトリエトキシシラン、γ-(N,N-ジメチル)アミノプロピルメチルジメトキシシラン、γ-(N,N-ジエチル)アミノプロピルメチルジメトキシシラン、γ-(N,N-ジブチル)アミノプロピルメチルジメトキシシラン、γ-(N-メチル)アニリノプロピルメチルジメトキシシラン、γ-(N-エチル)アニリノプロピルメチルジメトキシシラン、N-(トリメトキシシリルプロピル)エチレンジアミン、N-(ジメトキシメチルシリルイソプロピル)エチレンジアミン、メチルトリメトキシシラン、ジメチルジメトキシシラン、メチルトリエトキシシラン、γ-クロロプロピルトリメトキシシラン、ヘキサメチルジシラン、ビニルトリメトキシシラン、及びγ-メルカプトプロピルメチルジメトキシシラン等のシラン系カップリング剤;並びに、イソプロピルトリイソステアロイルチタネート、イソプロピルトリス(ジオクチルパイロホスフェート)チタネート、イソプロピルトリ(N-アミノエチル-アミノエチル)チタネート、テトラオクチルビス(ジトリデシルホスファイト)チタネート、テトラ(2,2-ジアリルオキシメチル-1-ブチル)ビス(ジトリデシル)ホスファイトチタネート、ビス(ジオクチルパイロホスフェート)オキシアセテートチタネート、ビス(ジオクチルパイロホスフェート)エチレンチタネート、イソプロピルトリオクタノイルチタネート、イソプロピルジメタクリルイソステアロイルチタネート、イソプロピルトリドデシルベンゼンスルホニルチタネート、イソプロピルイソステアロイルジアクリルチタネート、イソプロピルトリ(ジオクチルホスフェート)チタネート、イソプロピルトリクミルフェニルチタネート、及びテトライソプロピルビス(ジオクチルホスファイト)チタネート等のチタネート系カップリング剤が挙げられる。これらは単独で又は2種類以上を組み合わせ封止材1Aに配合される。
封止層1が形成された後、図1の(d)及び図2の(a)に示されるように、支持体41を仮固定材層42から分離することと、仮固定材層42を封止構造体5から剥離することとを含む方法により、キャリア基板40が封止構造体5から分離される。支持体41と仮固定材層42とを分離する方法は特に限定されず、例えば加熱、UV照射、レーザー照射、及び機械分割から選ばれる方法が用いられ得る。仮固定材層42を封止構造体5から剥離する方法は特に限定されず、例えば、機械はく離、及び溶剤洗浄から選ばれる方法が用いられ得る。仮固定材層42が熱発泡樹脂又は熱可塑性樹脂から形成されている場合、例えば、封止構造体5をホットプレートで熱しながら、仮固定材層42を引き剥がすことができる。
キャリア基板40が除去された後、図2の(f)に示されるように、接続面S上に再配線層3が形成される。再配線層3は、電極パッド12に接続された配線31と、配線31の間に形成された絶縁層32とを有する。
配線31は、接続面Sに平行な方向に延在する複数の層の部分と、接続面Sに垂直な方向に延在する部分とを含む。接続面Sに平行な方向における配線31の幅は、特に制限されないが、例えば10μm以下、9μm以下、8μm以下、7μm以下、又は6μm以下であってもよく、1μm以上であってもよい。ここでの配線31の幅は、接続面Sに平行な方向における配線31の最小幅を意味する。半導体チップ10と封止層1とで形成される微小な段差が十分に小さいと、微小な幅を有する微細な配線31を含む再配線層を、高い精度で容易に形成することができる。隣り合う配線31同士の間を埋める絶縁層32の最小幅も上記と同様の範囲であることができる。
再配線層3を形成する方法は特に制限されず、例えばセミアディティブ法又はこれに類する方法を採用することができる。配線31は、例えば、銅、チタン等の金属によって形成される金属配線であることができる。絶縁層32は、例えば感光性樹脂によって形成することができる。例えば、感光性樹脂を用いて絶縁層32を形成するとともに、セミアディティブ法等によって銅配線を配線31として形成することにより、微細な配線31を含む再配線層3を容易に形成することができる。
絶縁層32を形成するために感光性樹脂は、特に制限されないが、例えば、(A)アルカリ可溶性樹脂と、(B)光により酸を生成する化合物と、(C)熱架橋剤と、(D)アクリル樹脂とを含む感光性樹脂組成物であってもよい。
(A)アルカリ可溶性樹脂は、例えば、下記式(1)で表される構造単位を含む重合体であってもよい。
Figure 0007476538000001
式(1)中、Rは水素原子又はメチル基を示し、Rは炭素数1~10のアルキル基、炭素数6~10のアリール基又は炭素数1~10のアルコキシ基を示し、aは0~3の整数を示し、bは1~3の整数を示す。このアルカリ可溶性樹脂は、式(1)で表される構造単位を与えるモノマを重合させることによって得られる。
(1)において、Rで表わされる炭素数1~10のアルキル基としては、例えば、メチル基、エチル基、プロピル基、ブチル基、ペンチル基、ヘキシル基、ヘプチル基、オクチル基、ノニル基及びデシル基が挙げられる。これらの基は直鎖状であっても、分岐鎖状であってもよい。炭素数6~10のアリール基としては、例えば、フェニル基及びナフチル基が挙げられる。炭素数1~10のアルコキシ基としては、例えば、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、ペントキシ基、ヘキソキシ基、ヘプトキシ基、オクトキシ基、ノノキシ基及びデコキシ基が挙げられる。これらの基は直鎖状であっても、分岐鎖状であってもよい。
式(1)で表される構造単位を与えるモノマの例としては、p-ヒドロキシスチレン、m-ヒドロキシスチレン、o-ヒドロキシスチレン、p-イソプロペニルフェノール、m-イソプロペニルフェノール及びo-イソプロペニルフェノールが挙げられる。これらのモノマはそれぞれ1種単独で又は2種以上を組み合わせて使用することができる。
(B)光により酸を生成する化合物の例としては、o-キノンジアジド化合物、アリールジアゾニウム塩、ジアリールヨードニウム塩、及びトリアリールスルホニウム塩が挙げられる。(B)光により酸を生成する化合物は、これらの化合物のうちの1種、又は、2種以上の組み合わせであってもよい。感度が高いことから、o-キノンジアジド化合物を用いてもよい。
(C)熱架橋剤の例としては、フェノール性水酸基を有する化合物、ヒドロキシメチルアミノ基を有する化合物及びエポキシ基を有する化合物が挙げられる。ここでいう「フェノール性水酸基を有する化合物」には、(A)アルカリ可溶性樹脂は包含されない。熱架橋剤としてのフェノール性水酸基を有する化合物は、熱架橋剤としてだけでなく、アルカリ水溶液で現像する際の露光部の溶解速度を増加させ、感度を向上させることができる。フェノール性水酸基を有する化合物の重量平均分子量は、アルカリ水溶液に対する溶解性、感光特性及び機械特性のバランスを考慮すると、2000以下、94~2000、108~2000、又は108~1500であってもよい。
(D)アクリル樹脂は、例えば、下記式(2)で表される構造単位を有する重合体であってもよい。式(2)中、Rは水素原子又はメチル基を示す。
Figure 0007476538000002
式(2)で表される構造単位を与えるモノマの例としては、1,4-シクロヘキサンジメタノ-ルモノ(メタ)アクリレートが挙げられる。
再配線層3が形成された後、図2の(g)に示されるように、封止構造体5が、接続面Sとは反対側の面から任意の厚さになるまで研削される。研削方法は、特に限定されず、例えば、半導体製造工程で広く適用されているグラインダのような、砥石を用いた機械研削であってもよい。封止層1だけが研削されてもよいし、封止層1とともにチップ本体部11の一部が研削されてもよい。封止構造体5が研削されなくてもよい。
続いて、図2の(h)に示されるように、再配線層3の封止構造体5とは反対側の面上に、配線31と接続されたはんだボール30が設けられ、更に、封止構造体5を再配線層3とともに分割して、個片化された半導体装置100が得られる。はんだボール30を形成する方法、及び、封止構造体5及び再配線層3を分割する方法は特に制限されない。例えば、はんだボール30を形成するために、N2リフロー装置、及びフラックス等の試薬を用いることができる。封止構造体5及び再配線層3を分割するために、例えば、ダイサを用いることができる。
以下、実施例を挙げて本発明についてさらに具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。
1.封止材
表1に示される特性を有する顆粒状封止材及び液状封止材を準備した。表中のTg(ガラス転移温度)及び線膨張係数は封止材の硬化物の物性である。線膨張係数はTg未満の温度領域における値である。
Figure 0007476538000003
2.成型試験
支持体としてのアルミニウム板(320mm×320mm×1.1mm厚)上に、仮固定材層(Revalpha3195V、日東電工)を貼り合わせて、キャリア基板を準備した。仮固定材層上に、110μm、400μm又は670μmの厚さを有する3種の半導体チップを、それぞれ27個ずつ配置した。半導体チップをキャリア基板とともにコンプレッションモールディング装置の金型内に配置し、金型内に更に顆粒状封止材を入れた。温度130℃、時間360秒のコンプレッションモールディングにより、厚さ800μmの封止層を形成した。次いで、金型から封止構造体をキャリア基板とともに取り出し、キャリア基板を封止構造体から剥離した。剥離後、半導体チップと封止層とで形成された段差G(図3参照)を接触式表面粗さ計によって測定した。比較のため、顆粒状封止材に代えて液状封止材を用いて同様の試験を行った。
表1に段差Gの平均値を示す。顆粒状封止材を用いることにより、半導体チップと封止層とで形成される段差が顕著に低減されることが確認された。
本発明に係る方法によれば、仮固定材層の種類にかかわらず、ファンアウトウエハレベルパッケージの組立プロセス中に生じる半導体チップと封止層との微小な段差を低減することできる。その結果、製造コストを抑えながら、より高機能な半導体装置の製造が可能となる。
1…封止層、1A…封止材、3…再配線層、5…封止構造体、10…半導体チップ、11…チップ本体部、12…電極パッド、31…配線、32…絶縁層、40…キャリア基板、41…支持体、42…仮固定材層、51,52…金型、100…半導体装置、S…接続面、G…段差。

Claims (5)

  1. 支持体、及び該支持体上に設けられた仮固定材層を備えるキャリア基板を準備する工程と、
    前記仮固定材層上に、チップ本体部、及び該チップ本体部の外表面上に設けられた電極パッドを有する半導体チップを、前記電極パッドが前記仮固定材層に接する向きで配置する工程と、
    前記半導体チップを封止する封止層を形成することにより、前記半導体チップ及び前記封止層を含む封止構造体を形成する工程であって、前記封止構造体が、前記仮固定材層と接する接続面を有し、該接続面に前記半導体チップが露出している、工程と、
    前記封止構造体から前記キャリア基板を分離する工程と、
    前記封止構造体の前記接続面上に、前記電極パッドに接続された配線を含む再配線層を形成する工程と、
    をこの順で含み、
    前記封止層が、硬化性樹脂及び無機充填剤を含有する顆粒状の封止材を金型内で加熱及び加圧することを含むコンプレッションモールディングによって形成され、
    前記顆粒状の封止材の粒径が平均で2.0~3.5mmである、
    半導体装置を製造する方法。
  2. 前記配線の幅が8μm以下である、請求項1に記載の方法。
  3. 前記半導体チップの厚さが、前記封止層の厚さに対して1/3以下である、請求項1又は2に記載の方法。
  4. 前記封止材の成型収縮率が0.5%以下であり、
    前記成型収縮率が、前記封止層の25℃における体積がLaで、前記封止層の前記コンプレッションモールディングにおける加熱温度における体積がLbであるとき、式:Sm={(Lb-La)/Lb}×100で算出される値Smである、
    請求項1~3のいずれか一項に記載の方法。
  5. 前記コンプレッションモールディングにおける加熱温度が100℃以上150℃以下である、請求項1~4のいずれか一項に記載の方法。
JP2020006889A 2020-01-20 2020-01-20 半導体装置を製造する方法 Active JP7476538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020006889A JP7476538B2 (ja) 2020-01-20 2020-01-20 半導体装置を製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020006889A JP7476538B2 (ja) 2020-01-20 2020-01-20 半導体装置を製造する方法

Publications (2)

Publication Number Publication Date
JP2021114549A JP2021114549A (ja) 2021-08-05
JP7476538B2 true JP7476538B2 (ja) 2024-05-01

Family

ID=77077689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020006889A Active JP7476538B2 (ja) 2020-01-20 2020-01-20 半導体装置を製造する方法

Country Status (1)

Country Link
JP (1) JP7476538B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023010424A (ja) 2021-07-09 2023-01-20 ダイキン工業株式会社 システム、サーバ、および方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129260A (ja) 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2018133536A (ja) 2017-02-17 2018-08-23 日立化成株式会社 封止材、wlp構造光半導体装置、及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129260A (ja) 2010-12-13 2012-07-05 Sumitomo Bakelite Co Ltd 半導体素子封止体の製造方法および半導体パッケージの製造方法
JP2018133536A (ja) 2017-02-17 2018-08-23 日立化成株式会社 封止材、wlp構造光半導体装置、及びその製造方法

Also Published As

Publication number Publication date
JP2021114549A (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
CN105555848B (zh) 半导体芯片密封用热固化性树脂片及半导体封装体的制造方法
KR101036728B1 (ko) 반도체장치, 버퍼 코트용 수지 조성물, 다이 본딩용 수지 조성물 및 봉지용 수지 조성물
JP6874350B2 (ja) 樹脂シート
KR20120024507A (ko) 전자 부품 장치의 제조 방법 및 전자 부품 밀봉용 수지 조성물 시트
TW201836027A (zh) 半導體裝置的製造方法
TWI619209B (zh) Packaging material with semiconductor package substrate, semiconductor device, and method of manufacturing semiconductor device
JP6551499B2 (ja) コンプレッション成形用半導体封止樹脂材料及び半導体装置
TWI667737B (zh) Semiconductor device manufacturing method and semiconductor device
TW202111069A (zh) 接著劑組成物、膜狀接著劑、接著片、切割-黏晶一體型接著片、以及半導體裝置及其製造方法
JP2013249458A (ja) 封止用エポキシ樹脂成形材料及び電子部品装置
JP7476538B2 (ja) 半導体装置を製造する方法
KR102570038B1 (ko) 반도체 봉지용 열경화성 에폭시 수지 시트, 반도체 장치, 및 그 제조방법
JP2018172545A (ja) 圧縮成形用固形封止材、半導体装置の製造方法及び半導体装置
US9508566B2 (en) Wafer level overmold for three dimensional surfaces
TW201932571A (zh) 樹脂薄片
KR102518301B1 (ko) 섬유함유 수지기판, 봉지후 반도체소자 탑재기판, 봉지후 반도체소자 형성 웨이퍼, 봉지후 반도체소자 탑재시트, 반도체장치, 및 반도체장치의 제조방법
WO2023033161A1 (ja) 半導体装置を製造する方法、仮固定材、及び、仮固定材の半導体装置を製造するための応用
JP2009176824A (ja) モジュール基板、及びカメラモジュール
WO2024095464A1 (ja) 半導体デバイスの製造方法
TW201903989A (zh) 密封薄膜、電子零件裝置的製造方法及電子零件裝置
WO2020255749A1 (ja) 封止用組成物、半導体装置及び半導体装置の製造方法
KR102435734B1 (ko) 반도체 봉지용 수지 조성물 및 반도체 장치
JP7327499B2 (ja) 電子部品装置を製造する方法、及び電子部品装置
JP2007045884A (ja) 封止用樹脂組成物および半導体装置
JP2020009945A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7476538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150