JP7468126B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関する。

従来、電源オフ時の出力電圧を確認することにより、負荷が断線または開放状態になっているかの検出を行う負荷開放検出機能を搭載した半導体装置が知られている（例えば、特許文献１）。
特許文献１ 特開２０１９－４６９４５号公報

半導体装置において、外部の電源電圧が変化した場合でも、負荷開放検出機能が正常に動作することが好ましい。

上記課題を解決するために、本発明の第１の態様においては、負荷に電力を供給する半導体装置を提供する。半導体装置は、高電位端子を備えてよい。高電位端子は、外部電源と接続してよい。半導体装置は、出力端子を備えてよい。出力端子は、負荷と接続してよい。半導体装置は、負荷開放検出部を備えてよい。負荷開放検出部は、出力端子に負荷が接続されているか否かを検出してよい。半導体装置は、電流出力部を備えてよい。電流出力部は、高電位端子および出力端子間を流れる電流を出力してよい。電流出力部は、複数の電流源を有してよい。複数の電流源は、それぞれが並列に接続してよい。複数の電流源は、高電位端子の電圧に応じた電流を出力してよい。電流出力部は、接続スイッチを有してよい。接続スイッチは、出力端子を介して負荷と接続する複数の電流源の接続数を切り替えてよい。接続スイッチは、高電位端子の電圧に応じて、接続数を制御してよい。

接続スイッチは、高電位端子の電圧が小さくなるほど、接続数を増やしてよい。

複数の電流源は、基本電流源を有してよい。基本電流源は、高電位端子の電圧に依らず、負荷と接続してよい。複数の電流源は、第１追加電流源を有してよい。第１追加電流源は、高電位端子の電圧に応じて、負荷と接続するかが切り替わってよい。

第１追加電流源は、飽和電流が基本電流源よりも小さくてよい。第１追加電流源は、高電位端子の電圧が小さくなるほど、出力する電流を基本電流源よりも大きくしてよい。

複数の電流源は、１以上の第２追加電流源を有してよい。１以上の第２追加電流源は、高電位端子の電圧に応じて、負荷と接続するかが切り替わってよい。

１以上の第２追加電流源は、飽和電流が基本電流源および第１追加電流源よりも小さくてよい。１以上の第２追加電流源は、高電位端子の電圧が小さくなるほど、出力する電流を基本電流源および第１追加電流源よりも大きくしてよい。

負荷開放検出部は、出力端子の電圧と閾値電圧を比較することにより、負荷が接続されているか否かを検出してよい。負荷開放検出部は、高電位端子の電圧に応じて、閾値電圧を変化させてよい。負荷開放検出部は、高電位端子の電圧が小さくなるほど、閾値電圧を小さくしてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の一つの実施形態に係る半導体装置１００の一例を示す図である。 電流出力部１６の一例を示す図である。 基本電流源２１４、第１追加電流源２１２および電流出力部１６のそれぞれについて、印加される高電位ＶＣＣと、出力電流との関係を示す図である。 高電位ＶＣＣと開放抵抗ＲＬＯＰＥＮの関係の一例を示す図である。 電流出力部１６の他の例を示す図である。 基本電流源２１４、第１追加電流源２１２、第２追加電流源２３２および電流出力部１６のそれぞれについて、印加される高電位ＶＣＣと、出力電流の関係を示す図である。 比較例に係る半導体装置３００の一例を示す図である。 電流出力部３１６の一例を示す図である。 電流出力部３１６について、印加される高電位ＶＣＣと出力電流の関係を示す図である。 比較例に係る高電位ＶＣＣと開放抵抗ＲＬＯＰＥＮの関係の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す図である。本例の半導体装置１００は、入力端子１０１、出力端子１０２、高電位端子１０３および低電位端子１０４を有する半導体チップである。半導体装置１００は、状態端子１０５を更に有してよい。

半導体装置１００は、入力端子１０１に入力される入力信号ＩＮに応じて動作して、出力端子１０２に接続された負荷２００に電力を供給する。本例の入力信号ＩＮは、負荷２００に電力を供給する場合と、供給しない場合とを２値の論理値で示す信号であってよい。

高電位端子１０３には、所定の高電位ＶＣＣが印加される。換言すれば、高電位端子１０３の電圧は、高電位ＶＣＣによって変化する。本例の高電位端子１０３には、高電位ＶＣＣを生成する外部電源１１０が接続されている。低電位端子１０４には、高電位ＶＣＣより低い低電位が印加される。本例の低電位はグランド電位ＧＮＤである。

半導体装置１００は、半導体装置１００の内部状態を示す状態信号ＳＴｏを、状態端子１０５から出力する。状態信号ＳＴｏは、例えば過電流等の異常を検出したことを示す信号であってよい。状態端子１０５には、外部抵抗１４０を介してプルアップ電源１３０が接続されてよい。状態信号ＳＴｏは、外部の処理装置に入力される。当該処理装置は、状態信号ＳＴｏに応じて、半導体装置１００を制御してよく、他の半導体装置１００を制御してもよい。例えば処理装置は、複数の半導体装置１００に接続されており、いずれかの半導体装置１００において異常が検出された場合に、複数の半導体装置１００からの電力供給を停止させる。

半導体装置１００は、ドライバ回路１０と、出力部１２と、同期出力部１４とを備える。出力部１２は、出力端子１０２を介して負荷２００に接続され、負荷２００に電力を供給する。出力部１２は、ＩＧＢＴまたはパワーＭＯＳＦＥＴ等のスイッチング素子であってよい。出力部１２は、制御端子Ｇ（例えばゲート端子）、ソース端子Ｓおよびドレイン端子Ｄを有する。本例のドレイン端子Ｄは高電位端子１０３に接続され、ソース端子Ｓは出力端子１０２に接続される。出力部１２は、制御端子Ｇに入力される第１制御信号Ｃ１とソース端子Ｓとの間の電位差に応じて、負荷２００に高電位ＶＣＣを印加するか否かを切り替える。出力部１２は、一例として、Ｎ型高圧ＭＯＳトランジスタである。

同期出力部１４は、電流源７６に電力を供給する。同期出力部１４は、ＩＧＢＴまたはパワーＭＯＳＦＥＴ等のスイッチング素子であってよい。同期出力部１４は、制御端子Ｇ（例えばゲート端子）、ソース端子Ｓおよびドレイン端子Ｄを有する。本例のドレイン端子Ｄは高電位端子１０３に接続され、ソース端子Ｓは電流源７６に接続される。同期出力部１４は、制御端子Ｇに入力される第１制御信号Ｃ１とソース端子Ｓとの間の電位差に応じて、電流源７６に高電位ＶＣＣを印加するか否かを切り替える。したがって、同期出力部１４のオンオフ状態は、出力部１２のオンオフ状態と同期している。同期出力部１４に流れる電流値は、出力部１２に流れる電流値に比べ小さい。このような構成は、同期出力部１４のチャネル幅を出力部１２のチャネル幅よりも短くすることにより実現できる。同期出力部１４は、一例として、Ｎ型高圧ＭＯＳトランジスタである。

電流源７６は、同期出力部１４のソース端子Ｓ、低電位端子１０４および過電流検出部５８と接続している。電流源７６は、同期出力部１４のオンオフ状態に応じて、電流を出力する。つまり、電流源７６は、同期出力部１４がオン状態の場合、高電位端子１０３と低電位端子１０４との間に定電流を流す。この場合、同期出力部１４に定電流が流れる。また、電流源７６は、同期出力部１４がオフ状態の場合、電流を出力しない。なお、電流源７６の代わりに抵抗素子を設けることもできる。

ドライバ回路１０は、入力端子１０１に入力される入力信号ＩＮに応じた第１制御信号Ｃ１を、出力部１２および同期出力部１４の制御端子Ｇに入力する。ドライバ回路１０には、低電位ＧＮＤを基準とした電位を有する信号が入力される。ドライバ回路１０は、低電位ＧＮＤを基準とした信号を、出力部１２の出力電位ＯＵＴを基準とした第１制御信号Ｃ１にレベルシフトするレベルシフト回路として機能する。出力電位ＯＵＴは、出力部１２のソース端子Ｓの電位であってよい。

本例の半導体装置１００は、論理回路５０を有する。論理回路５０は、入力信号ＩＮに応じた論理値パターンを有する制御信号をドライバ回路１０に入力する。論理回路５０が出力する制御信号は、Ｌ論理値の場合に低電位ＧＮＤに応じた電位となり、Ｈ論理値の場合に高電位ＶＣＣに応じた電位となる。低電位ＧＮＤに応じた電位とは、低電位ＧＮＤにほぼ等しい電位であってよい。高電位ＶＣＣに応じた電位とは、高電位ＶＣＣにほぼ等しい電位であってよい。

本例の論理回路５０は、半導体装置１００の内部状態に基づいて、ドライバ回路１０を制御する。半導体装置１００の内部状態とは、所定のノードにおける電圧値、電流値および抵抗値、ならびに、所定の場所における温度の少なくとも一つのパラメータで示される状態であってよい。本例の半導体装置１００は、それぞれが半導体装置１００の内部状態を監視する、低電圧検出部７２、負荷開放検出部５６、過電流検出部５８、過熱検出部６０および短絡検出部７４の少なくとも一つを備える。

低電圧検出部７２は、高電位端子１０３の高電位ＶＣＣの電圧値を検出する。低電圧検出部７２は、高電位ＶＣＣの電圧値が所定の基準値を下回った場合に、異常状態である旨を論理回路５０に通知する。

負荷開放検出部５６は、出力端子１０２に負荷２００が接続されているか否かを検出する。負荷開放検出部５６は、出力端子１０２が開放状態であるか否かを、出力端子１０２から所定の電圧または電流を出力した場合の出力抵抗に基づいて検出してよい。負荷開放検出部５６は、出力端子１０２の出力抵抗に代えて、所定の印加電流を出力端子１０２に供給した場合の出力端子１０２の出力電圧を用いてもよい。出力抵抗は、出力電圧を印加電流で除算した値となる。負荷開放検出部５６は、出力端子１０２に負荷２００が接続されていない状態で、出力部１２がオン状態になるのを防ぐべく、負荷２００が接続されていないことを検出した場合に異常状態である旨を論理回路５０に通知する。負荷開放検出部５６が開放状態であると検出する出力端子１０２の電圧を閾値電圧Ｖｏｕｔｏｐｅｎとする。負荷開放検出部５６は、所定の電流を供給したときの出力端子１０２の電圧と、閾値電圧Ｖｏｕｔｏｐｅｎとを比較することにより、負荷２００が接続されているか否かを検出してよい。負荷開放検出部５６は、出力端子１０２の電圧が、閾値電圧Ｖｏｕｔｏｐｅｎ以下の場合に、出力端子１０２が開放状態であると判定してよい。

電流出力部１６は、高電位端子１０３および出力端子１０２に接続し、電流を出力する。換言すれば、電流出力部１６は、高電位端子１０３および出力端子１０２間を流れる電流を出力する。電流出力部１６の出力電流を電流ＩＯＬとする。電流出力部１６が電流ＩＯＬを定常的に出力することにより、出力部１２がオフ状態の場合においても、高電位端子１０３と出力端子１０２間で電流を流すことができる。したがって、出力部１２がオフ状態の場合においても、負荷開放検出部５６は、出力端子１０２から所定の電圧または電流を出力した場合の出力抵抗に基づいて、出力端子１０２に負荷２００が接続されているか否かを検出することができる。また、電流出力部１６は、低電位端子１０４に接続されてよい。

過電流検出部５８は、出力部１２および同期出力部１４から出力される電流を検出する。過電流検出部５８は、出力部１２から出力される電流と同期出力部１４から出力される電流の差が所定の基準値を上回った場合に、異常状態である旨を論理回路５０に通知する。

過熱検出部６０は、半導体装置１００における１つ以上の箇所における温度を検出する。過熱検出部６０は、いずれかの箇所における温度が所定の基準値を上回った場合に、異常状態である旨を論理回路５０に通知する。

短絡検出部７４は、高電位端子１０３および出力端子１０２が短絡しているか否かを検出する。短絡検出部７４は、高電位端子１０３および出力端子１０２の電圧差に基づいて、高電位端子１０３および出力端子１０２の間の短絡の有無を検出してよい。短絡検出部７４は、短絡を検出した場合に、異常状態である旨を論理回路５０に通知する。

論理回路５０は、いずれかの検出部から異常状態である旨が通知された場合に、入力信号ＩＮの論理値によらず、出力部１２をオフ状態に制御する。半導体装置１００の内部状態に応じて出力部１２をオフ状態にすることで、半導体装置１００を保護できる。

本例の半導体装置１００は、状態信号出力部６２を有する。論理回路５０は、いずれかの検出部から異常状態である旨が通知された場合に、状態信号出力部６２に所定の論理値を出力させる。本例の状態信号出力部６２は、状態端子１０５と、低電位端子１０４との間に接続されたＭＯＳＦＥＴである。論理回路５０は、異常状態である旨が通知された場合に、当該ＭＯＳＦＥＴのゲート端子に所定の信号を入力して、当該ＭＯＳＦＥＴをオフ状態にする。この場合、状態端子１０５から出力される状態信号ＳＴｏは、プルアップ電源１３０に応じた電圧となる。論理回路５０は、異常状態である旨が通知されていない場合に、当該ＭＯＳＦＥＴをオン状態にする。この場合、状態端子１０５から出力される状態信号ＳＴｏは、低電位ＧＮＤに応じた電圧となる。これにより、外部の処理装置に、半導体装置１００の内部状態を通知できる。論理回路５０は、当該ＭＯＳＦＥＴのオンおよびオフの状態を、上述した例とは逆となるように制御してもよい。

半導体装置１００は、ダイオード６４、ダイオード６６、ダイオード６８、ダイオード７８およびダイオード８０の少なくとも一つを有してよい。ダイオード６４は、アノード端子が低電位端子１０４に接続され、カソード端子が状態端子１０５に接続される。ダイオード６４は、状態端子１０５に所定値以上の電圧が入力された場合に、状態端子１０５を低電位端子１０４に接続することで、半導体装置１００を保護する。

ダイオード６６は、アノード端子が低電位端子１０４に接続され、カソード端子が高電位端子１０３に接続される。ダイオード６４は、高電位端子１０３に所定値以上の電圧が入力された場合に、高電位端子１０３を低電位端子１０４に接続することで、半導体装置１００を保護する。

ダイオード６８は、アノード端子が低電位端子１０４に接続され、カソード端子が入力端子１０１に接続される。ダイオード６４は、入力端子１０１に所定値以上の電圧が入力された場合に、入力端子１０１を低電位端子１０４に接続することで、半導体装置１００を保護する。

ダイオード７８は、アノード端子がダイオード８０のアノード端子に接続され、カソード端子が出力部１２および同期出力部１４のゲート端子に接続される。ダイオード７８は、出力部１２および同期出力部１４のゲート端子に高電位ＶＣＣより所定値以上高い電圧が入力された場合に、ダイオード８０に順方向電流が流れることを阻止する。

ダイオード８０は、アノード端子がダイオード７８のアノード端子に接続され、カソード端子が高電位端子１０３に接続される。ダイオード８０は、高電位端子１０３に所定値以上の電圧が入力された場合に、降伏動作となり、半導体装置１００を保護する。例えば、負荷２００がインダクタンス負荷である場合、出力部１２および同期出力部１４のターンオフ時に出力端子１０２が負電位に振れる動作となる。このとき、ダイオード８０が降伏動作となり、出力端子１０２の電位が低くなりすぎないようにクランプする。これにより、出力部１２および同期出力部１４を過電圧破壊から保護する。

半導体装置１００は、内部電源７０を備えてよい。内部電源７０は、高電位端子１０３に接続されている。内部電源７０は、高電位ＶＣＣに応じて、半導体装置１００における各回路に供給する電源電圧を生成してよい。例えば内部電源７０は、各検出部に電源電圧を供給する。

図２は、電流出力部１６の一例を示す図である。本例の電流出力部１６は、高電位端子１０３、出力端子１０２および低電位端子１０４と接続している。電流出力部１６は、複数の電流源および接続スイッチ２０１を有する。電流出力部１６は、複数の電流源として、それぞれが並列に接続した基本電流源２１４および第１追加電流源２１２を有する。本例の基本電流源２１４および第１追加電流源２１２は、高電位端子１０３と、出力端子１０２との間に設けられている。接続スイッチ２０１は、出力端子１０２を介して負荷２００と接続する複数の電流源の接続数を切り替える。なお、「負荷２００と接続する電流源」とは、負荷２００に電流を出力する電流源を指す。本例の接続スイッチ２０１は、第１追加電流源２１２と直列に接続している。接続スイッチ２０１がオン状態に遷移することで、第１追加電流源２１２が負荷２００に電流を供給する。つまり、第１追加電流源２１２は負荷２００に接続する。接続スイッチ２０１がオフ状態に遷移することで、第１追加電流源２１２は負荷２００に電流を供給しない。つまり、第１追加電流源２１２は負荷２００から切り離される。

本例の接続スイッチ２０１は、第１抵抗素子２０２、第２抵抗素子２０４、第１スイッチトランジスタ２０６、第３抵抗素子２０８および第２スイッチトランジスタ２１０を有する。第１抵抗素子２０２は、一端が高電位端子１０３と接続し他の一端が第２抵抗素子２０４と接続している。第２抵抗素子２０４は、一端が第１抵抗素子２０２と接続し、他の一端が低電位端子１０４と接続している。したがって、第１抵抗素子２０２および第２抵抗素子２０４の接続点２１６は、高電位ＶＣＣと低電位ＧＮＤとの電位差を第１抵抗素子２０２および第２抵抗素子２０４のそれぞれの抵抗値で分圧した電位となる。第１抵抗素子２０２の抵抗値をＲ１、第２抵抗素子２０４の抵抗値をＲ２、低電位ＧＮＤを０Ｖとすると、接続点２１６の電位Ｖ_２１６は、下記数１のように表される。Ｒ１とＲ２は、異なってもよいし、同じでもよい。第１抵抗素子２０２および第２抵抗素子２０４の接続点２１６は、第１スイッチトランジスタ２０６のゲート端子と接続している。第１スイッチトランジスタ２０６のゲート端子に印加する電位を調整するために、Ｒ１とＲ２を調整してもよい。

第１スイッチトランジスタ２０６のゲート端子は、接続点２１６と接続している。第１スイッチトランジスタ２０６のソース端子は、高電位端子１０３と接続している。第１スイッチトランジスタ２０６のドレイン端子は、第３抵抗素子２０８と接続している。したがって、第１スイッチトランジスタ２０６は、接続点２１６の電位Ｖ_２１６に応じて、第１スイッチトランジスタ２０６のドレイン端子と第３抵抗素子２０８の接続点２１８に電圧を出力する。第１スイッチトランジスタ２０６がオン状態の場合、接続点２１８の電位は、高電位ＶＣＣである。一方で、第１スイッチトランジスタ２０６がオフ状態の場合、接続点２１８の電位は、グランド電位ＧＮＤである。第１スイッチトランジスタ２０６は、一例として、Ｐ型高圧ＭＯＳトランジスタである。

第３抵抗素子２０８は、一端が第１スイッチトランジスタ２０６のドレイン端子と接続し、他の一端が低電位端子１０４と接続している。第１スイッチトランジスタ２０６がオン状態の場合、接続点２１８の電位は、高電位ＶＣＣであるため、第３抵抗素子２０８には電流が流れる。一方で第１スイッチトランジスタ２０６がオフ状態の場合、接続点２１８の電位は、グランド電位ＧＮＤであるため、第３抵抗素子２０８には電流が流れない。

第２スイッチトランジスタ２１０のゲート端子は、接続点２１８と接続している。第２スイッチトランジスタ２１０のソース端子は、高電位端子１０３と接続している。第２スイッチトランジスタ２１０のドレイン端子は、第１追加電流源２１２と接続している。したがって、第２スイッチトランジスタ２１０は、接続点２１８の電圧Ｖ_２１８に応じて、第１追加電流源２１２に電圧を出力する。第２スイッチトランジスタ２１０がオン状態の場合、第２スイッチトランジスタ２１０は、第１追加電流源２１２に電圧を出力する。一方で、第２スイッチトランジスタ２１０がオフ状態の場合、第２スイッチトランジスタ２１０は、第１追加電流源２１２に電圧を出力しない。第２スイッチトランジスタ２１０は、一例として、Ｐ型高圧ＭＯＳトランジスタである。

第１追加電流源２１２は、一端が第２スイッチトランジスタ２１０のドレイン端子と接続し、他の一端が出力端子１０２と接続している。第１追加電流源２１２は、第２スイッチトランジスタ２１０のオンオフ状態に応じて、電流を出力する。つまり、第１追加電流源２１２は、第２スイッチトランジスタ２１０がオン状態の場合、電流を出力する。また、第１追加電流源２１２は、第２スイッチトランジスタ２１０がオフ状態の場合、電流を出力しない。つまり、第１追加電流源２１２は、高電位端子１０３の電圧に応じて、負荷２００と接続するかが切り替わってよい。

基本電流源２１４は、一端が高電位端子１０３と接続し、他の一端が出力端子１０２と接続している。基本電流源２１４は、第１スイッチトランジスタ２０６および第２スイッチトランジスタ２１０のオンオフ状態にかかわらず、高電位ＶＣＣと接続している。したがって、基本電流源２１４は、常時電流を出力する。つまり、基本電流源２１４は、高電位端子１０３の電圧に依らず、負荷２００と接続してよい。

電流出力部１６の動作（接続スイッチ２０１の動作）について説明する。高電位ＶＣＣが低電位の場合、高電位ＶＣＣと接続点２１６の電位Ｖ_２１６の差の絶対値が小さくなり、第１スイッチトランジスタ２０６はオフ状態となる。第１スイッチトランジスタ２０６がオフ状態になると、接続点２１８の電圧Ｖ_２１８はグランド電位ＧＮＤとなる。したがって、第２スイッチトランジスタ２１０はオン状態となるため、第１追加電流源２１２は、電流を出力する。

一方で、高電位ＶＣＣが高電位になり、高電位ＶＣＣと接続点２１６の電位Ｖ_２１６の差の絶対値が大きくなった場合、第１スイッチトランジスタ２０６はオン状態となる。第１スイッチトランジスタ２０６はオン状態になると、接続点２１８の電圧Ｖ_２１８は高電位ＶＣＣとなる。したがって、第２スイッチトランジスタ２１０はオフ状態となるため、第１追加電流源２１２は、電流を出力しない。以上まとめると、接続スイッチ２０１は、出力端子１０２を介して負荷２００と接続する複数の電流源の接続数を切り替える。

図３は、基本電流源２１４、第１追加電流源２１２および電流出力部１６のそれぞれについて、印加される高電位ＶＣＣと、出力電流との関係を示す図である。図３の実線は基本電流源２１４、一点鎖線は第１追加電流源２１２、太線の点線は電流出力部１６を示す。

図３に示す通り、基本電流源２１４および第１追加電流源２１２は、高電位ＶＣＣに応じた電流を出力する。つまり、基本電流源２１４および第１追加電流源２１２は、高電位端子１０３の電圧に応じた電流を出力する。図３の例においては、高電位ＶＣＣが高電位になるほど、基本電流源２１４および第１追加電流源２１２が出力する電流は大きくなり、所定の電位以上では、ほぼ一定の電流となる。

第１スイッチトランジスタ２０６および第２スイッチトランジスタ２１０は、印加される高電位ＶＣＣが所定の電圧Ｖ_ｔｈより小さい場合にオン状態となる。基本電流源２１４は、高電位ＶＣＣが低電位の場合（図３においてＶＣＣ＜Ｖ_ｔｈの場合）、出力する電流の値が小さい。しかし、高電位ＶＣＣが低電位の場合、第１追加電流源２１２および基本電流源２１４は両方とも電流を出力する。これにより、電流出力部１６が出力する電流を大きくすることができる。

基本電流源２１４は、高電位ＶＣＣが高電位の場合（図３においてＶＣＣ＞Ｖ_ｔｈの場合）、出力する電流の値はほぼ一定になる。第１スイッチトランジスタ２０６および第２スイッチトランジスタ２１０は、印加される高電位ＶＣＣが所定の電圧Ｖｔｈより大きい場合にオフ状態となる。したがって、高電位ＶＣＣが高電位の場合、第１追加電流源２１２は電流を出力せず、基本電流源２１４のみが電流を出力する。

以上の動作により、電流出力部１６は、高電位ＶＣＣが低電位の時は、第１追加電流源２１２は、電流を出力する。また、電流出力部１６は、高電位ＶＣＣが高電位の時は、第１追加電流源２１２は、電流を出力しない。つまり、接続スイッチ２０１は、高電位ＶＣＣ（高電位端子１０３の電圧）に応じて、負荷２００と接続する複数の電流源の接続数を制御する。電流出力部１６が、高電位ＶＣＣが低電位の時に電流を増加させる機能を有するため、高電位ＶＣＣの電位が変化した場合においても、電流の変化を少なくすることができる。

また、接続スイッチ２０１は、高電位ＶＣＣ（高電位端子１０３の電圧）が小さくなるほど、負荷２００と接続する複数の電流源の接続数を増やしてよい。この場合、電流出力部１６は、複数の追加電流源を並列に有してよい。図３の例において、高電位ＶＣＣが低電位の場合（図３においてＶＣＣ＜Ｖ_ｔｈの場合）、接続数は２である。接続数を増やすことにより、高電位ＶＣＣが低電位の時の電流を増加させることができる。

第１追加電流源２１２は、飽和電流が基本電流源２１４よりも小さくてよい。飽和電流とは、高電位ＶＣＣを上げてもそれ以上出力する電流が大きくならない最大の電流値を言う。図３の例においては、基本電流源２１４の飽和電流はＡ１、第１追加電流源２１２の飽和電流はＡ２である。Ａ２は、Ａ１より小さくてよい。第１追加電流源２１２の飽和電流を、基本電流源２１４の飽和電流よりも小さくすることにより、Ｖ_ｔｈ付近で生じる出力電流の段差ｄ１を小さくすることができる。

第１追加電流源２１２は、高電位ＶＣＣ（高電位端子１０３の電圧）が小さくなるほど、出力する電流を基本電流源２１４よりも大きくしてよい。高電位ＶＣＣが低電位の場合に、第１追加電流源２１２の出力電流が基本電流源２１４の出力電流よりも大きいと、高電位ＶＣＣが低電位の時に電流出力部１６が増加させる電流を更に大きくすることができる。

図４は、高電位ＶＣＣと開放抵抗ＲＬＯＰＥＮの関係の一例を示す図である。開放抵抗ＲＬＯＰＥＮは、負荷開放検出部５６において、負荷２００が開放状態であると検出される閾値抵抗である。つまり、開放抵抗ＲＬＯＰＥＮ以下の抵抗値の負荷２００を接続した場合、負荷開放検出部５６は、出力端子１０２が開放状態と判定する。開放抵抗ＲＬＯＰＥＮは、下記数２で表される。数２において、電流ＩＯＬは電流出力部１６が出力する電流であり、閾値電圧Ｖｏｕｔｏｐｅｎは、上述したように負荷開放検出部５６に設定される閾値電圧である。

閾値電圧Ｖｏｕｔｏｐｅｎを固定の値とすると、電流出力部１６が出力する電流ＩＯＬによって開放抵抗ＲＬＯＰＥＮは変化する。出力端子１０２に負荷２００を接続した場合であっても、負荷２００の抵抗値が開放抵抗ＲＬＯＰＥＮより大きいと、開放状態と判定されてしまう。このため使用者は、開放抵抗ＲＬＯＰＥＮが変動した場合であっても、開放状態と誤検出されないような抵抗値を有する負荷２００を接続することが好ましい。

図４においては、電流出力部１６が基本電流源２１４だけを有する比較例と、電流出力部１６が第１追加電流源２１２および基本電流源２１４の両方を有する実施例を示している。図４において、実施例は太線で、比較例は細線でそれぞれ示している。比較例においては、高電位ＶＣＣが低電位の領域において出力電流の変動が大きい。このため、図４に示すように開放抵抗ＲＬＯＰＥＮが大きく変動している。これに対して実施例においては、図３に示したように、高電位ＶＣＣが低電位の領域における出力電流の変動を抑制できる。このため、図４に示すように開放抵抗ＲＬＯＰＥＮの変動も抑制されている。

図４においては、変動する開放抵抗ＲＬＯＰＥＮの上限値および下限値により定まる上限規格および下限規格を示している。上限規格と下限規格との間の領域は、負荷２００を接続しているにも関わらず、開放状態と誤検出される可能性がある領域である。実施例によれば、開放抵抗ＲＬＯＰＥＮの変動を抑制できるので、当該領域を小さくできる。このため、高電位ＶＣＣの電位が変化した場合においても、安定した負荷開放検出特性を得ることができる。

負荷開放検出部５６は、高電位端子１０３の電圧に応じて、閾値電圧Ｖｏｕｔｏｐｅｎを変化させてもよい。例えば、高電位端子１０３の電圧が小さくなるほど、電流ＩＯＬは小さくなるため、負荷開放検出部５６は、高電位端子１０３の電圧が小さいほど、閾値電圧Ｖｏｕｔｏｐｅｎを小さくしてよい。半導体装置１００は、高電位端子１０３の電圧を昇圧または降圧して閾値電圧Ｖｏｕｔｏｐｅｎを生成する閾値電圧生成部を有してよい。この場合、開放抵抗ＲＬＯＰＥＮの値を変化させないように、閾値電圧Ｖｏｕｔｏｐｅｎを変化させることが好ましい。高電位端子１０３の電圧に応じて、閾値電圧Ｖｏｕｔｏｐｅｎを変化させることにより、開放抵抗ＲＬＯＰＥＮの変動を抑制できる。

また、昇圧回路を設けて、高電位端子１０３の電圧ＶＣＣが小さくなった場合に、当該電圧を昇圧して電流出力部１６に印加してもよい。半導体装置１００に昇圧回路を設ける方法でも、電流ＩＯＬを大きくすることができる。

図５は、電流出力部１６の他の例を示す図である。電流出力部１６は、複数の電流源および接続スイッチ２２１を有する。複数の電流源は、基本電流源２１４および第１追加電流源２１２に加えて１以上の第２追加電流源２３２を有する。接続スイッチ２２１は、図２の接続スイッチ２０１の構成に加えて、第４抵抗素子２２２、第５抵抗素子２２４、第３スイッチトランジスタ２２６、第６抵抗素子２２８および第４スイッチトランジスタ２３０を有する。本例の電流出力部１６は、図２と同様に、高電位端子１０３、出力端子１０２および低電位端子１０４と接続している。

第４抵抗素子２２２は、一端が高電位端子１０３と接続し、他の一端が第５抵抗素子２２４と接続している。第５抵抗素子２２４は、一端が第４抵抗素子２２２と接続し、低電位端子１０４と接続している。したがって、第４抵抗素子２２２および第５抵抗素子２２４の接続点２３６は、高電位ＶＣＣと低電位ＧＮＤとの電位差を第４抵抗素子２２２および第５抵抗素子２２４のそれぞれの抵抗値で分圧した電位となる。第４抵抗素子２２２の抵抗値をＲ３、第５抵抗素子２２４の抵抗値をＲ４、低電位ＧＮＤを０Ｖとすると、接続点２３６の電位Ｖ_２３６は、下記数３のように表される。Ｒ３とＲ４は、異なってもよいし、同じでもよい。接続点２３６は、第３スイッチトランジスタ２２６のゲート端子と接続している。第３スイッチトランジスタ２２６のゲート端子に印加する電圧を調整するために、Ｒ３とＲ４を調整してもよい。

第３スイッチトランジスタ２２６のゲート端子は、接続点２３６と接続している。第３スイッチトランジスタ２２６のソース端子は、高電位端子１０３と接続している。第３スイッチトランジスタ２２６のドレイン端子は、第６抵抗素子２２８と接続している。したがって、第３スイッチトランジスタ２２６は、接続点２３６の電位Ｖ_２３６に応じて、第３スイッチトランジスタ２２６のドレイン端子と第６抵抗素子２２８の接続点２３８に電圧を出力する。第３スイッチトランジスタ２２６がオン状態の場合、接続点２３８の電位は、高電位ＶＣＣである。一方で、第３スイッチトランジスタ２２６がオフ状態の場合、接続点２３８の電位は、グランド電位ＧＮＤである。第３スイッチトランジスタ２２６は、一例として、Ｐ型高圧ＭＯＳトランジスタである。

第６抵抗素子２２８は、一端が第３スイッチトランジスタ２２６のドレイン端子と接続し、他の一端が低電位端子１０４と接続している。第３スイッチトランジスタ２２６がオン状態の場合、接続点２３８の電位は、高電位ＶＣＣであるため、第６抵抗素子２２８には電流が流れる。一方で第３スイッチトランジスタ２２６がオフ状態の場合、接続点２３８の電位は、グランド電位ＧＮＤであるため、第６抵抗素子２２８には電流が流れない。

第４スイッチトランジスタ２３０のゲート端子は、接続点２３８と接続している。第４スイッチトランジスタ２３０のソース端子は、高電位端子１０３と接続している。第４スイッチトランジスタ２３０のドレイン端子は、第２追加電流源２３２と接続している。したがって、第４スイッチトランジスタ２３０は、接続点２３８の電圧Ｖ_２３８に応じて、第２追加電流源２３２に電圧を出力する。第４スイッチトランジスタ２３０がオン状態の場合、第４スイッチトランジスタ２３０は、第２追加電流源２３２に電圧を出力する。一方で、第４スイッチトランジスタ２３０がオフ状態の場合、第４スイッチトランジスタ２３０は、第２追加電流源２３２に電圧を出力しない。第４スイッチトランジスタ２３０は、一例として、Ｐ型高圧ＭＯＳトランジスタである。

第２追加電流源２３２は、一端が第４スイッチトランジスタ２３０のドレイン端子と接続し、他の一端が出力端子１０２と接続している。第２追加電流源２３２は、第４スイッチトランジスタ２３０のオンオフ状態に応じて、電流を出力する。つまり、第２追加電流源２３２は、第４スイッチトランジスタ２３０がオン状態の場合、電流を出力する。また、第２追加電流源２３２は、第４スイッチトランジスタ２３０がオフ状態の場合、電流を出力しない。つまり、第２追加電流源２３２は、高電位端子１０３の電圧に応じて、負荷２００と接続するかが切り替わってよい。

図６は、基本電流源２１４、第１追加電流源２１２、第２追加電流源２３２および電流出力部１６のそれぞれについて、印加される高電位ＶＣＣと、出力電流の関係を示す図である。図６の実線は、基本電流源２１４、一点鎖線は、第１追加電流源２１２、二点鎖線は、第２追加電流源２３２、太線の点線は、電流出力部１６を示す。

ＶＣＣ＜Ｖ１_ｔｈの場合、第１追加電流源２１２、基本電流源２１４、第２追加電流源２３２のすべてが電流を出力する。ここで、Ｖ１_ｔｈは、第３スイッチトランジスタ２２６および第４スイッチトランジスタ２３０のオンオフ状態が切り替わる電位である。高電位ＶＣＣが低電位の場合、第１追加電流源２１２および基本電流源２１４に加えて第２追加電流源２３２も電流を出力するため、高電位ＶＣＣが低電位の場合の出力する電流を図３の場合に比べて大きくすることができる。

Ｖ１_ｔｈ＜ＶＣＣ＜Ｖ２_ｔｈの場合、第１追加電流源２１２および基本電流源２１４が電流を出力する。ここで、Ｖ２_ｔｈは、第１スイッチトランジスタ２０６および第２スイッチトランジスタ２１０のオンオフ状態が切り替わる電位である。この場合、第１追加電流源２１２および基本電流源２１４のみが電流を出力するため、Ｖ２_ｔｈ付近で生じる出力電流の段差ｄ２を図３の段差ｄ１と同じにすることができる。

以上の動作により、電流出力部１６は、高電位ＶＣＣが低電位の時は、第２追加電流源２３２は、電流を出力する。電流出力部１６が、高電位ＶＣＣが低電位の時に図３の場合と比べ電流を更に増加させる機能を有するため、高電位ＶＣＣの電位が変化した場合においても、電流の変化を更に少なくすることができる。

また、接続スイッチ２２１は、高電位ＶＣＣ（高電位端子１０３の電圧）が小さくなるほど、負荷２００と接続する複数の電流源の接続数を増やしてよい。図３の例において、ＶＣＣ＜Ｖ１_ｔｈの場合、接続数は３である。Ｖ１_ｔｈ＜ＶＣＣ＜Ｖ２_ｔｈの場合、接続数は２である。接続数を増やすことにより、高電位ＶＣＣが低電位の時の電流を増加させることができる。

第２追加電流源２３２は、飽和電流が基本電流源２１４および第１追加電流源２１２よりも小さくてよい。図３の例においては、基本電流源２１４の飽和電流はＡ１、第１追加電流源２１２の飽和電流はＡ２、第２追加電流源２３２の飽和電流はＡ３である。Ａ３は、Ａ１より小さくてよい。Ａ３は、Ａ２より小さくてよい。第２追加電流源２３２の飽和電流を、基本電流源２１４および第１追加電流源２１２の飽和電流よりも小さくすることにより、Ｖ１_ｔｈ付近で生じる出力電流の段差ｄ３を小さくすることができる。

第２追加電流源２３２は、高電位ＶＣＣ（高電位端子１０３の電圧）が小さくなるほど、出力する電流を基本電流源２１４および第１追加電流源２１２よりも大きくしてよい。高電位ＶＣＣが低電位の場合に、第２追加電流源２３２の出力電流が基本電流源２１４および第１追加電流源２１２の出力電流よりも大きいと、高電位ＶＣＣが低電位の時に電流出力部１６が増加させる電流を更に大きくすることができる。

Ｖ１_ｔｈとＶ２_ｔｈが異なる例を示したが、Ｖ１_ｔｈとＶ２_ｔｈは同じでもよい。Ｖ１_ｔｈとＶ２_ｔｈは同じ場合においても、高電位ＶＣＣが低電位の時の電流出力部１６の電流を増加させることができる。

Ｖ１_ｔｈとＶ２_ｔｈを異ならせるために、第１スイッチトランジスタ２０６のゲート閾値と第３スイッチトランジスタ２２６のゲート閾値を異ならせてもよい。第１スイッチトランジスタ２０６のゲート閾値と第３スイッチトランジスタ２２６のゲート閾値が同じ場合、第１抵抗素子２０２、第２抵抗素子２０４、第４抵抗素子２２２および第５抵抗素子２２４の抵抗値を調整してよい。ゲート閾値が同じでＶ１_ｔｈ＜Ｖ２_ｔｈの場合、下記数４を満足する。

なお、第２追加電流源として第２追加電流源２３２を追加する例を示したが、第２追加電流源の数は１つに限定されない。複数の電流源は、基本電流源２１４および第１追加電流源２１２に加えて、２以上の第２追加電流源を有してもよい。２以上の第２追加電流源を有することにより、高電位端子１０３の電圧が小さい時に電流出力部１６が増加させる電流を更に大きくすることができる。

図７は比較例に係る半導体装置３００の一例を示す図である。図７に示す半導体装置３００は、電流出力部１６の代わりに電流出力部３１６を有する点で、図１の半導体装置１００とは異なる。半導体装置３００のそれ以外の構成は、半導体装置１００と同じであってよい。

図８は、電流出力部３１６の一例を示す図である。電流出力部３１６は、電流源３１４を有する。電流出力部３１６は、一端が高電位端子１０３と接続し、他の一端が出力端子１０２と接続している。

電流源３１４は、一端が高電位端子１０３と接続し、他の一端が出力端子１０２と接続している。電流源３１４は、高電位端子１０３と接続しているため、常時電流を出力する。

図９は、電流出力部３１６について、印加される高電位ＶＣＣと出力電流の関係を示す図である。換言すると、電流源３１４の高電位ＶＣＣと出力電流の関係を示す図である。電流出力部３１６が出力する電流は、高電位ＶＣＣが低電位の場合は、小さくなる。

図１０は、比較例に係る高電位ＶＣＣと開放抵抗ＲＬＯＰＥＮの関係の一例を示す図である。図１０に示した比較例は、図４に示した比較例と同一である。図４の実施例に比べ、高電位ＶＣＣが低電位の場合の開放抵抗ＲＬＯＰＥＮの値が大きくなり、開放抵抗ＲＬＯＰＥＮが大きく変動している。したがって、図１０中の上限規格および下限規格を広くする必要がある。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０・・ドライバ回路、１２・・出力部、１４・・同期出力部、１６・・電流出力部、５０・・論理回路、５６・・負荷開放検出部、５８・・過電流検出部、６０・・過熱検出部、６２・・状態信号出力部、６４・・ダイオード、６６・・ダイオード、６８・・ダイオード、７０・・内部電源、７２・・低電圧検出部、７４・・短絡検出部、７６・・電流源、７８・・ダイオード、８０・・ダイオード、１００・・半導体装置、１０１・・入力端子、１０２・・出力端子、１０３・・高電位端子、１０４・・低電位端子、１０５・・状態端子、１１０・・外部電源、１３０・・・プルアップ電源、１４０・・外部抵抗、２００・・負荷、２０１・・接続スイッチ、２０２・・第１抵抗素子、２０４・・第２抵抗素子、２０６・・第１スイッチトランジスタ、２０８・・第３抵抗素子、２１０・・第２スイッチトランジスタ、２１２・・第１追加電流源、２１４・・基本電流源、２１６・・接続点、２１８・・接続点、２２１・・接続スイッチ、２２２・・第４抵抗素子、２２４・・第５抵抗素子、２２６・・第３スイッチトランジスタ、２２８・・第６抵抗素子、２３０・・第４スイッチトランジスタ、２３２・・第２追加電流源、２３６・・接続点、２３８・・接続点、３００・・半導体装置、３１４・・電流源、３１６・・電流出力部

Claims (8)

1. 負荷に電力を供給する半導体装置であって、
   外部電源と接続する高電位端子と、
   前記負荷と接続する出力端子と、
   前記出力端子に前記負荷が接続されているか否かを検出する負荷開放検出部と、
   前記高電位端子および前記出力端子間を流れる電流を出力する電流出力部と
   を備え、
   前記電流出力部は、
   それぞれが並列に接続し、前記高電位端子の電圧に応じた電流を出力する複数の電流源と、
   前記出力端子を介して前記負荷と接続する前記複数の電流源の接続数を切り替える接続スイッチと
   を有し、
   前記接続スイッチは、前記高電位端子の電圧に応じて、前記接続数を制御し、前記高電位端子の電圧が小さくなるほど、前記接続数を増やす
   半導体装置。
2. 負荷に電力を供給する半導体装置であって、
   外部電源と接続する高電位端子と、
   前記負荷と接続する出力端子と、
   前記出力端子に前記負荷が接続されているか否かを検出する負荷開放検出部と、
   前記高電位端子および前記出力端子間を流れる電流を出力する電流出力部と
   を備え、
   前記電流出力部は、
   それぞれが並列に接続し、前記高電位端子の電圧に応じた電流を出力する複数の電流源と、
   前記出力端子を介して前記負荷と接続する前記複数の電流源の接続数を切り替える接続スイッチと
   を有し、
   前記接続スイッチは、前記高電位端子の電圧に応じて、前記接続数を制御し、
   前記複数の電流源は、
   前記高電位端子の電圧に依らず、前記負荷と接続する基本電流源と、
   前記高電位端子の電圧に応じて、前記負荷と接続するかが切り替わる第１追加電流源と
   を有し、
   前記第１追加電流源は、前記高電位端子の電圧が小さくなるほど、出力する電流を前記基本電流源よりも大きくする
   半導体装置。
3. 前記第１追加電流源は、飽和電流が前記基本電流源よりも小さい
   請求項２に記載の半導体装置。
4. 前記複数の電流源は、前記高電位端子の電圧に応じて、前記負荷と接続するかが切り替わる１以上の第２追加電流源を更に有する
   請求項２または３に記載の半導体装置。
5. 前記１以上の第２追加電流源は、飽和電流が前記基本電流源および前記第１追加電流源よりも小さい
   請求項４に記載の半導体装置。
6. 前記１以上の第２追加電流源は、前記高電位端子の電圧が小さくなるほど、出力する電流を前記基本電流源および前記第１追加電流源よりも大きくする
   請求項４または５に記載の半導体装置。
7. 前記負荷開放検出部は、
   前記出力端子の電圧と閾値電圧を比較することにより、前記負荷が接続されているか否かを検出し、
   前記高電位端子の電圧に応じて、前記閾値電圧を変化させる
   請求項１から６のいずれか１項に記載の半導体装置。
8. 前記負荷開放検出部は、前記高電位端子の電圧が小さくなるほど、前記閾値電圧を小さくする
   請求項７に記載の半導体装置。

Images