JP7460650B2 - ディスプレイ用発光素子及びそれを有するディスプレイ装置 - Google Patents
ディスプレイ用発光素子及びそれを有するディスプレイ装置 Download PDFInfo
- Publication number
- JP7460650B2 JP7460650B2 JP2021555039A JP2021555039A JP7460650B2 JP 7460650 B2 JP7460650 B2 JP 7460650B2 JP 2021555039 A JP2021555039 A JP 2021555039A JP 2021555039 A JP2021555039 A JP 2021555039A JP 7460650 B2 JP7460650 B2 JP 7460650B2
- Authority
- JP
- Japan
- Prior art keywords
- led stack
- type semiconductor
- semiconductor layer
- conductive type
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 202
- 239000000758 substrate Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 308
- 238000000034 method Methods 0.000 description 76
- 238000005530 etching Methods 0.000 description 59
- 238000004519 manufacturing process Methods 0.000 description 47
- 239000010931 gold Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000001027 hydrothermal synthesis Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910015369 AuTe Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/163—Wearable computers, e.g. on a belt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/1613—Constructional details or arrangements for portable computers
- G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
- G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0756—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
- G02B2027/0178—Eyeglass type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
- G02B27/01—Head-up displays
- G02B27/017—Head mounted
- G02B27/0172—Head mounted characterised by optical features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本開示は、ディスプレイ用発光素子及びディスプレイ装置に関するものであり、特に、複数のＬＥＤの積層構造を有するディスプレイ用発光素子及びそれを有するディスプレイ装置に関する。
発光ダイオードは、無機光源であり、ディスプレイ装置、車両用ランプ、一般照明のような様々な分野に多様に用いられている。発光ダイオードは、寿命が長く、且つ消費電力が低く、応答速度が速いという長所があるため、既存の光源を速い速度で置き換えている。
一方、従来の発光ダイオードは、ディスプレイ装置においてバックライト光源として主に使用されてきた。しかし、近年、発光ダイオードを用いて直接イメージを表示するＬＥＤディスプレイが開発されている。
ディスプレイ装置は、一般的に、青色、緑色及び赤色の混合色を用いて多様な色を表示する。ディスプレイ装置は、多様なイメージを表示するために複数のピクセルを含み、各ピクセルは、青色、緑色及び赤色のサブピクセルを備え、これらサブピクセルの色を通じて特定ピクセルの色が決められ、これらピクセルの組合せによってイメージが表示される。
ＬＥＤは、その材料によって多様な色の光を放出することができ、青色、緑色及び赤色を放出する個別ＬＥＤチップを二次元平面上に配列してディスプレイ装置を提供できる。しかし、各サブピクセルに一つのＬＥＤチップを配列する場合、ＬＥＤチップの個数が多くなるため実装工程に多くの時間がかかる。
また、サブピクセルを二次元平面上に配列するため、青色、緑色及び赤色サブピクセルを含む一つのピクセルが占有する面積が相対的に広くなる。よって、制限された面積内にサブピクセルを配列するためには、各ＬＥＤチップの面積を減らす必要がある。しかし、ＬＥＤチップの大きさを減少させることは、ＬＥＤチップの実装を困難にし、さらに、発光面積の減少を招く。
本開示が解決しようとする課題は、制限されたピクセル面積内で各サブピクセルの面積を増やすことのできるディスプレイ用発光素子及びディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、実装工程時間を短縮できるディスプレイ用発光素子及びディスプレイ装置を提供することである。
本開示が解決しようとするまた別の課題は、生産収率を増大させることのできるディスプレイ用発光素子及びディスプレイ装置を提供することである。
本開示の一実施形態に係るディスプレイ用発光素子は、第１のＬＥＤ積層と、前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層と、前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層と、前記第１のＬＥＤ積層上に配置されたバンプパッドと、を含み、前記第１乃至第３のＬＥＤ積層は、いずれも第１の導電型半導体層及び前記第１の導電型半導体層の下に位置する第２の導電型半導体層を含み、前記第１のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、また、第１の導電型半導体層を貫通する上部貫通ホールを有し、前記第２のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、また、第１の導電型半導体層を貫通する下部貫通ホールを有し、前記第３のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、前記バンプパッドは、第１乃至第３のバンプパッドと共通バンプパッドを含み、前記第１のバンプパッドは前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記第２のバンプパッドは前記第１のＬＥＤ積層の上部貫通ホールを通じて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記第３のバンプパッドは前記第１のＬＥＤ積層の上部貫通ホール及び前記第２のＬＥＤ積層の下部貫通ホールを通じて前記第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記共通バンプパッドは前記第１乃至第３のＬＥＤ積層の露出された第１の導電型半導体層に共通して電気的に接続される。
本開示の一実施形態に係るディスプレイ装置は、回路基板と、前記回路基板上に整列された複数の発光素子と、を含み、前記発光素子はそれぞれ上で説明した発光素子であり、前記バンプパッドが前記回路基板に電気的に接続される。
以下、添付の図面を参照して本開示の実施形態を詳しく説明する。以下で説明する実施形態は、本開示の属する技術分野の通常の技術者に本開示の思想が十分に伝わるようにするために例として提供するものである。よって、本開示は以下で説明する実施形態に限定されるのではなく、他の形態に実施することもできる。そして、図面において、構成要素の幅、長さ、厚さ等は便宜のために誇張して表現する場合もある。また、一つの構成要素が他の構成要素の「上部に」又は「上に」あると記載されている場合は、各部分が他の部分の「真上部」又は「真上に」ある場合だけでなく、各構成要素と他の構成要素間にまた別の構成要素が介在する場合も含む。明細書全体に亘って、同じ参照番号は同じ構成要素を表す。
本開示の一実施形態に係るディスプレイ用発光素子は、第１のＬＥＤ積層、前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層、前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層、及び前記第１のＬＥＤ積層上に配置されたバンプパッドを含むが、前記第１乃至第３のＬＥＤ積層は全て第１の導電型半導体層及び前記第１の導電型半導体層の下に位置する第２の導電型半導体層を含み、前記第１のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、また、第１の導電型半導体層を貫通する上部貫通ホールを有し、前記第２のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、また、第１の導電型半導体層を貫通する下部貫通ホールを有し、前記第３のＬＥＤ積層は第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、前記バンプパッドは第１乃至第３のバンプパッドと共通バンプパッドを含むが、前記第１のバンプパッドは前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記第２のバンプパッドは前記第１のＬＥＤ積層の上部貫通ホールを通じて前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記第３のバンプパッドは、前記第１のＬＥＤ積層の上部貫通ホール及び前記第２のＬＥＤ積層の下部貫通ホールを通じて前記第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、前記共通バンプパッドは前記第１乃至第３のＬＥＤ積層の露出された第１の導電型半導体層に共通して電気的に接続される。
本明細書では、説明の便宜のために第１のＬＥＤ積層の下に第２のＬＥＤ積層が配置され、第２のＬＥＤ積層の下に第３のＬＥＤ積層が配置されていると説明しているが、発光素子はフリップボンディングすることができ、よって、これら第１乃至第３のＬＥＤ積層の上下位置が逆になり得るということに留意する必要がある。
第１乃至第３のＬＥＤ積層を互いに積層することにより、ピクセル面積を増やすことなく、各サブピクセルの発光面積を増やすことができる。
また、前記第１乃至第３のＬＥＤ積層がいずれも前記第１の導電型半導体層の下に第２の導電型半導体層が配置された構造を有するため、製造工程を安定化させることができ、光の損失を防止することができる。
一実施形態において、前記第１のＬＥＤ積層は前記第２のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出することができる。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光及び青色光を発することができる。他の実施形態において、前記第１のＬＥＤ積層は前記第３のＬＥＤ積層よりも長波長の光を放出し、前記第２のＬＥＤ積層は前記第３のＬＥＤ積層よりも短波長の光を放出することができる。例えば、前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、青色光及び緑色光を発することができる。
一方、前記第１乃至第３のＬＥＤ積層は、独立して駆動することができ、前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層及び前記第３のＬＥＤ積層を透過して外部に放出され、前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出することができる。
前記共通バンプパッドは、前記第１のＬＥＤ積層の上部貫通ホールを通じて前記第２のＬＥＤ積層の第１の導電型半導体層に接続されると同時に、前記第２のＬＥＤ積層の下部貫通ホールを通じて前記第３のＬＥＤ積層の第１の導電型半導体層に接続できる。
前記発光素子は、前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極及び前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極をさらに含むことができ、前記第２及び第３のバンプパッドは、それぞれ前記第２及び第３の透明電極に電気的に接続できる。
前記発光素子は、前記第１のＬＥＤ積層上に位置して前記第１のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第１の透明電極をさらに含むことができ、前記第１のバンプパッドは前記第１の透明電極に電気的に接続できる。
一実施形態において、前記第１乃至第３の透明電極のいずれかは、他の透明電極と他の材料で形成することができる。例えば、前記第１の透明電極はＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ－ｏｘｉｄｅ）で形成され、前記第２及び第３の透明電極はＺｎＯで形成することができる。
一実施形態において、前記第２及び第３の透明電極は、それぞれ第２のＬＥＤ積層の第２の導電型半導体層及び第３のＬＥＤ積層の第２の導電型半導体層よりも狭い面積を有するように窪むことができる。前記第１の透明電極もまた、前記第１のＬＥＤ積層の第２の導電型半導体層よりも狭い面積を有するように窪むことができる。
第２及び第３の透明電極を窪ませることにより、製造工程の間、エッチングガスによってこれらの損傷することを防ぐことができる。
前記発光素子は、前記第１乃至第３のＬＥＤ積層の側面を覆う絶縁層をさらに含むことができ、前記絶縁層は前記第１乃至第３のＬＥＤ積層の第１の導電型半導体層の側面に接するが、前記第２及び第３の透明電極の側面は前記絶縁層から離隔され得る。
一方、前記発光素子は、前記第３のＬＥＤ積層の第１の導電型半導体層上に配置されたｎ電極パッド及び前記第３の透明電極上に配置された下部ｐ電極パッドをさらに含むことができ、前記ｎ電極パッドの上面は前記下部ｐ電極パッドの上面と同じ高さに位置することができる。
前記ｎ電極パッドの上面と下部ｐ電極パッドの上面が同じ高さに位置するようにさせることにより、製造工程の間これらのいずれかのパッドが損傷することを防ぐことができる。
前記発光素子はまた、前記第２のＬＥＤ積層と第３のＬＥＤ積層との間に介在した第１のボンディング層及び前記第１のＬＥＤ積層と第２のＬＥＤ積層との間に介在した第２のボンディング層をさらに含むことができ、前記第２のＬＥＤ積層の下部貫通ホールは、それぞれ前記第１のボンディング層を貫通して前記ｎ電極パッド及び下部ｐ電極パッドを露出させることができる。
さらに、前記発光素子は、前記第２のＬＥＤ積層の第１の導電型半導体層及び前記第３のＬＥＤ積層のｎ電極パッドに接続された下部共通コネクタ、前記下部ｐ電極パッドに接続された下部ｐコネクタ、及び前記第２の透明電極上に位置する上部ｐ電極パッドをさらに含むことができ、前記下部共通コネクタ及び前記下部ｐコネクタは、それぞれ前記第２のＬＥＤ積層の下部貫通ホールを通じて前記ｎ電極パッド及び前記下部ｐ電極パッドに電気的に接続できる。
また、前記第１のＬＥＤ積層の上部貫通ホールは、それぞれ前記第２のボンディング層を貫通して前記下部共通コネクタ、前記下部ｐコネクタ及び前記上部ｐ電極パッドを露出させることができる。
前記第１のＬＥＤ積層の上部貫通ホールによって露出される前記上部ｐ電極パッド、前記下部共通コネクタ及び前記下部ｐコネクタの領域は、互いに同じ高さに位置し得る。
前記発光素子は、前記第１のＬＥＤ積層上に配置された第１乃至第３の上部コネクタ及び上部共通コネクタをさらに含むことができ、前記第１の上部コネクタは前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され得る、
前記第２の上部コネクタ、前記第３の上部コネクタ及び前記上部共通コネクタは、それぞれ前記第１のＬＥＤ積層の上部貫通ホールを通じて前記上部ｐ電極パッド、前記下部ｐコネクタ、及び前記下部共通コネクタに電気的に接続され、前記バンプパッドはそれぞれ前記第１乃至第３の上部コネクタ及び上部共通コネクタ上に配置され得る。
一実施形態において、前記バンプパッドは、それぞれ前記第１乃至第３の上部コネクタ及び上部共通コネクタの平坦な部分上に位置し得る。
また、前記発光素子は、前記第１乃至第３の上部コネクタ及び上部共通コネクタを覆う上部絶縁層をさらに含むことができ、前記上部絶縁層は前記第１乃至第３の上部コネクタ及び上部共通コネクタを露出させる開口部を有することができ、前記バンプパッドはそれぞれ前記開口部内に配置できる。
さらに、前記発光素子は、前記第１のＬＥＤ積層と前記上部コネクタ間に配置された中間絶縁層をさらに含むことができ、前記中間絶縁層は前記発光素子の側面及び前記第１のＬＥＤ積層の上部貫通ホールの側壁を覆うが、前記上部ｐ電極パッド、前記下部ｐコネクタ、及び下部共通コネクタを露出させる開口部を有することができる。
本開示において、前記第１乃至第３のＬＥＤ積層は、成長基板から分離されたものでもよい。
本開示の一実施形態に係るディスプレイ装置は、回路基板及び前記回路基板上に整列された複数の発光素子を含むが、前記発光素子はそれぞれ上で説明した発光素子であり、前記バンプパッドは前記回路基板に電気的に接続される。
以下、図面を参照して本開示の実施形態について具体的に説明する。
図１は、本開示の実施形態に係るディスプレイ装置を説明するための概略的な斜視図である。
本開示の発光素子は、特別限定されるのではないが、特に、スマートウォッチ１０００ａ、ＶＲヘッドセット１０００ｂのようなＶＲディスプレイ装置、又は拡張現実眼鏡１０００ｃのようなＡＲディスプレイ装置内に使用される。
ディスプレイ装置内には、イメージを表示するためのディスプレイパネルが実装される。図２は、本開示の一実施形態に係るディスプレイパネルを説明するための概略的な平面図である。
図２を参照すると、ディスプレイパネルは回路基板１０１及び発光素子１００を含む。
回路基板１０１は、パッシブマトリックス駆動またはアクティブマトリックス駆動のための回路を含み得る。一実施形態において、回路基板１０１は内部に配線及び抵抗を含むことができる。他の実施形態において、回路基板１０１は配線、トランジスタ及びキャパシタを含むことができる。回路基板１０１はまた、内部に配置された回路に電気的接続を許容するためのパッドを上面に有してもよい。
複数の発光素子１００は、回路基板１０１上に整列される。それぞれの発光素子１００は一つのピクセルを構成する。発光素子１００は、バンプパッド７３を有し、バンプパッド７３が回路基板１０１に電気的に接続される。例えば、バンプパッド７３は回路基板１０１上に露出されたパッドにボンディングされてもよい。
発光素子１００間の間隔は、少なくとも発光素子の幅よりも広くてもよい。
発光素子１００の具体的な構成について、図３ａ、図３ｂ、図３ｃ及び図３ｄを参照して説明する。図３ａは、本開示の一実施形態に係る発光素子１００を説明するための概略的な平面図であり、図３ｂ、図３ｃ及び図３ｄは、それぞれ図３ａの切り取り線Ａ－Ａ’、Ｂ－Ｂ’及びＣ－Ｃ’に沿って切り取った概略的な断面図である。説明の便宜のために、図３ａ、図３ｂ、図３ｃ及び図３ｄにおいて、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが上側に配置されたことを図示し、及び説明するが、発光素子１００は図２に示したように、回路基板１０１上にフリップボンディングされ、この場合、バンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃが下側に配置される。
図３ａ、図３ｂ、図３ｃ及び図３ｄを参照すると、発光素子１００は第１のＬＥＤ積層２３、第２のＬＥＤ積層３３、第３のＬＥＤ積層４３、第１の透明電極２５、第２の透明電極３５、第３の透明電極４５、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ、下部共通コネクタ５３ｃ、上部共通コネクタ６３ｃ、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ、第１のボンディング層４９、第２のボンディング層５９、下部絶縁層５１、中間絶縁層６１、上部絶縁層７１及びバンプパッド７３ｒ，７３ｂ，７３ｇ，７３ｃを含み得る。さらに、発光素子１００は第１のＬＥＤ積層２３を貫通する上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３、第２のＬＥＤ積層３３を貫通する下部貫通ホール３３ｈ１，３３ｈ２を含み得る。
図３ｂに示したように、本開示の実施形態は第１乃至第３のＬＥＤ積層２３，３３，４３が垂直方向に積層される。一方、各ＬＥＤ積層２３，３３，４３は、互いに異なる成長基板上で成長したものであるが、本開示の実施形態において成長基板は最終発光素子１００に残留せず全て除去される。よって、発光素子１００は成長基板を含まない。しかし、本開示は必ずしもこれに限定されるものではなく、少なくとも一つの成長基板が含まれてもよい。
第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、それぞれ第１の導電型半導体層２３ａ，３３ａ，又は４３ａ、第２の導電型半導体層２３ｂ，３３ｂ，又は４３ｂ及びこれらの間に介在した活性層（図示せず）を含む。活性層は、特に多重量子井戸構造を有してもよい。
第１のＬＥＤ積層２３の下に第２のＬＥＤ積層３３が配置され、第２のＬＥＤ積層３３の下に第３のＬＥＤ積層４３が配置される。第１乃至第３のＬＥＤ積層２３，３３，４３で生成された光は、最終的に第３のＬＥＤ積層４３を通じて外部に放出される。
一実施形態において、第１のＬＥＤ積層２３は第２及び第３のＬＥＤ積層３３，４３に比べて長波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて長波長の光を放出し得る。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードであり、第２のＬＥＤ積層３３は緑色光を発する無機発光ダイオードであり、第３のＬＥＤ積層４３は青色光を発する無機発光ダイオードであってもよい。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＮ系列の井戸層を含んでもよい。
第１のＬＥＤ積層２３は、第２及び第３のＬＥＤ積層３３，４３に比べて長波長の光を放出するため、第１のＬＥＤ積層２３で生成された光は、第２及び第３のＬＥＤ積層３３，４３を透過して外部に放出できる。また、第２のＬＥＤ積層３３は、第３のＬＥＤ積層４３に比べて長波長の光を放出するため、第２のＬＥＤ積層３３で生成された光は第３のＬＥＤ積層４３を透過して外部に放出できる。
別の実施形態において、第１のＬＥＤ積層２３は第２及び第３のＬＥＤ積層３３，４３に比べて長波長の光を放出し、第２のＬＥＤ積層３３は第３のＬＥＤ積層４３に比べて短波長の光を放出できる。例えば、第１のＬＥＤ積層２３は赤色光を発する無機発光ダイオードであり、第２のＬＥＤ積層３３は青色光を発する無機発光ダイオードであり、第３のＬＥＤ積層４３は緑色光を発する無機発光ダイオードであってもよい。第１のＬＥＤ積層２３はＡｌＧａＩｎＰ系列の井戸層を含んでもよく、第２のＬＥＤ積層３３はＡｌＧａＩｎＮ系列の井戸層を含んでもよく、第３のＬＥＤ積層４３はＡｌＧａＩｎＰ系列またはＡｌＧａＩｎＮ系列の井戸層を含んでもよい。
第２のＬＥＤ積層３３で生成された光の一部は、第３のＬＥＤ積層４３で吸収されてもよく、よって、第２のＬＥＤ積層３３から放出される光の光度を、第１又は第３のＬＥＤ積層２３，４３から放出される光の光度に比べて相対的に低くすることができる。これにより、第１乃至第３のＬＥＤ積層２３，３３，４３から放出される光の光度割合を制御することができる。
一方、各ＬＥＤ積層２３，３３又は４３の第１の導電型半導体層２３ａ，３３ａ，４３ａはそれぞれｎ型半導体層で、第２の導電型半導体層２３ｂ，３３ｂ，４３ｂはｐ型半導体層である。また、本実施形態において、第１のＬＥＤ積層２３の上面はｐ型半導体層２３ｂであり、第２のＬＥＤ積層３３の上面はｐ型半導体層３３ｂであり、第３のＬＥＤ積層４３の上面はｐ型半導体層４３ｂである。つまり、第１乃至第３のＬＥＤ積層２３，３３，４３は、いずれも同じ方向にｎ型及びｐ型半導体層が積層されている。第１のＬＥＤ積層２３及び第２のＬＥＤ積層３３の半導体層を第３のＬＥＤ積層４３の半導体層と同じ順序で配置することにより、工程安定性を確保することができ、これについては製造方法を説明しながら下記で詳しく説明する。
第１のＬＥＤ積層２３は、第２の導電型半導体層２３ｂが除去されて第１の導電型半導体層２３ａを露出させるメサエッチング領域を含む。上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、メサエッチング領域内に形成されてもよく、よって、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の側壁は段差のある構造を有してもよい。また、メサエッチング領域に露出された第１の導電型半導体層２３ａに上部共通コネクタ６３ｃが電気的に接続され、これについては下記で再度説明する。
第２のＬＥＤ積層３３は、第２の導電型半導体層３３ｂが除去されて第１の導電型半導体層３３ａの上面を露出させるメサエッチング領域を含む。第３のＬＥＤ積層４３もまた、第２の導電型半導体層４３ｂが除去されて第１の導電型半導体層４３ａの上面を露出させるメサエッチング領域を含む。下部貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成されてもよく、よって、下部貫通ホール３３ｈ１，３３ｈ２の側壁は段差のある構造を有してもよい。
一方、第３のＬＥＤ積層４３は平坦な下部面を有してもよいが、これに限定されない。例えば、第１の導電型半導体層４３ａの表面に凹凸を含むことができ、この凹凸によって光抽出効率を向上させることができる。第１の導電型半導体層４３ａの表面に形成された凹凸は、パターニングされたサファイア基板を分離することによって形成されたものでもよいが、必ずしもこれに限定されるのではなく、成長基板を分離した後にテクスチャリングを通じて追加形成されたものでもよい。第２のＬＥＤ積層３３もまた、表面がテクスチャリングされた第１の導電型半導体層３３ａを有してもよい。
さらに、本実施形態において、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３は、互いに重なり合って、また、ほぼ同じ大きさの発光面積を有し得る。但し、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３、及び貫通ホール３３ｈ１，３３ｈ２によって第１のＬＥＤ積層２３の発光面積が第２のＬＥＤ積層３３の発光面積よりも小さくてもよく、第２のＬＥＤ積層３３の発光面積が第３のＬＥＤ積層４３の発光面積よりも小さくてもよい。また、発光素子１００の側面は、第１のＬＥＤ積層２３から第３のＬＥＤ積層４３に行くほど幅が広くなるように傾斜してもよく、これによって、第３のＬＥＤ積層４３の発光面積が第１のＬＥＤ積層２３の発光面積よりもさらに大きくなり得る。第３のＬＥＤ積層４３の上面に対して発光素子１００の側面が成す傾斜角は、約７５度乃至９０度になり得る。傾斜角が７５度よりも小さいと第１のＬＥＤ積層２３の発光面積が小さすぎて発光素子１００の大きさを減らすことが難しい。
第１の透明電極２５は、第１のＬＥＤ積層２３上に配置される。第１の透明電極２５は、第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂにオーミック接触する。第１の透明電極２５は、インジウムスズ酸化物（ＩＴＯ）等の透明酸化物層や金属層を用いて形成できる。第１の透明電極２５は、第２の導電型半導体層２３ｂのほぼ全領域を覆うことができる。第１の透明電極２５は省略されてもよい。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂにオーミック接触する。図示したように、第２の透明電極３５は第１のＬＥＤ積層２３と第２のＬＥＤ積層３３との間で第２のＬＥＤ積層３３の上面に接触する。第２の透明電極３５は、赤色光に透明な金属層または導電性酸化物層で形成できる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第２の透明電極３５はＺｎＯで形成できるが、ＺｎＯは第２のＬＥＤ積層３３上に単結晶で形成することができるため金属層や他の導電性酸化物層に比べて、電気的及び光学的特性に優れる。特に、ＺｎＯは第２のＬＥＤ積層３３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。
一方、第２の透明電極３５は、第２のＬＥＤ積層３３の縁に沿って部分的に除去することができ、これにより、第２の透明電極３５の外側の側面は、外部に露出せず、下部絶縁層５１で覆われる。つまり、第２の透明電極３５の側面は、第２のＬＥＤ積層３３の側面よりも内側に窪んでおり、第２の透明電極３５が窪んだ領域は、下部絶縁層５１及び第２のボンディング層５９で埋められる。一方、第２のＬＥＤ積層３３のメサエッチング領域近くでも第２の透明電極３５が窪んでおり、窪んだ領域は下部絶縁層５１及び第２のボンディング層５９で埋められる。
第３の透明電極４５は、第３のＬＥＤ積層３３の第２の導電型半導体層４３ｂにオーミック接触する。第３の透明電極４５は、第２のＬＥＤ積層３３と第３のＬＥＤ積層４３との間に位置してもよく、第３のＬＥＤ積層４３の上面に接触する。第３の透明電極４５は、赤色光及び緑色光に透明な金属層または導電性酸化物層で形成することができる。導電性酸化物層の例としては、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯ等を挙げることができる。特に、第３の透明電極４５はＺｎＯで形成できるが、ＺｎＯは第３のＬＥＤ積層４３上に単結晶で形成されてもよく、金属層や他の導電性酸化物層に比べて電気的及び光学的特性に優れる。特に、ＺｎＯは第３のＬＥＤ積層４３に対する接合力が強くレーザーリフトオフを用いて成長基板を分離しても損傷せず残っている。
第３の透明電極４５は、第３のＬＥＤ積層４３の縁に沿って部分的に除去することができ、これにより、第３の透明電極４５の外側の側面は、外部に露出せず、第１のボンディング層４９で覆われる。つまり、第３の透明電極４５の側面は、第３のＬＥＤ積層４３の側面よりも内側に窪んでおり、第３の透明電極４５が窪んだ領域は、第１のボンディング層４９で埋められる。一方、第３のＬＥＤ積層４３のメサエッチング領域近くでも第３の透明電極４５が窪んでおり、窪んだ領域は第１のボンディング層４９で埋められる。
第２の透明電極３５及び第３の透明電極４５を上のように窪むことにより、これらの側面がエッチングガスに露出することを防ぐため、発光素子１００の生産収率を向上させることができる。第１の透明電極２５もまた、予め窪むように形成されてもよい。
一方、本実施形態において、第２の透明電極３５及び第３の透明電極４５は、同種の導電性酸化物層、例えば、ＺｎＯで形成することができ、第１の透明電極２５は第２及び第３の透明電極３５，４５と異なる種類の導電性酸化物層、例えば、ＩＴＯで形成することができる。しかし、本開示がこれに限定されるのではなく、これら第１乃至第３の透明電極２５，３５，４５は全て同種でもよく、少なくとも一つが別の種類でもよい。
第１乃至第３の透明電極２５，３５，４５は、熱蒸着、スパッタリング、ゾル－ゲル（ｓｏｌ－ｇｅｌ）法、水熱合成（Ｈｙｄｒｏｔｈｅｒｍａｌ ｓｙｎｔｈｅｓｉｓ）等の技術を用いて形成できる。特に、水熱合成法のような化学的薄膜形成方法を通じて形成された透明電極は、多孔性薄膜で形成することができる。多孔性薄膜内のボイドは、ＬＥＤ積層の光抽出効率を向上させるように作用し、さらに、ストレスを緩和することができる。
ボイドは、ＬＥＤ積層の光学特性を強化するための位置に分布されるように制御できる。ボイドは、凡そ透明電極の１／２地点で第２の導電型半導体層側の近くに分布されてもよい。水熱合成法で形成された透明電極は、ボイドを有しつつ結晶性も有し得、特に、単結晶で形成することができる。
一実施形態において、ボイドは広い領域に亘って相対的に均一に分布することができる。ボイドが分布された透明電極は、ボイドがない透明電極に比べて改善された光抽出効率を表す。このような透明電極は、例えば、ＺｎＯ層またはドーピングされたＺｎＯ層でもよい。ドーピングされたＺｎＯ層は、例えば、銀（Ａｇ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）及びパラジウム（Ｐｄ）の少なくとも一つをドーパントとして含むことができる。
一実施形態において、ＺｎＯ層はまた、ＺｎＯシード層とＺｎＯバルク層を含み得る。ＺｎＯシード層は、相対的に連続表面を有する。また、ＺｎＯシード層とＺｎＯバルク層は単結晶構造を形成する。一実施形態において、ＺｎＯシード層とＺｎＯバルク層は、ＺｎＯシード層とＺｎＯバルク層との間の如何なる界面も表れない。一実施形態において、ＺｎＯシード層は、数百オングストロームの厚さを有している。ＺｎＯシード層は、例えば、２００オングストローム以下の厚さを有し得る。一方、ＺｎＯバルク層は１μｍ以下の厚さを有し得る。一実施形態において、ＺｎＯバルク層は８０００オングストローム以下の厚さを有する。
ｎ電極パッド４７ａは、第３のＬＥＤ積層４３の第１の導電型半導体層４３ａにオーミック接触する。ｎ電極パッド４７ａは、第２の導電型半導体層４３ｂを通じて露出された第１の導電型半導体層４３ａ上に、つまり、メサエッチング領域に配置されてもよい。ｎ電極パッド４７ａは、例えば、Ｃｒ／Ａｕ／Ｔｉに形成することができる。ｎ電極パッド４７ａの上面は、第２の導電型半導体層４３ｂの上面、さらに、第３の透明電極４５の上面よりも高くなってもよい。例えば、ｎ電極パッド４７ａの厚さは、約２ｕｍ以上であってもよい。ｎ電極パッド４７ａは、円錐台形状を有するが、これに限定されるものではなく、四角錐台、円筒形、四角筒形等の多様な形状を有することができる。
下部ｐ電極パッド４７ｂは、ｎ電極パッド４７ａと同じ材料で形成することができる。但し、下部ｐ電極パッド４７ｂの上面は、ｎ電極パッド４７ａと同じ高さに位置させることができ、よって、下部ｐ電極パッド４７ｂの厚さはｎ電極パッド４７ａよりも小さくなり得る。つまり、下部ｐ電極パッド４７ｂの厚さは、第２の透明電極４５上に突出したｎ電極パッド４７ａ部分の厚さと大体同じであってもよい。例えば、下部ｐ電極パッド４７ｂの厚さは、約１．２ｕｍ以下になってもよい。下部ｐ電極パッド４７ｂの上面がｎ電極パッド４７ａの上面と同じ高さに位置するようにさせることにより、下部貫通ホール３３ｈ１，３３ｈ２を形成する際、下部ｐ電極パッド４７ｂとｎ電極パッド４７ａが同時に露出するようにできる。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さが異なる場合、いずれかの電極パッドがエッチング工程で大きく損傷し得る。よって、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの高さを大体同じに合わせることにより、いずれかの電極パッドが大きく損傷することを防ぐことができる。
第１のボンディング層４９は、第２のＬＥＤ積層３３を第３のＬＥＤ積層４３に結合する。第１のボンディング層４９は、第１の導電型半導体層３３ａと第３の透明電極３５との間でこれらを結合させることができる。第１のボンディング層４９は、第２の導電型半導体層４３ｂに部分的に接してもよく、メサエッチング領域に露出された第１の導電型半導体層４３ａに部分的に接してもよい。さらに、第１のボンディング層４９は、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを覆うことができる。
第１のボンディング層４９は、透明有機物層で形成されたり、透明無機物層で形成されてもよい。有機物層は、ＳＵ８、ポリメチルメタアクリレート（ｐｏｌｙ（ｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）：ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）等を例として挙げることができ、無機物層は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘ等を例として挙げることができる。また、第１のボンディング層４９はスピン－オン－ガラス（ＳＯＧ）で形成することもできる。
下部貫通ホール３３ｈ１及び下部貫通ホール３３ｈ２は、第２のＬＥＤ積層３３及び第１のボンディング層４９を貫通してそれぞれｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。上で説明した通り、下部貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成されてもよく、よって、下部貫通ホール３３ｈ１，３３ｈ２は段差のある側壁を有することができる。
下部絶縁層５１は、第２のＬＥＤ積層３３上に形成され、第２の透明電極３５を覆う。下部絶縁層５１はまた、下部貫通ホール３３ｈ１，３３ｈ２の側壁を覆う。下部絶縁層５１は、ｎ電極パッド４７ａ、下部ｐ電極パッド４７ｂ、第１の導電型半導体層３３ａ及び第２の透明電極３５を露出させる開口部５１ａを有することができる。下部絶縁層５１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、例えば、約８００ｎｍの厚さに形成できる。
下部共通コネクタ５３ｃは、下部絶縁層５１上に配置され、下部絶縁層５１の開口部５１ａを通じて露出された第１の導電型半導体層３３ａ及びｎ電極パッド４７ａに接続できる。下部共通コネクタ５３ｃは、第２のＬＥＤ積層３３のメサエッチング領域内で第１の導電型半導体層３３ａに接続し、さらに、下部貫通ホール３３ｈ１を通じてｎ電極パッド４７ａに接続する。
下部ｐコネクタ５３ｂは、下部絶縁層５１上に配置され、下部絶縁層５１の開口部５１ａを通じて露出した下部ｐ電極パッド４７ｂに接続され得る。下部ｐコネクタ５３ｂの少なくとも一部は、下部絶縁層５１上に位置する。
一方、上部ｐ電極パッド５３ｇは、下部絶縁層５１の開口部５１ａ内で第２の透明電極３５上に配置され得る。図３ａ及び図３ｂに示したように、上部ｐ電極パッド５３ｇは開口部５１ａに比べて幅が狭く、開口部５１ａ内に配置されてもよい。しかし、本開示はこれに限定されるのではなく、上部ｐ電極パッド５３ｇの幅が開口部５１ａの幅よりも大きくてもよく、上部ｐ電極パッド５３ｇの一部が下部絶縁層５１上に位置してもよい。
下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇは、同じ工程で同じ材料により一緒に形成できる。これらは、例えば、Ｎｉ／Ａｕ／Ｔｉに形成することができ、約２ｕｍの厚さに形成できる。しかし、本開示はこれに限定されるものではなく、下部共通コネクタ５３ｃ及び下部ｐコネクタ５３ｂの高さと上部ｐ電極パッド５３ｇの高さを合わせるために、上部ｐ電極パッド５３ｇを下部共通コネクタ５３ｃ及び下部ｐコネクタ５３ｂと分離した工程で形成することもできる。
第２のボンディング層５９は、第１のＬＥＤ積層２３を第２のＬＥＤ積層３３に結合する。図示したように、第２のボンディング層５９は第１の導電型半導体層２３ａと下部絶縁層５１との間に配置できる。第２のボンディング層５９はまた、下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇを覆うことができる。第２のボンディング層５９はまた、下部絶縁層５１の開口部５１ａを通じて露出された第２の透明電極３５に部分的に接してもよい。第２のボンディング層５９は、前述の第１のボンディング層４９について説明した材料と同じ材料で形成することができ、重複を避けるために詳しい説明は省略する。
本実施形態と異なり、第１の透明電極２５が下に向くように配置される場合、第２のボンディング層５９は、第１の透明電極２５と下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇとの間に位置する。この場合、第１の透明電極２５と下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇとの間に電気的短絡（ｓｈｏｒｔ）が発生し、これにより、サブピクセルの誤作動が発生し得る。また、第１の透明電極２５が上面に配置される代わりに、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３間に配置される場合、第１の透明電極２５に電気的接続をするために第１のＬＥＤ積層２３をエッチングして第１の透明電極２５を露出させなければならない。第１のＬＥＤ積層２３をエッチングしながら第１の透明電極２５が貫通しないように第１の透明電極２５を露出させるために、第１の透明電極２５を相対的に厚く形成する必要がある。これにより、第１のＬＥＤ積層２３で生成された光が第１の透明電極２５を透過する間、光の損失が実質的に発生する場合がある。
これに対して本実施形態では、第１の透明電極２５が上側に配置されることにより、第２のボンディング層５９が第１の導電型半導体層２３ａと下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇ間に位置する。これにより、第１のＬＥＤ積層２３と第２のＬＥＤ積層３３間の電気的短絡を防止できるため、サブピクセルの誤作動を防止することができる。
さらに、第１のＬＥＤ積層２３を貫通しながら第１の透明電極２５を露出させる必要がないため、第１の透明電極２５の厚さを相対的に薄くすることができ、第１の透明電極２５が損傷するおそれがなく工程をより安定化させることができる。
また、第１のＬＥＤ積層２３で生成された光は、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３を通じて外部に放出される。これにより、本実施形態において、第１の透明電極２５は、第１のＬＥＤ積層２３で生成された光の出射経路から外れ、よって、第１の透明電極２５による光の損失を避けることができる。
一方、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第１のＬＥＤ積層２３を貫通する。上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第１のＬＥＤ積層２３を貫通すると同時に、第２のボンディング層５９を貫通し得る。上部貫通ホール２３ｈ１は上部ｐ電極パッド５３ｇを露出させ、上部貫通ホール２３ｈ２は下部ｐコネクタ５３ｂを露出させ、上部貫通ホール２３ｈ３は下部共通コネクタ５３ｃを露出させる。上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３によって露出される上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ、及び下部共通コネクタ５３ｃの領域は、互いに同じ高さに位置してもよい。これにより、エッチング工程を通じて上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３を形成する間、いずれかの構成要素、例えば上部ｐ電極パッド５３が露出する前に他の構成要素、例えば下部ｐコネクタ５３ｂ又は下部共通コネクタ５３ｃがひどく損傷することを防止できるため、工程を安定化させることができる。
上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第２の導電型半導体層２３ｂをメサエッチングにより除去して第１の導電型半導体層２３ａを露出させ、次いで露出された第１の導電型半導体層２３ａをエッチングして形成することができる。つまり、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第１のＬＥＤ積層２３のメサエッチング領域内に形成することができる。これにより、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の側壁は、図３ｂに示したように段差のある構造を有することができる。メサエッチング領域の一つは、底に第１の導電型半導体層２３ａを露出させる。
中間絶縁層６１は、第１のＬＥＤ積層２３及び第１の透明電極２５を覆い、メサエッチング領域の側壁及び上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の側壁を覆う。中間絶縁層６１はまた、第１乃至第３のＬＥＤ積層２３，３３，４３の側面を覆うことができる。中間絶縁層６１は、それぞれの上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の底部を露出させる開口部６１ａを有するようにパターニングすることができる。前記開口部６１ａによって上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３内で上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃが露出される。さらに、中間絶縁層６１はメサエッチング領域内で第１の導電型半導体層２３ａを露出させる開口部６１ｂを有することができる。また、中間絶縁層６１は第１の透明電極２５を露出させる開口部６１ｃを有してもよい。
中間絶縁層６１は、アルミニウム酸化膜、シリコン酸化膜またはシリコン窒化膜で形成でき、例えば、約８００ｎｍの厚さに形成できる。
第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃは、中間絶縁層６１上に配置される。第１の上部コネクタ６３ｒは、中間絶縁層６１の開口部６１ｃを通じて露出された第１の透明電極２５に接続し、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃは、それぞれ中間絶縁層６１の開口部６１ａ，６１ｂ，６１ｃを通じて露出された上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃに接続する。さらに、上部共通コネクタ６３ｃは開口部６１ｂに露出された第１の導電型半導体層２３ａに接続できる。
第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃは、同じ工程で同じ材料により形成することができ、例えば、ＡｕＧｅ／Ｎｉ／Ａｕ／Ｔｉに形成できる。ＡｕＧｅは、第１の導電型半導体層２３ａにオーミック接触できる。ＡｕＧｅは、約１００ｎｍの厚さに形成することができ、Ｎｉ／Ａｕ／Ｔｉは約２ｕｍの厚さに形成できる。ＡｕＧｅの代わりにＡｕＴｅを使用することもできる。
上部絶縁層７１は、中間絶縁層６１を覆い、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃを覆う。上部絶縁層７１はまた、第１乃至第３のＬＥＤ積層２３，３３，４３の側面において中間絶縁層６１を覆うことができる。上部絶縁層７１は、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃを露出させる開口部７１ａを有してもよい。上部絶縁層７１の開口部７１ａは、概ね、第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃの平らな面上に配置することができる。上部絶縁層７１は、シリコン酸化膜またはシリコン窒化膜で形成することができ、中間絶縁層６１よりも薄く、例えば、約４００ｎｍの厚さに形成できる。
バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、それぞれ上部絶縁層７１の開口部７１ａ内で第１の上部コネクタ６３ｒ、第２の上部コネクタ６３ｇ、第３の上部コネクタ６３ｂ及び上部共通コネクタ６３ｃ上に配置されてこれらに電気的に接続できる。
第１のバンプパッド７３ｒは、第１の上部コネクタ６３ｒ及び第１の透明電極２５を通じて第１のＬＥＤ積層２３の第２の導電型半導体層２３ｂに電気的に接続できる。
第２のバンプパッド７３ｇは、第２の上部コネクタ６３ｇ、上部ｐ電極パッド５３ｇ及び第２の透明電極３５を通じて、第２のＬＥＤ積層３３の第２の導電型半導体層３３ｂに電気的に接続できる。
第３のバンプパッド７３ｂは、第３の上部コネクタ６３ｂ、下部ｐコネクタ５３ｂ、下部ｐ電極パッド４７ｂ及び第３の透明電極３５を通じて第３のＬＥＤ積層４３の第２の導電型半導体層４３ｂに電気的に接続できる。
共通バンプパッド７３ｃは、上部共通コネクタ６３ｃを通じて、第１のＬＥＤ積層２３の第１の導電型半導体層２３ａに電気的に接続され、また、下部共通コネクタ５３ｃを通じて第２のＬＥＤ積層３３の第１の導電型半導体層３３ａに電気的に接続し、さらに、ｎ電極パッド４７ａを通じて第３のＬＥＤ積層４３の第１の導電型半導体層４３ａに電気的に接続できる。
つまり、第１乃至第３のバンプパッド７３ｒ，７３ｇ，７３ｂは、それぞれ第１乃至第３のＬＥＤスタック２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂに電気的に接続され、共通バンプパッド７３ｃは第１乃至第３のＬＥＤスタック２３，３３，４３の第１の導電型半導体層２３ａ，３３ａ，４３ａに共通して電気的に接続される。
前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、上部絶縁層７１の開口部７１ａ内に配置されてもよく、バンプパッドの上面は平坦な面であってもよい。バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、第１乃至第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃの平坦な面上に位置してもよい。前記バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃは、Ａｕ／Ｉｎに形成することができ、例えば、Ａｕは３ｕｍの厚さに形成され、Ｉｎは約１ｕｍの厚さに形成できる。発光素子１００は、Ｉｎを用いて回路基板１０１上のパッドにボンディングされてもよい。本実施形態において、Ｉｎを用いてバンプパッドをボンディングすることについて説明するが、Ｉｎに限定されるのではなく、Ｐｂ又はＡｕＳｎを用いてボンディングすることもできる。
本実施形態において、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が平坦であると説明し、及び図示しているが、本開示はこれに限定されるものではない。例えば、バンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃの上面が不規則な面であってもよく、バンプパッドの一部が上部絶縁層７１上に位置してもよい。
本実施形態によると、第１のＬＥＤ積層２３はバンプパッド７３ｒ，７３ｃに電気的に接続され、第２のＬＥＤ積層３３はバンプパッド７３ｇ，７３ｃに電気的に接続され、第３のＬＥＤ積層４３はバンプパッド７３ｂ，７３ｃに電気的に接続される。これにより、第１のＬＥＤ積層２３、第２のＬＥＤ積層３３及び第３のＬＥＤ積層４３のカソードが共通バンプパッド７３ｃに電気的に接続され、アノードが第１乃至第３のバンプパッド７３ｒ，７３ｂ，７３ｇにそれぞれ電気的に接続する。よって、第１乃至第３のＬＥＤ積層２３，３３，４３は、独立的に駆動し得る。
以下で説明する発光素子１００の製造方法を通じて、発光素子１００の構造についてもより詳しく理解できると考える。図４ａ、図４ｂ及び図４ｃは、本開示の一実施形態に従って成長基板上に成長した第１乃至第３のＬＥＤ積層を説明するための概略的な断面図である。
先ず、図４ａを参照すると、第１の基板２１上に第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂを含む第１のＬＥＤ積層２３が成長する。第１の導電型半導体層２３ａと第２の導電型半導体層２３ｂとの間に活性層（図示せず）が介在してもよい。
第１の基板２１は、第１のＬＥＤ積層２３を成長させるために使用できる基板、例えば、ＧａＡｓ基板であってもよい。第１の導電型半導体層２３ａ及び第２の導電型半導体層２３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層を含み得る。第１のＬＥＤ積層２３は、例えば、赤色光を発するようにＡｌＧａＩｎＰの組成比を定めることができる。
第２の導電型半導体層２３ｂ上に第１の透明電極２５が形成され得る。第１の透明電極２５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。例えば、第１の透明電極２５は、ＩＴＯ（ｉｎｄｉｕｍ－ｔｉｎ ｏｘｉｄｅ）で形成できる。
一方、第２の基板３１上に第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂを含む第２のＬＥＤ積層３３が成長する。第１の導電型半導体層３３ａと第２の導電型半導体層３３ｂとの間に活性層（図示せず）が介在してもよい。
第２の基板３１は、第２のＬＥＤ積層３３を成長させるために使用できる基板、例えば、サファイア基板、ＧａＮ基板またはＧａＡｓ基板であってもよい。第１の導電型半導体層３３ａ及び第２の導電型半導体層３３ｂは、ＡｌＧａＩｎＡｓ系列またはＡｌＧａＩｎＰ系列の半導体層、ＡｌＧａＩｎＮ系列の半導体層で形成でき、活性層は、例えば、ＡｌＧａＩｎＰ系列の井戸層またはＡｌＧａＩｎＮ系列の井戸層を含み得る。第２のＬＥＤ積層３３は、例えば、緑色光を発するようにＡｌＧａＩｎＰ又はＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層３３ｂ上に第２の透明電極３５が形成できる。第２の透明電極３５は、上で説明したように、第１のＬＥＤ積層２３で生成された光、例えば、赤色光を透過する金属層または導電性酸化物層で形成することができる。特に、第２の透明電極３５は、ＺｎＯで形成できる。
一方、第３の基板４１上に第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂを含む第３のＬＥＤ積層４３が成長する。第１の導電型半導体層４３ａと第２の導電型半導体層４３ｂとの間に活性層（図示せず）が介在してもよい。
第３の基板４１は、第３のＬＥＤ積層４３を成長させるために使用できる基板、例えば、サファイア基板、ＳｉＣ基板またはＧａＮ基板であってもよい。一実施形態において、第３の基板４１は平らなサファイア基板であってもよく、パターニングされたサファイア基板でもよい。第１の導電型半導体層４３ａ及び第２の導電型半導体層４３ｂは、ＡｌＧａＩｎＮ系列の半導体層で形成することができ、活性層は、例えば、ＡｌＧａＩｎＮ系列の井戸層を含み得る。第３のＬＥＤ積層４３は、例えば、青色光を発するようにＡｌＧａＩｎＮの組成比を定めることができる。
第２の導電型半導体層４３ｂ上に第３の透明電極４５が形成されてもよい。第３の透明電極４５は、上で説明したように、第１及び第２のＬＥＤ積層２３，３３で生成された光、例えば、赤色光及び緑色光を透過する金属層または導電性酸化物層で形成できる。特に、第３の透明電極４５は、ＺｎＯで形成することができる。
第１乃至第３のＬＥＤ積層２３，３３，４３は、それぞれ相互異なる成長基板２１，３１，４１上で成長し、よって、その製造工程順序は制限されない。
以下では、成長基板２１，３１，４１上に成長した第１乃至第３のＬＥＤ積層２３，３３，４３を用いて発光素子１００を製造する方法を説明する。以下では、主に一つの発光素子１００領域について図示し、及び説明するが、当業者であれば成長基板２１，３１，４１上に成長したＬＥＤ積層２３，３３，４３を用いて同じ製造工程で複数の発光素子１００が一括して製造できることを理解し得る。
図５ａ，５ｂ，５ｃ，５ｄ，６ａ，６ｂ，６ｃ，６ｄ，７ａ，７ｂ，７ｃ，７ｄ，８ａ，８ｂ，８ｃ，８ｄ，９ａ，９ｂ，９ｃ，９ｄ，１０ａ，１０ｂ，１０ｃ，１０ｄ，１１ａ，１１ｂ，１１ｃ，１１ｄ，１２ａ，１２ｂ，１２ｃ，１２ｄ，１３ａ，１３ｂ，１３ｃ及び１３ｄは、本開示の一実施形態に係るディスプレイ用発光素子１００を製造する方法を説明するための概略的な平面図及び断面図である。ここで、断面図は、それぞれ図３ｂ、図３ｃ及び図３ｄの断面図に対応するように図示した。
先ず、図５ａ、図５ｂ、図５ｃ及び図５ｄを参照すると、フォトリソグラフィー及びエッチング技術を用いて第３の透明電極４５及び第２の導電型半導体層４３ｂをパターニングして第１の導電型半導体層４３ａを露出させる。この工程は、例えば、メサエッチング工程に該当する。フォトレジストパターンをエッチングマスクとして使用して行うことができる。例えば、エッチングマスクを形成した後、湿式エッチング技術で第３の透明電極４５を先にエッチングし、次いで、同一エッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層４３ｂをエッチングできる。これにより、第３の透明電極４５はメサエッチング領域から窪ませることができる。図５ａには図面を簡略して表すために、メサの縁を図示し、第３の透明電極４５の縁は図示していない。しかし、同じエッチングマスクを使用して第３の透明電極４５を湿式エッチングするため、第３の透明電極４５の縁がメサの縁からメサ内側に窪んでいることを容易に理解することができる。同じエッチングマスクを用いるため、フォトリソグラフィーの工程数が増加することなく、工程コストを節約することができる。しかし、本開示はこれに限定されるものではなく、メサエッチング工程のためのエッチングマスクと第３の透明電極４５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
続いて、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂがそれぞれ第１の導電型半導体層４３ａ及び第３の透明電極４５上に形成される。ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂは互いに異なる厚さに形成できる。特に、ｎ電極パッド４７ａと下部ｐ電極パッド４７ｂの上面が同じ高さに位置してもよい。
図６ａ、図６ｂ、図６ｃ及び図６ｄを参照すると、図５ａ、図５ｂ、図５ｃ及び図５ｄを参照して説明した第３のＬＥＤ積層４３上に図４ｂを参照して説明した第２のＬＥＤ積層３３がボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第２のＬＥＤ積層３３をボンディングし、第２の基板３１が第２のＬＥＤ積層３３から先に除去される。第２の基板３１は、例えば、レーザーリフトオフ技術を用いて除去されてもよい。第２の基板３１が除去された後、第１の導電型半導体層３３ａの表面に粗い面が形成され得る。その後、一時基板にボンディングされた第２のＬＥＤ積層３３の第１の導電型半導体層３３ａが、第３のＬＥＤ積層４３に向くように配置されて第３のＬＥＤ積層４３にボンディングされてもよい。第２のＬＥＤ積層３３と第３のＬＥＤ積層４３は、第１のボンディング層４９によって互いにボンディングされる。第２のＬＥＤ積層３３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて除去することができる。これにより、第２の透明電極３５が上面に配置された形態で第２のＬＥＤ積層３３が第３のＬＥＤ積層４３に配置されてもよい。
ＩＴＯは、レーザーリフトオフ技術を用いて第２の基板３１を分離する際、第２のＬＥＤ積層３３からＩＴＯが剥離され得る。よって、レーザーリフトオフ技術を用いて第２の基板３１を除去する場合、第２の透明電極３５は接合力に優れるＺｎＯで形成されたものが有利となる。
次いで、第２の透明電極３５及び第２の導電型半導体層３３ｂをパターニングして第１の導電型半導体層３３ａを露出させる。第２の透明電極３５及び第２の導電型半導体層３３ｂは、フォトリソグラフィー及びエッチング技術を用いてパターニングできる。この工程は、前述の第３の透明電極４５及び第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチング及び乾式エッチング技術を用いて行うことができる。
例えば、エッチングマスクを形成した後、湿式エッチング技術で第２の透明電極３５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層３３ｂをエッチングすることができる。これにより、第２の透明電極３５はメサエッチング領域から窪んでいてもよい。図６ａには図面を簡略に表すためにメサの縁を図示し、第２の透明電極３５の縁は図示していない。しかし、同じエッチングマスクを使用して第２の透明電極３５を湿式エッチングするため、第２の透明電極３５の縁がメサの縁からメサ内側に窪んでいることが容易に理解できる。同じエッチングマスクを用いるため、フォトリソグラフィー工程の数が増えないことから、工程コストを節約することができる。しかし、本開示はこれに限定されるものではなく、メサエッチング工程のためのエッチングマスクと第２の透明電極３５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
図６ａに示した通り、第２のＬＥＤ積層３３のメサエッチング領域は、第３のＬＥＤ積層４３のメサエッチング領域と一部重なってもよい。例えば、第２のＬＥＤ積層３３のメサエッチング領域の一部はｎ電極パッド４７ａ上部に形成できる。また、メサエッチング領域のまた別の一部は、下部ｐ電極パッド４７ｂ上部に位置してもよい。これに加え、第２のＬＥＤ積層３３のメサエッチング領域の一部は、第３のＬＥＤ積層４３のメサ領域上に位置してもよい。
図７ａ、図７ｂ、図７ｃ及び図７ｄを参照すると、第２のＬＥＤ積層３３を貫通する下部貫通ホール３３ｈ１，３３ｈ２が形成される。下部貫通ホール３３ｈ１，３３ｈ２は、第１のボンディング層４９を貫通してｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる。下部貫通ホール３３ｈ１，３３ｈ２は、メサエッチング領域内に形成されてもよく、よって、下部貫通ホール３３ｈ１，３３ｈ２の側壁に段差のある構造が形成できる。
下部ｐ電極パッド４７ｂとｎ電極パッド４７ａの上面が同じ高さに位置するため、下部貫通ホール３３ｈ１，３３ｈ２を形成する間にいずれかのパッドが先に露出して損傷することを防ぐことができる。
図８ａ、図８ｂ、図８ｃ及び図８ｄを参照すると、第２のＬＥＤ積層３３上に下部絶縁層５１が形成される。下部絶縁層５１は、第２の透明電極３５を覆い、第２の導電型半導体層３３ｂを覆う。また、下部絶縁層５１は、下部貫通ホール３３ｈ１，３３ｈ２の側壁を覆う。一方、下部絶縁層５１は、第２の透明電極３５、第１の導電型半導体層３３ａ、ｎ電極パッド４７ａ及び下部ｐ電極パッド４７ｂを露出させる開口部５１ａを有する。
続いて、下部絶縁層５１上に下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇが形成される。下部共通コネクタ５３ｃ、下部ｐコネクタ５３ｂ及び上部ｐ電極パッド５３ｇは、同じ材料で一緒に形成することができる。しかし、本開示はこれに限定されるものではなく、互いに異なる工程で異なる材料によって形成することもできる。例えば、上部ｐ電極パッド５３ｇの上面高さを下部ｐコネクタ５３ｂや下部共通コネクタ５３ｃの上面高さと同一に合わせるために、上部ｐ電極パッド５３ｇをより厚く形成することもできる。
上部ｐ電極パッド５３ｇは、開口部５１ａに露出した第２の透明電極３５上に配置できる。さらに、上部ｐ電極パッド５３ｇの一部が下部絶縁層５１上に位置するように形成することもできる。
下部ｐコネクタ５３ｂは、開口部５１ａを通じて露出した下部ｐ電極パッド４７ｂに接続すると同時に、下部絶縁層５１上に一部が配置される。下部共通コネクタ５３ｃは、開口部５１ａを通じて露出した第１の導電型半導体層３３ａ及びｎ電極パッド４７ａに接続し、下部絶縁層５１上に一部が配置される。
図９ａ、図９ｂ、図９ｃ及び図９ｄを参照すると、図４ａで説明した第１のＬＥＤ積層２３が第２のＬＥＤ積層３３にボンディングされる。ＴＢＤＢ（ｔｅｍｐｏｒａｒｙ ｂｏｎｄｉｎｇ／ｄｅｂｏｎｄｉｎｇ）技術を用いて一時基板に第１のＬＥＤ積層２３をボンディングし、第１の基板２１が第１のＬＥＤ積層２３から先に除去される。第１の基板２１は、例えば湿式または乾式エッチング技術を用いて除去することができる。第１の基板２１が除去された後、第１のＬＥＤ積層２３で生成された光を吸収する半導体層も除去することができる。次いで、露出された第１の導電型半導体層２３ａの表面に粗い面が形成される場合もある。その後、一時基板にボンディングされた第１のＬＥＤ積層２３の第１の導電型半導体層２３ａが第２のＬＥＤ積層３３に向くように配置されて第２のＬＥＤ積層３３にボンディングすることができる。第１のＬＥＤ積層２３と第２のＬＥＤ積層３３は、第２のボンディング層５９によって互いにボンディングされる。第１のＬＥＤ積層２３をボンディングした後、一時基板もレーザーリフトオフ技術を用いて除去することができる。これにより、第１の透明電極２５が上面に配置された形態で第１のＬＥＤ積層２３が第２のＬＥＤ積層３３に配置されてもよい。
これにより、第２のボンディング層５９は第１の導電型半導体層２３ａに接すると同時に、下部絶縁層５１、下部ｐコネクタ５３ｂ、上部ｐ電極パッド５３ｇ及び下部共通コネクタ５３ｃに接し、さらに、上部ｐ電極パッド５３ｇの周囲に露出された第２の透明電極３５に接することができる。
次いで、第１の透明電極２５及び第２の導電型半導体層２３ｂをパターニングして第１の導電型半導体層２３ａを露出させる。第１の透明電極２５及び第２の導電型半導体層２３ｂは、フォトリソグラフィー及びエッチング技術を用いてパターニングすることができる。この工程は、前述の第３の透明電極４５及び第２の導電型半導体層４３ｂをエッチングしたメサエッチング工程と同じ方法で湿式エッチング及び乾式エッチング技術を用いて行うことができる。
例えば、エッチングマスクを形成した後、湿式エッチング技術で第１の透明電極２５を先にエッチングし、次いで同じエッチングマスクを用いて乾式エッチング技術で第２の導電型半導体層２３ｂをエッチングすることができる。これにより、第１の透明電極２５は、メサエッチング領域から窪んでいてもよい。図９ａには、図面を簡略に表すためにメサの縁を図示し、第１の透明電極２５の縁は図示していない。しかし、同じエッチングマスクを使用して第１の透明電極２５を湿式エッチングするため、第１の透明電極２５の縁がメサの縁からメサ内側に窪んでいることが容易に理解できる。同じエッチングマスクを用いるため、フォトリソグラフィー工程の数が増えないことから工程コストを節約することができる。しかし、本開示はこれに限定されるものではなく、メサエッチング工程のためのエッチングマスクと第１の透明電極２５をエッチングするためのエッチングマスクをそれぞれ使用することもできる。
図１０ａ、図１０ｂ、図１０ｃ及び図１０ｄを参照すると、エッチング技術を用いて第１のＬＥＤ積層２３を貫通する上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３が形成される。上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、第２のボンディング層５９を貫通して、それぞれ上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃを露出させる。上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３によって露出される上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃの領域は、互いに同じ高さに位置してもよい。これにより、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は大体長さが互いに同一になり、同じ工程で一緒に形成することができる。
上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３は、メサエッチング領域内に形成でき、よって、これら上部貫通ホールの側壁は下部貫通ホール３３ｈ１，３３ｈ２のように段差のある構造を有することができる。
図１１ａ、図１１ｂ、図１１ｃ及び図１１ｄを参照すると、アイソレーション工程によって発光素子１００領域を区画するための分離溝が形成される。分離溝は、第１乃至第３のＬＥＤ積層２３，３３，４３の周りに沿って第３の基板４１を露出させることができる。発光素子領域間で第１のＬＥＤ積層２３、第２のボンディング層５９、下部絶縁層５１、第２のＬＥＤ積層３３、第１のボンディング層４９、第３のＬＥＤ積層４３を順に除去することにより、分離溝が形成できる。第１の透明電極２５，第２の透明電極３５及び第３の透明電極４５は、アイソレーション工程を行う間、露出されず、よって、エッチングガスによって損傷しない。第２及び第３の透明電極３５，４５がＺｎＯで形成される場合、ＺｎＯはエッチングガスによって容易に損傷され得る。しかし、本開示は第２及び第３の透明電極３５，４５を予め窪ませることにより、これらがエッチングガスに露出することを防ぐことができる。
本実施形態において、アイソレーション工程を通じて第１乃至第３のＬＥＤ積層２３，３３，４３が順にパターニングされることを説明するが、本開示は必ずしもこれに限定されるものではない。例えば、第１乃至第３のＬＥＤ積層２３，３３，４３の第２の導電型半導体層２３ｂ，３３ｂ，４３ｂは、メサエッチング工程で予め除去することもできる。また、第２のＬＥＤ積層３３をボンディングする前に、分離溝が形成される領域で第３のＬＥＤ積層４３が予め除去される場合もあり、第１のＬＥＤ積層２３をボンディングする前に、分離溝が形成される領域で第２のＬＥＤ積層３３が予め除去される場合もある。この場合、第３のＬＥＤ積層４３が除去された領域は、第１のボンディング層４９で埋めることができ、第２のＬＥＤ積層３３が除去された領域は、第２のボンディング層５９で埋めることができる。これにより、アイソレーション工程で第２及び第３のＬＥＤ積層３３，４３は、露出されなくなってもよい。
図１２ａ、図１２ｂ、図１２ｃ及び図１２ｄを参照すると、中間絶縁層６１が第１のＬＥＤ積層２３及び第１の透明電極２５上に形成される。中間絶縁層６１は、分離溝を通じて露出した第１乃至第３のＬＥＤ積層２３，３３，４３の側面、第１及び第２のボンディング層４９，５９の側面、及び下部絶縁層５１の側面を覆うことができる。
中間絶縁層６１はまた、上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の側壁を覆うことができる。但し、中間絶縁層６１は上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３の底を露出させる開口部６１ａ、第１のＬＥＤ積層２３の第１の導電型半導体層２３ａを露出させる開口部６１ｂ及び第１の透明電極２５を露出させる開口部６１ｃを有するようにパターニングされる。開口部６１ａは上部貫通ホール２３ｈ１，２３ｈ２，２３ｈ３内で、上部ｐ電極パッド５３ｇ、下部ｐコネクタ５３ｂ及び下部共通コネクタ５３ｃを露出させる。
中間絶縁層６１上に第１乃至第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃが形成される。第１の上部コネクタ６３ｒは第１の透明電極２５に接続され、第２の上部コネクタ６３ｇは上部ｐ電極パッド５３ｇに接続され、第３の上部コネクタ６３ｂは下部ｐコネクタ５３ｂに接続できる。一方、上部共通コネクタ６３ｃは、下部共通コネクタ５３ｃに接続できる。
図１３ａ、図１３ｂ、図１３ｃ及び図１３ｄを参照すると、中間絶縁層６１及びコネクタ６３ｒ，６３ｇ，６３ｂ，６３ｃを覆う上部絶縁層７１が形成される。上部絶縁層７１は、第１乃至第３のＬＥＤ積層２３，３３，４３の側面でも中間絶縁層６１を覆うことができる。但し、上部絶縁層７１は第１乃至第３の上部コネクタ６３ｒ，６３ｇ，６３ｂ及び上部共通コネクタ６３ｃを露出させる開口部７１ａを有するようにパターニングすることができる。
次いで、前記開口部７１ａ内にそれぞれバンプパッド７３ｒ，７３ｇ，７３ｂ，７３ｃが形成される。第１のバンプパッド７３ｒは、第１の上部コネクタ６３ｒ上に配置され、第２のバンプパッド７３ｇは第２の上部コネクタ６３ｇ上に配置され、第３のバンプパッド７３ｂは第３の上部コネクタ６３ｂ上に配置される。共通バンプパッド７３ｃは上部共通コネクタ６３ｃ上に配置される。
続いて、発光素子１００を回路基板１０１上にボンディングし、基板４１を分離することにより、基板４１から分離された発光素子１００が完成する。回路基板１０１にボンディングされた発光素子１００の概略的な仮想断面図は図１４に示した。
図１４は、単一の発光素子１００が回路基板１０１上に配置されたことを示しているが、回路基板１０１上には複数の発光素子１００が実装される。それぞれの発光素子１００は、青色光、緑色光及び赤色光を放出できる一つのピクセルを構成し、回路基板１０１上に複数のピクセルが整列してディスプレイパネルが提供される。
一方、基板４１上には複数の発光素子１００が形成でき、これら発光素子１００は一つずつ回路基板１０１に転写されるのではなく、集団で回路基板１０１上に転写できる。図１５ａ、図１５ｂ、及び図１５ｃは、発光素子を回路基板に転写する方法を説明するための概略的な断面図である。ここでは、基板４１上に形成された発光素子１００を集団で回路基板１０１に転写する方法を説明する。
図１５ａを参照すると、発光素子の製造方法を通じて説明した通り、図１３ａ、図１３ｂ、図１３ｃ及び図１３ｄの工程が完了したら、基板４１上に複数の発光素子１００が分離溝によって分離されて整列される。
一方、上面にパッドを有する回路基板１０１が提供される。パッドはディスプレイのためのピクセルの整列位置に対応するように回路基板１０１上に配列される。一般的に、基板４１上に整列された発光素子１００の間隔は、回路基板１０１内のピクセルの間隔に比べてより稠密になっている。
図１５ｂを参照すると、発光素子１００のバンプパッドを回路基板１０１上のパッドにボンディングする。バンプパッドとパッドは、Ｉｎボンディングを用いてボンディングできる。一方、ピクセル領域間に位置する発光素子１００は、ボンディングされるパッドがないため、回路基板１０１から離れた状態を維持する。
次いで、基板４１上に単一または多重レーザーが照射される。例えば、マスク２０１が基板４１上に配置でき、レーザー照射される光透過領域は、ボンディングされた発光素子１００に対応するように配置することができる。よって、パッドにボンディングされた発光素子１００に選択的にレーザーが照射される。その後、レーザーが照射された発光素子１００を基板４１から分離することにより、発光素子１００が回路基板１０１に転写される。これにより、回路基板１０１上に発光素子１００が整列されたディスプレイパネルが提供される。ディスプレイパネルは、図１を参照して説明したような多様なディスプレイ装置に実装することができる。
以上で、本開示の多様な実施形態について説明したが、本開示はこれら実施形態に限定されるのではない。また、一つの実施形態について説明した事項や構成要素は、本開示の技術的思想から外れない限り、別の実施形態にも適用できる。
Claims (19)
- 第１のＬＥＤ積層と、
前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層と、
前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層と、
前記第１のＬＥＤ積層上に配置されたバンプパッドと、を含み、
前記第１乃至第３のＬＥＤ積層は、いずれも第１の導電型半導体層及び第２の導電型半導体層を含み、
前記第１のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第２のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第３のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記バンプパッドは、第１乃至第３のバンプパッドと共通バンプパッドを含み、
前記第１のバンプパッドは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第２のバンプパッドは、前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第３のバンプパッドは、前記第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記共通バンプパッドは、前記第１乃至第３のＬＥＤ積層の露出された第１の導電型半導体層に共通して電気的に接続される、ディスプレイ用発光素子であって、
前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極と、
前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極と、をさらに含み、
前記第２の透明電極の側面は、前記第２のＬＥＤ積層の側面よりも内側に窪んでおり、
前記第３の透明電極の側面は、前記第３のＬＥＤ積層の側面よりも内側に窪んでおり、
前記第２及び第３のバンプパッドは、それぞれ前記第２及び第３の透明電極に電気的に接続された、ディスプレイ用発光素子。 - 前記第１、第２及び第３のＬＥＤ積層は、それぞれ赤色光、緑色光及び青色光を発する、請求項１に記載のディスプレイ用発光素子。
- 前記第１乃至第３のＬＥＤ積層は、独立して駆動でき、
前記第１のＬＥＤ積層で生成された光は、前記第２のＬＥＤ積層及び前記第３のＬＥＤ積層を透過して外部に放出され、
前記第２のＬＥＤ積層で生成された光は、前記第３のＬＥＤ積層を透過して外部に放出される、請求項１に記載のディスプレイ用発光素子。 - 前記第１のＬＥＤ積層は、前記第１の導電型半導体層を貫通する上部貫通ホールを有し、
前記第２のＬＥＤ積層は、前記第１の導電型半導体層を貫通する下部貫通ホールを有し、
前記共通バンプパッドは、前記第１のＬＥＤ積層の上部貫通ホールを通じて前記第２のＬＥＤ積層の第１の導電型半導体層に接続されると同時に、前記第２のＬＥＤ積層の下部貫通ホールを通じて前記第３のＬＥＤ積層の第１の導電型半導体層に接続される、請求項１に記載のディスプレイ用発光素子。 - 前記第１のＬＥＤ積層上に位置して、前記第１のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第１の透明電極をさらに含み、
前記第１のバンプパッドは、前記第１の透明電極に電気的に接続された、請求項１に記載のディスプレイ用発光素子。 - 第１のＬＥＤ積層と、
前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層と、
前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層と、
前記第１のＬＥＤ積層上に配置されたバンプパッドと、を含み、
前記第１乃至第３のＬＥＤ積層は、いずれも第１の導電型半導体層及び第２の導電型半導体層を含み、
前記第１のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第２のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第３のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記バンプパッドは、第１乃至第３のバンプパッドと共通バンプパッドを含み、
前記第１のバンプパッドは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第２のバンプパッドは、前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第３のバンプパッドは、前記第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記共通バンプパッドは、前記第１乃至第３のＬＥＤ積層の露出された第１の導電型半導体層に共通して電気的に接続される、ディスプレイ用発光素子であって、
前記第１のＬＥＤ積層上に位置して、前記第１のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第１の透明電極と、
前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極と、
前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極と、をさらに含み、
前記第１、第２及び第３のバンプパッドは、それぞれ前記第１、第２及び第３の透明電極に電気的に接続され、
前記第１乃至第３の透明電極のいずれかは、他の透明電極と異なる材料で形成された、ディスプレイ用発光素子。 - 前記第２及び第３の透明電極は、それぞれ第２のＬＥＤ積層の第２の導電型半導体層、及び第３のＬＥＤ積層の第２の導電型半導体層よりも狭い面積を有するように窪んでいる、請求項１に記載のディスプレイ用発光素子。
- 前記第１乃至第３のＬＥＤ積層の側面を覆う絶縁層をさらに含み、
前記絶縁層は、前記第１乃至第３のＬＥＤ積層の第１の導電型半導体層の側面に接し、
前記第２及び第３の透明電極の側面は、前記絶縁層から離隔された、請求項７に記載のディスプレイ用発光素子。 - 前記第３のＬＥＤ積層の第１の導電型半導体層上に配置されたｎ電極パッドと、
前記第３の透明電極上に配置された下部ｐ電極パッドと、をさらに含み、
前記ｎ電極パッドの上面は、前記下部ｐ電極パッドの上面と同じ高さに位置する、請求項１に記載のディスプレイ用発光素子。 - 前記第２のＬＥＤ積層と第３のＬＥＤ積層との間に介在した第１のボンディング層と、
前記第１のＬＥＤ積層と第２のＬＥＤ積層との間に介在した第２のボンディング層と、をさらに含み、
前記第２のＬＥＤ積層は、前記第１の導電型半導体層を貫通する下部貫通ホールを有し、
前記第２のＬＥＤ積層の下部貫通ホールは、それぞれ前記第１のボンディング層を貫通して前記ｎ電極パッド及び下部ｐ電極パッドを露出させる、請求項９に記載のディスプレイ用発光素子。 - 前記第２のＬＥＤ積層の第１の導電型半導体層及び前記第３のＬＥＤ積層のｎ電極パッドに接続された下部共通コネクタと、
前記下部ｐ電極パッドに接続された下部ｐコネクタと、
前記第２の透明電極上に位置する上部ｐ電極パッドと、をさらに含み、
前記下部共通コネクタ及び前記下部ｐコネクタは、それぞれ前記第２のＬＥＤ積層の下部貫通ホールを通じて前記ｎ電極パッド及び前記下部ｐ電極パッドに電気的に接続された、請求項１０に記載のディスプレイ用発光素子。 - 前記第１のＬＥＤ積層は、前記第１の導電型半導体層を貫通する上部貫通ホールを有し、
前記第１のＬＥＤ積層の上部貫通ホールは、それぞれ前記第２のボンディング層を貫通して前記下部共通コネクタ、前記下部ｐコネクタ及び前記上部ｐ電極パッドを露出させる、請求項１１に記載のディスプレイ用発光素子。 - 前記第１のＬＥＤ積層の上部貫通ホールによって露出される前記上部ｐ電極パッド、前記下部共通コネクタ及び前記下部ｐコネクタの領域は、互いに同じ高さに位置する、請求項１２に記載のディスプレイ用発光素子。
- 前記第１のＬＥＤ積層上に配置された第１乃至第３の上部コネクタ及び上部共通コネクタと、をさらに含み、
前記第１の上部コネクタは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第２の上部コネクタ、前記第３の上部コネクタ及び前記上部共通コネクタは、それぞれ前記第１のＬＥＤ積層の上部貫通ホールを通じて前記上部ｐ電極パッド、前記下部ｐコネクタ、及び前記下部共通コネクタに電気的に接続され、
前記バンプパッドは、それぞれ前記第１乃至第３の上部コネクタ及び上部共通コネクタ上に配置された、請求項１２に記載のディスプレイ用発光素子。 - 前記バンプパッドは、それぞれ前記第１乃至第３の上部コネクタ及び上部共通コネクタの平坦な部分上に位置する、請求項１４に記載のディスプレイ用発光素子。
- 前記第１乃至第３の上部コネクタ及び上部共通コネクタを覆う上部絶縁層をさらに含み、
前記上部絶縁層は、前記第１乃至第３の上部コネクタ及び上部共通コネクタを露出させる開口部を有し、
前記バンプパッドは、それぞれ前記開口部内に配置された、請求項１５に記載のディスプレイ用発光素子。 - 前記第１のＬＥＤ積層と前記上部コネクタとの間に配置された中間絶縁層をさらに含み、
前記中間絶縁層は、前記発光素子の側面及び前記第１のＬＥＤ積層の上部貫通ホールの側壁を覆うが、
前記上部ｐ電極パッド、前記下部ｐコネクタ、及び下部共通コネクタを露出させる開口部を有する、請求項１６に記載のディスプレイ用発光素子。 - 前記第１乃至第３のＬＥＤ積層は、成長基板から分離された、請求項１に記載のディスプレイ用発光素子。
- 回路基板と、
前記回路基板上に整列された複数の発光素子と、を含み、
前記発光素子は、それぞれ
第１のＬＥＤ積層と、
前記第１のＬＥＤ積層の下に位置する第２のＬＥＤ積層と、
前記第２のＬＥＤ積層の下に位置する第３のＬＥＤ積層と、
前記第１のＬＥＤ積層上に配置されたバンプパッドと、を含み、
前記第１乃至第３のＬＥＤ積層は、いずれも第１の導電型半導体層及び第２の導電型半導体層を含み、
前記第１のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第２のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記第３のＬＥＤ積層は、第２の導電型半導体層を通じて露出された第１の導電型半導体層を含み、
前記バンプパッドは、第１乃至第３のバンプパッドと共通バンプパッドを含み、
前記第１のバンプパッドは、前記第１のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第２のバンプパッドは、前記第２のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記第３のバンプパッドは、前記第３のＬＥＤ積層の第２の導電型半導体層に電気的に接続され、
前記共通バンプパッドは、前記第１乃至第３のＬＥＤ積層の露出された第１の導電型半導体層に共通して電気的に接続され、
前記バンプパッドが前記回路基板にボンディングされた、ディスプレイ装置であって、
前記第１のＬＥＤ積層と前記第２のＬＥＤ積層との間に介在し、前記第２のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第２の透明電極と、
前記第２のＬＥＤ積層と前記第３のＬＥＤ積層との間に介在し、前記第３のＬＥＤ積層の第２の導電型半導体層にオーミック接触する第３の透明電極と、をさらに含み、
前記第２の透明電極の側面は、前記第２のＬＥＤ積層の側面よりも内側に窪んでおり、
前記第３の透明電極の側面は、前記第３のＬＥＤ積層の側面よりも内側に窪んでおり、
前記第２及び第３のバンプパッドは、それぞれ前記第２及び第３の透明電極に電気的に接続された、ディスプレイ装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962817704P | 2019-03-13 | 2019-03-13 | |
| US62/817,704 | 2019-03-13 | ||
| US16/815,823 US11211528B2 (en) | 2019-03-13 | 2020-03-11 | Light emitting device for display and display apparatus having the same |
| US16/815,823 | 2020-03-11 | ||
| PCT/KR2020/003451 WO2020185006A1 (ko) | 2019-03-13 | 2020-03-12 | 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2022524838A JP2022524838A (ja) | 2022-05-10 |
| JPWO2020185006A5 JPWO2020185006A5 (ja) | 2023-03-10 |
| JP7460650B2 true JP7460650B2 (ja) | 2024-04-02 |
Family
ID=72423543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021555039A Active JP7460650B2 (ja) | 2019-03-13 | 2020-03-12 | ディスプレイ用発光素子及びそれを有するディスプレイ装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US11211528B2 (ja) |
| EP (1) | EP3940775A4 (ja) |
| JP (1) | JP7460650B2 (ja) |
| KR (1) | KR20210127932A (ja) |
| CN (2) | CN211929519U (ja) |
| BR (1) | BR112021018020A2 (ja) |
| MX (1) | MX2021010505A (ja) |
| WO (1) | WO2020185006A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11489002B2 (en) * | 2019-10-29 | 2022-11-01 | Seoul Viosys Co., Ltd. | LED display apparatus |
| US11437353B2 (en) * | 2019-11-15 | 2022-09-06 | Seoul Viosys Co., Ltd. | Light emitting device for display and display apparatus having the same |
| EP4060753A4 (en) * | 2019-11-15 | 2024-01-17 | Seoul Viosys Co., Ltd | LIGHT EMITTING DEVICE FOR A DISPLAY AND DISPLAY DEVICE THEREFOR |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060027820A1 (en) | 2004-07-07 | 2006-02-09 | Densen Cao | Monolitholic LED chip to emit multiple colors |
| US20090078955A1 (en) | 2007-09-26 | 2009-03-26 | Iii-N Technlogy, Inc | Micro-Emitter Array Based Full-Color Micro-Display |
| US20090272989A1 (en) | 2008-05-01 | 2009-11-05 | Frank Shum | Light emitting device having stacked multiple leds |
| JP2014026975A (ja) | 2012-07-27 | 2014-02-06 | Samsung Corning Precision Materials Co Ltd | 透明伝導性酸化物薄膜基板、その製造方法及びこれを含む有機電界発光素子および光電池 |
| JP2014175427A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2015012244A (ja) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | 半導体発光素子 |
| US20160064439A1 (en) | 2010-10-13 | 2016-03-03 | Monolithic 3D Inc. | SEMICONDUCTOR AND OPTOELECTRONIC METHODS and DEVICES |
| US20170288093A1 (en) | 2016-04-04 | 2017-10-05 | Samsung Electronics Co., Ltd. | Led light source module and display device |
| JP2019509636A (ja) | 2016-03-09 | 2019-04-04 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5625201A (en) * | 1994-12-12 | 1997-04-29 | Motorola | Multiwavelength LED devices and methods of fabrication |
| KR101458958B1 (ko) | 2008-06-10 | 2014-11-13 | 삼성전자주식회사 | 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법 |
| JP5002703B2 (ja) | 2010-12-08 | 2012-08-15 | 株式会社東芝 | 半導体発光素子 |
| TW201438188A (zh) | 2013-03-25 | 2014-10-01 | Miracle Technology Co Ltd | 堆疊式發光二極體陣列結構 |
| KR20190001050A (ko) * | 2017-06-26 | 2019-01-04 | 주식회사 루멘스 | 칩 적층 구조를 갖는 led 픽셀 소자 |
| US10892296B2 (en) * | 2017-11-27 | 2021-01-12 | Seoul Viosys Co., Ltd. | Light emitting device having commonly connected LED sub-units |
| US11527519B2 (en) * | 2017-11-27 | 2022-12-13 | Seoul Viosys Co., Ltd. | LED unit for display and display apparatus having the same |
| US10748881B2 (en) * | 2017-12-05 | 2020-08-18 | Seoul Viosys Co., Ltd. | Light emitting device with LED stack for display and display apparatus having the same |
| US10886327B2 (en) * | 2017-12-14 | 2021-01-05 | Seoul Viosys Co., Ltd. | Light emitting stacked structure and display device having the same |
| US10862006B2 (en) * | 2018-08-17 | 2020-12-08 | Seoul Viosys Co., Ltd. | Light emitting device |
| US10879419B2 (en) * | 2018-08-17 | 2020-12-29 | Seoul Viosys Co., Ltd. | Light emitting device |
| US11430929B2 (en) * | 2018-09-14 | 2022-08-30 | Seoul Viosys Co., Ltd. | Light emitting device having a stacked structure |
| US11502230B2 (en) * | 2018-11-02 | 2022-11-15 | Seoul Viosys Co., Ltd. | Light emitting device |
| US11158665B2 (en) * | 2018-11-05 | 2021-10-26 | Seoul Viosys Co., Ltd. | Light emitting device |
| US11271136B2 (en) * | 2018-11-07 | 2022-03-08 | Seoul Viosys Co., Ltd | Light emitting device |
| US11967605B2 (en) * | 2018-11-13 | 2024-04-23 | Seoul Viosys Co., Ltd. | Light emitting device |
| US11362073B2 (en) * | 2019-02-08 | 2022-06-14 | Seoul Viosys Co., Ltd. | Light emitting device including multiple transparent electrodes for display and display apparatus having the same |
| US11387383B2 (en) * | 2019-02-14 | 2022-07-12 | Seoul Viosys Co., Ltd. | Method of transferring light emitting device for display and display apparatus |
-
2020
- 2020-03-11 US US16/815,823 patent/US11211528B2/en active Active
- 2020-03-12 JP JP2021555039A patent/JP7460650B2/ja active Active
- 2020-03-12 WO PCT/KR2020/003451 patent/WO2020185006A1/ko unknown
- 2020-03-12 EP EP20771030.2A patent/EP3940775A4/en active Pending
- 2020-03-12 CN CN202020303676.9U patent/CN211929519U/zh active Active
- 2020-03-12 BR BR112021018020A patent/BR112021018020A2/pt unknown
- 2020-03-12 MX MX2021010505A patent/MX2021010505A/es unknown
- 2020-03-12 CN CN202080020179.0A patent/CN113557606A/zh active Pending
- 2020-03-12 KR KR1020217025290A patent/KR20210127932A/ko unknown
-
2021
- 2021-11-28 US US17/536,074 patent/US20220158031A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060027820A1 (en) | 2004-07-07 | 2006-02-09 | Densen Cao | Monolitholic LED chip to emit multiple colors |
| US20090078955A1 (en) | 2007-09-26 | 2009-03-26 | Iii-N Technlogy, Inc | Micro-Emitter Array Based Full-Color Micro-Display |
| US20090272989A1 (en) | 2008-05-01 | 2009-11-05 | Frank Shum | Light emitting device having stacked multiple leds |
| US20160064439A1 (en) | 2010-10-13 | 2016-03-03 | Monolithic 3D Inc. | SEMICONDUCTOR AND OPTOELECTRONIC METHODS and DEVICES |
| JP2014026975A (ja) | 2012-07-27 | 2014-02-06 | Samsung Corning Precision Materials Co Ltd | 透明伝導性酸化物薄膜基板、その製造方法及びこれを含む有機電界発光素子および光電池 |
| JP2014175427A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 半導体発光素子及びその製造方法 |
| JP2015012244A (ja) | 2013-07-01 | 2015-01-19 | 株式会社東芝 | 半導体発光素子 |
| JP2019509636A (ja) | 2016-03-09 | 2019-04-04 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | オプトエレクトロニクス部品およびオプトエレクトロニクス部品を製造するための方法 |
| US20170288093A1 (en) | 2016-04-04 | 2017-10-05 | Samsung Electronics Co., Ltd. | Led light source module and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113557606A (zh) | 2021-10-26 |
| MX2021010505A (es) | 2022-01-18 |
| EP3940775A4 (en) | 2022-12-14 |
| US20220158031A1 (en) | 2022-05-19 |
| KR20210127932A (ko) | 2021-10-25 |
| JP2022524838A (ja) | 2022-05-10 |
| WO2020185006A1 (ko) | 2020-09-17 |
| US11211528B2 (en) | 2021-12-28 |
| BR112021018020A2 (pt) | 2021-11-23 |
| EP3940775A1 (en) | 2022-01-19 |
| US20200295228A1 (en) | 2020-09-17 |
| CN211929519U (zh) | 2020-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113424314B (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| JP7460650B2 (ja) | ディスプレイ用発光素子及びそれを有するディスプレイ装置 | |
| CN213845268U (zh) | 显示器用发光元件 | |
| CN213845301U (zh) | 显示用发光元件以及具有该显示用发光元件的单元像素 | |
| JP2022520755A (ja) | ディスプレイ用発光素子の転写方法およびディスプレイ装置 | |
| US20230037604A1 (en) | Light emitting device for display and display apparatus having the same | |
| US11961873B2 (en) | Light emitting device for display and display apparatus having the same | |
| CN211088273U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| CN211654819U (zh) | 显示器用发光元件以及具有该发光元件的显示装置 | |
| CN213071133U (zh) | 显示器用发光元件及显示装置 | |
| US11437353B2 (en) | Light emitting device for display and display apparatus having the same | |
| CN213988922U (zh) | 发光元件以及具有该发光元件的显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230301 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231031 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240321 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7460650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |