CN213988922U - 发光元件以及具有该发光元件的显示面板 - Google Patents

发光元件以及具有该发光元件的显示面板 Download PDF

Info

Publication number
CN213988922U
CN213988922U CN202120130307.9U CN202120130307U CN213988922U CN 213988922 U CN213988922 U CN 213988922U CN 202120130307 U CN202120130307 U CN 202120130307U CN 213988922 U CN213988922 U CN 213988922U
Authority
CN
China
Prior art keywords
led
led stack
layer
light
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120130307.9U
Other languages
English (en)
Inventor
蔡钟炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN213988922U publication Critical patent/CN213988922U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本实用新型公开发光元件以及具有该发光元件的显示面板。根据一实施例的发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。

Description

发光元件以及具有该发光元件的显示面板
技术领域
本公开涉以及一种发光元件以及显示装置，尤其涉及一种具有LED的叠层结构的发光元件以及具有该发光元件的显示装置。
背景技术
发光二极管作为无机光源，被多样地用于显示装置、车辆用灯具、一般照明等多种领域。发光二极管具有寿命长、功耗低且响应速度快的优点，因此正快速地替代现有光源。
此外，现有的发光二极管在显示装置中主要用作背光源。但是，最近正在开发利用发光二极管直接呈现图像的LED显示器。用于这样的LED显示器的发光元件往往被称作微型LED。
显示装置通常利用蓝色、绿色以及红色的混合色来呈现多样的颜色。显示装置为了呈现多样的图像而包括多个像素，各个像素配备蓝色、绿色以及红色的子像素，并且通过这些子像素的颜色来确定特定像素的颜色，而且通过这些像素的组合来呈现图像。
LED可以根据其材料而发出多种颜色的光，从而可以通过将发出蓝色、绿色以及红色的独立LED芯片排列到二维平面上的方式提供显示装置。然而，当在各子像素排列一个LED芯片时，由于LED芯片的数量过多，贴装工序消耗大量时间。并且，由于在二维平面上排列子像素，使得包括蓝色子像素、绿色子像素以及红色子像素的一个像素占据的面积相对变宽。
为了解决这些问题，正在研发层叠蓝色LED、绿色LED以及红色LED的叠层结构的发光元件。叠层型发光元件可以利用一个芯片呈现蓝色光、绿色光以及红色光，从而可以将显示装置所需的发光元件的数量减少至现有技术的1/3。因此，可以显著缩短发光元件的贴装工序时间，并且，可以减少贴装后不良元件的产生。
然而，叠层型发光元件通常需要用于连接LED与垫的连接结构，并且通常使用贯通LED的贯通过孔。但是，使用贯通过孔具有减少LED的发光面积的问题。尤其是，在诸如微型LED等小尺寸发光元件中，使用过孔时会减少微型LED的发光面积，由此进一步增加表面非发光再结合的影响，从而降低LED的外部量子效率。
并且，微型LED的大小处于持续变小的趋势。例如，诸如增强现实(AR)用显示装置等的特定应用产品可能需要5μm×5μm以下，甚至3μm×3μm以下的非常小的微型LED。微型LED的尺寸减小需要减小过孔的大小，但是由于蚀刻设备和沉积设备的性能限制，过孔的尺寸无法与微型LED的尺寸减小成比例地减小。因此，随着微型LED的尺寸减小，过孔所占的区域的比例进一步增加，由此将导致发光面积进一步减小，表面非发光再结合将更加严重。
实用新型内容
本公开要解决的课题在于提供一种叠层型发光元件以及具有该叠层型发光元件的显示装置，所述叠层型发光元件具有用于电连接垫和LED的新型结构的电连接结构。
本公开要解决的又一课题在于提供一种叠层型发光元件以及具有该叠层型发光元件的显示装置，所述叠层型发光元件可以借由电连接垫和LED的连接结构而缓解发光元件的发光面积减小的情形。
本公开要解决的又一课题在于提供一种发光元件以及显示装置，所述发光元件适合防止非发光表面再结合导致的漏电。
根据本公开的一实施例的发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。
所述发光元件还可以包括：第一接合层，夹设在所述第二LED叠层与所述第三LED叠层之间；以及第二接合层，夹设在所述第一LED叠层与所述第二LED叠层之间。
所述第一柱状件与所述第一LED叠层至第三LED叠层的第一导电型半导体层可以共同电连接，所述第二柱状件至第四柱状件可以分别与第一LED叠层至第三LED叠层的第二导电型半导体层电连接。
所述发光元件还可以包括：中间n连接件，电连接所述第二LED叠层的第一导电型半导体层和所述第一柱状件；中间p连接件，电连接所述第二LED叠层的第二导电型半导体层和所述第三柱状件；下部n连接件，电连接所述第三LED叠层的第一导电型半导体层和所述第一柱状件；以及下部p连接件，电连接所述第三LED叠层的第二导电型半导体层和所述第四柱状件。
所述下部n连接件的一部分以及所述下部p连接件的一部分可以分别位于所述第一柱状件以及所述第四柱状件的底部。
所述发光元件还可以包括：下部金属层，从所述第二LED叠层与所述第三LED叠层之间的区域向所述第三LED叠层的外侧延伸，其中，所述下部金属层可以与所述第三LED叠层电相隔，每一个所述下部金属层的一部分可以位于所述第二柱状件以及第三柱状件的底部。
所述发光元件还可以包括：中间金属层，从所述第一LED叠层与所述第二LED叠层之间的区域向所述第二LED叠层的外侧延伸，其中，所述中间金属层可以与所述第二LED叠层电相隔。
所述下部n连接件、下部p连接件以及下部金属层的最下部层可以是Cr层或者Al层。
所述发光元件还可以包括：第一绝缘层，覆盖所述第三LED叠层；第二绝缘层，覆盖所述第二LED叠层；以及第三绝缘层，覆盖所述第一LED叠层，其中，所述下部n连接件以及下部p连接件可以位于所述第一绝缘层上，所述中间n连接件以及中间p连接件可以位于所述第二绝缘层上，所述第一绝缘层至第三绝缘层的一部分可以布置在所述第一柱状件至第四柱状件与所述第一LED叠层至第三LED叠层之间。
所述第一LED叠层至第三LED叠层中的至少一个LED叠层可以包括台面，所述第一绝缘层至第三绝缘层中的与所述至少一个LED叠层对应的绝缘层可以覆盖所述台面的侧表面。
所述发光元件还可以包括：第一垫至第四垫，分别与所述第一柱状件至第四柱状件电连接，其中，所述第一垫可以电连接所述第一柱状件与所述第一LED叠层的第一导电型半导体层，所述第二垫可以电连接所述第二柱状件与所述第一LED叠层的第二导电型半导体层。
所述第一垫至第四垫可以位于所述第一柱状件至第四柱状件以及所述第一LED叠层上部。
所述第一LED叠层、第二LED叠层以及第三LED叠层可以分别发出红色光、蓝色光以及绿色光。
所述第一LED叠层至第三LED叠层可以具有没有贯通过孔的结构。
所述发光元件可以具有外形尺寸为5μm×5μm以下的尺寸。
从平面上观察时，所述第一LED叠层至第三LED叠层可以具有四个边角被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边角附近相邻。
从平面上观察时，所述第一LED叠层至第三LED叠层可以具有四个边分别被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边附近相邻。根据本公开的一实施例的显示面板包括：电路基板；以及多个发光元件，排列在所述电路基板上，其中，所述发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。
所述多个发光元件可以包括第一组的发光元件，所述第一组的发光元件中的每一个的所述第一LED叠层至第三LED叠层从平面上观察时可以具有四个边角被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边角附近相邻。
所述多个发光元件还可以包括第二组的发光元件，所述第二组的发光元件中的每一个的所述第一LED叠层至第三LED叠层从平面上观察时可以具有四个边分别被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边附近相邻。
根据本实用新型，通过采用与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻的柱状件的电连接结构，可以省略贯通LED叠层的贯通过孔，因此，可以缓解LED叠层的发光面积的减小，由此可以减少在LED叠层的表面发生的非发光再结合，从而改善光提取效率。
附图说明
图1是用于说明根据本公开的实施例的显示装置的示意性的立体图。
图2是用于说明根据本公开的一实施例的显示面板的示意性的平面图。
图3是用于说明根据本公开的一实施例的发光元件的示意性的立体图。
图4A以及图4B分别是沿图3的截线A-A'以及B-B'截取的示意性的剖面图。
图5A、图5B以及图5C是用于说明根据本公开的一实施例而在生长基板上生长的第一LED叠层至第三LED叠层的示意性的剖面图。
图6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B以及17C是用于说明根据本公开的一实施例的显示器用发光元件的制造方法的示意性的平面图以及剖面图。
图18是用于说明具有根据本公开的一实施例而排列的发光元件的显示面板的示意性的平面图。
图19是用于说明具有根据本公开的又一实施例而排列的发光元件的显示面板的示意性的平面图。
具体实施方式
以下，参照附图详细说明本实用新型的实施例。为了能够将本实用新型的思想充分传递给本实用新型所属技术领域的通常技术人员，作为示例提供以下介绍的实施例。因此，本实用新型并不限定于如下所述的实施例，其可以具体化为其他形态。此外，在附图中，也可能为了便利而夸张表现构成要素的宽度、长度、厚度等。并且，当记载为一个构成要素位于另一构成要素的“上部”或者“上”时，不仅包括各部分均“直接”位于其他部分的“上部”或者“上”的情形，还包括各构成要素与另一构成要素之间夹设有又一构成要素的情形。在整个说明书中，相同的附图标记表示相同的构成要素。
根据本公开的一实施例的发光元件包括：第一LED叠层；第二LED叠层，位于所述第一LED叠层的下方；第三LED叠层，位于所述第二LED叠层的下方；多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。
在本说明书中，为了便于说明而以在第一LED叠层下方布置有第二LED叠层，在第二LED叠层下方布置有第三LED叠层的情形进行说明，但发光元件可以被倒装接合，因此，应当注意这些第一LED叠层至第三LED叠层的上下位置可能被颠倒。
通过采用与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻的柱状件的电连接结构，可以省略贯通LED叠层的贯通过孔，因此，可以缓解LED叠层的发光面积的减小，由此可以减少在LED叠层的表面发生的非发光再结合，从而改善光提取效率。
进一步，发光元件还可以包括：第一接合层，夹设在所述第二LED叠层与所述第三LED叠层之间；以及第二接合层，夹设在所述第一LED叠层与所述第二LED叠层之间。
此外，所述第一柱状件可以与所述第一LED叠层至第三LED叠层的第一导电型半导体层共同电连接，所述第二柱状件至第四柱状件可以分别与第一LED叠层至第三LED叠层的第二导电型半导体层电连接。
在一实施例中，所述发光元件还可以包括：中间n连接件，电连接所述第二LED叠层的第一导电型半导体层和所述第一柱状件；中间p连接件，电连接所述第二LED叠层的第二导电型半导体层和所述第三柱状件；下部n连接件，电连接所述第三LED叠层的第一导电型半导体层和所述第一柱状件；以及下部p连接件，电连接所述第三LED叠层的第二导电型半导体层和所述第四柱状件。
进一步，所述下部n连接件的一部分以及所述下部p连接件的一部分可以分别位于所述第一柱状件以及所述第四柱状件的底部。
并且，所述发光元件还可以包括：下部金属层，从所述第二LED叠层与所述第三LED叠层之间的区域向所述第三LED叠层的外侧延伸，其中，所述下部金属层可以与所述第三LED叠层电相隔，每一个所述下部金属层的一部分可以位于所述第二柱状件以及第三柱状件的底部。
所述下部n连接件、下部p连接件以及下部金属层的最下部层可以是Cr层或者Al层。
在一实施例中，所述发光元件还可以包括：中间金属层，从所述第一LED叠层与所述第二LED叠层之间的区域向所述第二LED叠层的外侧延伸，其中，所述中间金属层可以与所述第二LED叠层电相隔。
所述发光元件还可以包括：第一绝缘层，覆盖所述第三LED叠层；第二绝缘层，覆盖所述第二LED叠层；以及第三绝缘层，覆盖所述第一LED叠层，其中，所述下部n连接件以及下部p连接件可以位于所述第一绝缘层上，所述中间n连接件以及中间p连接件可以位于所述第二绝缘层上，所述第一绝缘层至第三绝缘层的一部分可以布置在所述第一柱状件至第四柱状件与所述第一LED叠层至第三LED叠层之间。
并且，所述第一LED叠层至第三LED叠层中的至少一个LED叠层可以包括台面，所述第一绝缘层至第三绝缘层中的与所述至少一个LED叠层对应的绝缘层可以覆盖所述台面的侧表面。所述第一绝缘层至第三绝缘层可以防止可能在台面的侧表面发生的表面非发光再结合而改善光提取效率。
所述发光元件可以包括：第一垫至第四垫，分别与所述第一柱状件至第四柱状件电连接，其中，所述第一垫可以电连接所述第一柱状件与所述第一LED叠层的第一导电型半导体层，所述第二垫可以电连接所述第二柱状件与所述第一LED叠层的第二导电型半导体层。
进一步，所述第一垫至第四垫可以位于所述第一柱状件至第四柱状件以及所述第一LED叠层上部。
在一实施例中，所述第一LED叠层、第二LED叠层以及第三LED叠层可以分别发出红色光、蓝色光以及绿色光。
在另一实施例中，所述第一LED叠层、第二LED叠层以及第三LED叠层可以分别发出红色光、绿色光以及蓝色光。
所述第一LED叠层至第三LED叠层可以具有没有贯通过孔(through-via free)的结构。
在一实施例中，所述发光元件可以具有外形尺寸为5μm×5μm以下的尺寸，进一步，可以具有3μm×3μm以下的尺寸。
在一实施例中，从平面上观察时，所述第一LED叠层至第三LED叠层可以具有四个边角被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边角附近相邻。
在另一实施例中，从平面上观察时，所述第一LED叠层至第三LED叠层可以具有四个边分别被部分地去除的四边形形状，所述第一柱状件至第四柱状件可以布置为分别与所述四个边附近相邻。
根据本公开的一实施例的显示面板包括电路基板；以及多个发光元件，排列在所述电路基板上，其中，所述发光元件包括在先说明的发光元件。
以下，参照附图具体说明本公开的实施例。
图1是用于说明根据本公开的实施例的显示装置的示意性的立体图。
虽然不受被特别限制，但本公开的发光元件尤其可以用于智能手表1000a、诸如VR头戴型装置1000b等VR显示装置或者诸如增强现实眼镜1000c等AR显示装置内。
显示装置内贴装有用于呈现图像的显示面板。图2是用于说明根据本公开的一实施例的显示面板的示意性的平面图。
参照图2，显示面板包括电路基板101以及发光元件100。
电路基板101可以包括用于无源矩阵驱动或者有源矩阵驱动的电路。在一实施例中，电路基板101可以在其内部包括有布线和电阻。在另一实施例中，电路基板101可以包括布线、晶体管以及电容器。电路基板101还可以在其上面具有用于允许与布置在其内部的电路电连接的垫。
多个发光元件100排列在电路基板101上。可以以多种方式排列发光元件100。各个发光元件100构成一个像素。发光元件100可以具有垫，垫可以与电路基板101电连接。例如，垫可以与暴露在电路基板101上的垫接合。
参照图3、图4A以及图4B说明发光元件100的具体构成。图3是用于说明根据本公开的一实施例的发光元件100的示意性的立体图，图4A以及图4B分别为为了说明根据本公开的一实施例的发光元件100而沿图3的截线A-A'以及B-B'截取的示意性的剖面图。
为了便于说明，以垫75a、75b、75c、75d布置在上侧的情形进行示出并说明，但如图2所示，发光元件100倒装(flip)接合到电路基板101上，在此情形下，垫75a、75b、75c、75d布置在下侧。进一步，在特定实施例中，垫75a、75b、75c、75d也可以被省略。
参照图3、图4A以及图4B，发光元件100可以包括第一LED叠层23、第二LED叠层33、第三LED叠层43、第一欧姆电极25、第二欧姆电极35、第三欧姆电极45、n电极垫27a、中间n连接件37a、中间p连接件37b、中间金属层37c、37d、下部n连接件47a、下部p连接件47b、下部金属层47c、47d、第一接合层49、第二接合层59、平坦化层69、第一绝缘层46、第二绝缘层51、第三绝缘层61、上部绝缘层71、第一柱状件73a、第二柱状件73b、第三柱状件73c、第四柱状件73d以及垫75a、75b、75c、75d。
如图3、图4A以及图4B所示，第一LED叠层23至第三LED叠层43沿垂直方向层叠。此外，虽然各LED叠层23、33、43是在彼此不同的生长基板上生长的，但在本公开的实施例中，生长基板最终不残留在发光元件100而被全部去除。因此，发光元件100不包括生长基板。然而，本公开不一定限于此，也可以包括至少一个生长基板。
第一LED叠层23、第二LED叠层33以及第三LED叠层43各自包括第一导电型半导体层23a、33a或者43a、第二导电型半导体层23b、33b或者43b以及夹设在它们之间的活性层(未示出)。尤其是，活性层可以具有多重量子阱结构。
在第一LED叠层23下方布置有第二LED叠层33，在第二LED叠层33下方布置有第三LED叠层43。在第一LED叠层23至第三LED叠层43生成的光最终通过第三LED叠层43向外部发出。
在一实施例中，第一LED叠层23可以相比第二LED叠层33以及第三LED叠层43发出长波长的光，第二LED叠层33可以相比第三LED叠层43发出长波长的光。例如，第一LED叠层23可以是发出红色光的无机发光二极管，第二LED叠层33可以是发出绿色光的无机发光二极管，第三LED叠层43可以是发出蓝色光的无机发光二极管。
在另一实施例中，为了调节在第一LED叠层23、第二LED叠层33以及第三LED叠层43发出的光的颜色混合比率，第二LED叠层33可以相比第三LED叠层43发出短波长的光。据此，可以降低第二LED叠层33发出的光的光度，增加第三LED叠层43发出的光的光度。据此，可以显著地改变在第一LED叠层23、第二LED叠层33以及第三LED叠层43发出的光的光度比率。例如，可以以第一LED叠层23发出红色光，第二LED叠层33发出蓝色光，第三LED叠层43发出绿色光的方式构成。
以下以第二LED叠层33相比第三LED叠层43发出短波长的光，例如，蓝色光的情形为例进行说明，但也可以以第二LED叠层33相比第三LED叠层43发出长波长的光的方式构成。
第一LED叠层23可以包括AlGaInP系的阱层，第二LED叠层33可以包括AlGaInN系的阱层，第三LED叠层43可以包括AlGaInP系或者AlGaI nN系的阱层。
由于第一LED叠层23相比第二LED叠层33和第三LED叠层43发出长波长的光，因此在第一LED叠层23生成的光可以透过第二LED叠层33和第三LED叠层43而向外部发出。并且，由于第二LED叠层33相比第三LED叠层43发出短波长的光，因此在第二LED叠层33生成的光的一部分可能被第三LED叠层43吸收而损失，从而可能使在第二LED叠层33生成的光的光度下降。此外，由于在第三LED叠层43生成的光不经过第一LED叠层23和第二LED叠层33而向外部发出，因此其光度可能增加。
在另一实施例中，在第二LED叠层33相比第三LED叠层43发出长波长的光的情形下，在第二LED叠层33生成的光可以透过第三LED叠层43而向外部发出，从而减少在第二LED叠层33生成的光的损失。
此外，各LED叠层23、33或者43的第一导电型半导体层23a、33a、43a分别为n型半导体层，第二导电型半导体层23b、33b、43b分别为p型半导体层。并且，在本实施例中，第一LED叠层23的上面是p型半导体层23b，第二LED叠层33的上面是p型半导体层33b，并且第三LED叠层43的上面是p型半导体层43b。即，第一LED叠层23至第三LED叠层43的层叠顺序可以全部相同。然而，本公开并不限于此，这些LED叠层23、33、43中的任意一个的层叠顺序可以与其他LED叠层的层叠顺序不同。
在一实施例中，第一LED叠层23可以包括通过去除第二导电型半导体层23b而暴露第一导电型半导体层23a的上表面的台面蚀刻区域。借由台面蚀刻区域，在第一导电型半导体层23a的一部分区域上可以布置有包括第二导电型半导体层23b和活性层(未示出)的台面。在台面的周围可以暴露有第一导电型半导体层23a的上表面。进一步，台面可以布置在被第一导电型半导体层23a的边沿(edge)围绕的区域的内侧。此外，如图4A所示，暴露在台面蚀刻区域的第一导电型半导体层23a上可以布置有n电极垫27a。
第二LED叠层33可以包括通过去除第二导电型半导体层33b而暴露第一导电型半导体层33a的上表面的台面蚀刻区域。借由台面蚀刻区域，在第一导电型半导体层33a的一部分区域上可以布置有包括第二导电型半导体层33b和活性层(未图示)的台面。在台面周围可以暴露有第一导电型半导体层33a的上表面。进一步，台面可以布置在被第一导电型半导体层33a的边沿(edge)围绕的区域的内侧。此外，如图4A所示，暴露在台面蚀刻区域的第一导电型半导体层33a上可以电连接有中间n连接件37a。
并且，第三LED叠层43也可以包括通过去除第二导电型半导体层43b而暴露第一导电型半导体层43a的上表面的台面蚀刻区域，并且借由台面蚀刻区域，在第一导电型半导体层43a的一部分区域上可以布置有包括第二导电型半导体层43b和活性层(未示出)的台面。并且，在台面周围可以暴露有第一导电型半导体层43a的上表面。进一步，台面可以布置在被第一导电型半导体层43a的边沿(edge)围绕的区域的内侧。此外，如图4A所示，暴露在台面蚀刻区域的第一导电型半导体层43a上可以电连接有下部n连接件47a。
此外，第三LED叠层43可以具有平坦的下部面，但并不限于此。例如，第一导电型半导体层43a可以在其表面包括凹凸部分，并且可以借由这些凹凸部分提高光提取效率。第一导电型半导体层43a的表面凹凸部分可以通过分离图案化的蓝宝石基板而形成，但并不一定限于此，也可以在分离生长基板之后通过纹理化而附加地形成。第二LED叠层33也可以具有表面被纹理化的第一导电型半导体层33a。
在本实施例中，第一LED叠层23、第二LED叠层33以及第三LED叠层43可以彼此重叠，并且具有大致相似的大小的发光面积。尤其是，可以通过省略现有技术中采用的贯通过孔而使第一LED叠层23至第三LED叠层43具有彼此相似的形状。尤其是，第一LED叠层23至第三LED叠层43可以具有相似形状和大小的台面。然而，本公开不一定限于此。
第一欧姆电极25可以布置在第一LED叠层23的第二导电型半导体层23b上。第一欧姆电极25与第一LED叠层23的第二导电型半导体层23b欧姆接触。第一欧姆电极25可以是能够使在第一LED叠层23生成的光透过的透明电极或者能够反射在第一LED叠层23生成的光的反射电极。例如，第一欧姆电极25可以利用铟锡氧化物(ITO)等透明氧化物层或者金属层形成。
此外，第二欧姆电极35与第二LED叠层33的第二导电型半导体层33b欧姆接触。如图所示，第二欧姆电极35在第一LED叠层23与第二LED叠层33之间与第二LED叠层33的上表面接触。第二欧姆电极35可以由对红色光透明的金属层或者导电性氧化物层形成。导电性氧化物层的示例可以有SnO2、InO2、ITO、ZnO、IZO等。尤其是，第二欧姆电极35可以由ZnO形成，ZnO可以以单晶形式形成在第二LED叠层33上，从而相比金属层或者其他导电性氧化物层具有优异的电特性和光学特性。并且，ZnO针对第二LED叠层33的接合力强，因此可以提高发光元件的可靠性。
此外，第二欧姆电极35可以沿第二LED叠层33的第二导电型半导体层33b的边沿而被部分地去除，据此，第二欧姆电极35的外侧表面可以被第二绝缘层51覆盖。即，第二欧姆电极35的侧面可以比第二导电型半导体层33b的侧面更向内侧凹陷，并且第二欧姆电极35的凹陷区域可以被第二绝缘层51和/或第二接合层59填充。
第三欧姆电极45与第三LED叠层43的第二导电型半导体层43b欧姆接触。第三欧姆电极45可以位于第二LED叠层33与第三LED叠层43之间，并且与第三LED叠层43的上表面接触。第三欧姆电极45可以由对红色光和蓝色光透明的金属层或者导电性氧化物层形成。导电性氧化物层的示例可以有SnO2、InO2、ITO、ZnO、IZO等。尤其是，第三欧姆电极45可以由ZnO形成，ZnO可以以单晶形式形成在第三LED叠层43上，从而相比金属层或者其他导电性氧化物层具有优异的电特性和光学特性。尤其是，ZnO针对第三LED叠层43的接合力强，因此可以提高发光元件的可靠性。
第三欧姆电极45可以沿第三LED叠层43的第二导电型半导体层43b的边沿而被部分地去除，据此，第三欧姆电极45的外侧表面可以被第一绝缘层46覆盖而不暴露于外部。即，第三欧姆电极45的侧面比第二导电型半导体层43b的侧面更向内侧凹陷，并且第三欧姆电极45的凹陷区域可以被第一绝缘层46和/或者第一接合层49填充。
此外，在本实施例中，第二欧姆电极35以及第三欧姆电极45可以由相同种类的导电性氧化物(例如，ZnO)层形成，第一欧姆电极25可以由与第二欧姆电极35以及第三欧姆电极45不同种类的导电性氧化物(例如，ITO)层形成。然而，本公开并不限于此，这些第一欧姆电极25至第三欧姆电极45可以均为相同种类，也可以有至少一个是不同种类。
n电极垫27a与第一LED叠层23的第一导电型半导体层23a欧姆接触于。n电极垫27a可以布置在暴露在台面周围的第一导电型半导体层23a上。例如，n电极垫27a可以包括AuGe或者AuTe。
中间n连接件37a与第二LED叠层33的第一导电型半导体层33a电连接。中间n连接件37a可以通过第二绝缘层51的开口部51a而与第一导电型半导体层33a连接。中间n连接件37a也可以向第二LED叠层33的外侧延伸，例如，如图4A所示，可以部分地覆盖第二LED叠层33的侧面。
在一实施例中，中间n连接件37a可以与借由台面蚀刻暴露的第一导电型半导体层33a欧姆接触。为了进行欧姆接触，中间n连接件37a可以包括Cr层或者Al层，例如，可以形成为Cr/Ti/Au/Ti或者Al/Ti/Au/Ti。在另一实施例中，也可以在第一导电型半导体层33a上形成包括Cr层或者Al层的欧姆电极，中间n连接件37a与该欧姆电极连接。
中间p连接件37b可以与第二欧姆电极35电连接。中间p连接件37b可以通过形成在第二绝缘层51的开口部51b而与第二欧姆电极35连接。进一步，中间p连接件37b可以向第二LED叠层33的外侧延伸，并且如图4B所示，可以部分地覆盖第二LED叠层33的侧面。中间p连接件37b可以由与中间n连接件37a相同的材料形成，但并不限于此。
中间金属层37c、37d可以从第二LED叠层33上的区域沿第二LED叠层33的侧面延伸。中间金属层37c、37d与第二LED叠层33电相隔。中间金属层37c、37d可以借由第二绝缘层51与第二LED叠层33绝缘。中间金属层37c、37d可以为了保护第二绝缘层51而形成，也可以省略。中间金属层37c、37d可以由与中间n连接件37a相同的材料形成，但并不限于此。
中间n连接件37a、中间p连接件37b以及中间金属层37c、37d可以与将要形成柱状件73a、73b、73c、73d的位置对应而分别布置在第二LED叠层33的四个边角。在另一实施例中，柱状件73、73b、73c、73d可以布置在第二LED叠层33的各边附近，在此情形下，中间n连接件37a、中间p连接件37b以及中间金属层37c、37d将分别布置在第二LED叠层33的四个边附近。
下部n连接件47a与第三LED叠层43的第一导电型半导体层43a电连接。下部n连接件47a可以通过第一绝缘层46的开口部46a而与第一导电型半导体层43a连接。下部n连接件47a也可以向第三LED叠层43的外侧延伸，并且如图4A所示，可以部分地覆盖第三LED叠层43的侧面。进一步，下部n连接件47a可以从第三LED叠层43的侧面向外侧延伸，并且可以暴露于发光元件100的底面。
在一实施例中，下部n连接件47a可以与借由台面蚀刻暴露的第一导电型半导体层43a欧姆接触。为了进行欧姆接触，下部n连接件47a可以包括Cr层或者Al层，例如，可以形成为Cr/Ti/Au/Ti或者Al/Ti/Au/Ti。在另一实施例中，也可以在第一导电型半导体层43a上形成包括Cr层或者Al层的欧姆电极，下部n连接件47a与该欧姆电极连接。在这些实施例中，下部n连接件47a可以包括作为最下部层的Cr层或者Al层。Cr层或者Al层在利用激光的基板分离工序中与激光反应，从而帮助基板与下部n连接件47a的稳定地分离。
下部p连接件47b可以与第三欧姆电极45电连接。下部p连接件47b可以通过形成在第一绝缘层46的开口部46b而与第三欧姆电极45连接。进一步，下部p连接件47b可以向第三LED叠层43的外侧延伸，并且如图4A所示，可以部分地覆盖第三LED叠层43的侧面。下部p连接件47b还可以从第三LED叠层43向外侧延伸，并且可以暴露于发光元件100的底面。下部p连接件47b可以由与下部n连接件47a相同的材料形成，但并不限于此。
下部金属层47c、47d可以分别从第三LED叠层43上的区域沿第三LED叠层43的侧面延伸。下部金属层47c、47d还可以从第三LED叠层43的侧面向外侧延伸，并且可以暴露于发光元件100的底面。下部金属层47c、47d与第三LED叠层43电相隔。下部金属层47c、47d可以借由第一绝缘层46而与第三LED叠层43绝缘。下部金属层47c、47d可以为了保护第一绝缘层46而形成，也可以省略。下部金属层47c、47d可以由与下部n连接件47a相同的材料形成，但并不限于此。
下部n连接件47a、下部p连接件47b以及下部金属层47c、47d可以与将要形成形成柱状件73a、73b、73c、73d的位置对应而分别布置在第三LED叠层43的四个边角。在另一实施例中，柱状件73、73b、73c、73d可以布置在第三LED叠层43的各边附近，在此情形下，下部n连接件47a、下部p连接件47b以及下部金属层47c、47d将分别布置在第三LED叠层43的四个边附近。
第一绝缘层46可以覆盖台面侧表面，以防止在第三LED叠层43的台面侧表面发生非发光再结合。台面侧表面可以包括由于台面蚀刻工序形成的表面缺陷，因此容易发生非发光再结合。尤其，在发光面积小的微型LED的情况下，由于在侧表面发生的非发光再结合，光提取效率大幅度变差。因此，可以在台面蚀刻工序之后执行用于去除表面缺陷的化学处理，并且，可以用第一绝缘层46覆盖暴露的侧表面而防止非发光再结合。例如，针对第三LED叠层43的台面侧表面的表面处理可以利用HCl或者FeCl3等氯系的稀释溶液或者KOH、四甲基氢氧化铵(TMAH：Tetramethylammonium hydroxide)或者NaOH等碱性溶液执行。此外，第一绝缘层46可以覆盖暴露在台面的侧表面的第二导电型半导体层43b、活性层以及第一导电型半导体层43a。第一绝缘层46可以利用原子层沉积技术、低压化学沉积技术或者等离子体增强化学沉积技术形成，例如，可以由Al2O3、SiNx或者SiO2形成。
第一绝缘层46可以将第三欧姆电极45与台面侧表面一同覆盖，进一步，可以覆盖在台面蚀刻区域暴露的第一导电型半导体层43a的上表面。并且，第一绝缘层46还可以覆盖第一导电型半导体层43a的侧表面。此外，第一绝缘层46可以具有使第一导电型半导体层43a暴露的开口部46a以及使第三欧姆电极45暴露的开口部46b。下部n连接件47a、下部p连接件47b以及下部金属层47c、47d可以形成在第一绝缘层46上。下部n连接件47a和下部p连接件47b可以分别通过开口部46a、46b而与第一导电型半导体层43a和第三欧姆电极45连接，下部金属层47c、47d可以借由第一绝缘层46而与第三LED叠层43绝缘。
第一接合层49将第二LED叠层33结合到第三LED叠层43。第一接合层49可以在第一导电型半导体层33a与第三欧姆电极45之间而使它们结合。第一接合层49可以与第一绝缘层46接触，并且可以与下部n连接件47a、下部p连接件47b以及下部金属层47c、47d部分地接触。
第一接合层49可以由透明有机物层形成或者由透明无机物层形成。有机物层可以以SU8、聚(甲基丙烯酸甲酯)(PMMA：poly(methylmethacrylate))、聚酰亚胺、聚对二甲苯、苯并环丁烯(BCB：Benzocyclobutene)等为例，无机物层可以以Al2O3、SiO2、SiNx等为例。并且，第一接合层49也可以由旋涂玻璃(SOG：spin-on-glass)形成。
第二绝缘层51可以覆盖台面侧表面，以防止在第二LED叠层33的台面侧表面发生非发光再结合。可以在台面蚀刻工序之后执行用于去除表面缺陷的化学处理，并且可以用第二绝缘层51覆盖暴露的侧表面以防止非发光再结合。例如，针对第二LED叠层33的台面侧表面的表面处理可以利用HCl或者FeCl3等氯系的稀释溶液或者KOH、四甲基氢氧化铵(TMAH：Tetramethylammonium hydroxide)或者NaOH等碱性溶液执行。此外，第二绝缘层51可以覆盖暴露在台面的侧表面的第二导电型半导体层33b、活性层以及第一导电型半导体层33a。第二绝缘层51可以利用原子层沉积技术、低压化学沉积技术或者等离子体增强化学沉积技术形成，例如，可以由Al2O3、SiNx或者SiO2形成。
第二绝缘层51可以将第二欧姆电极35与台面侧表面一同覆盖，进一步，可以覆盖在台面蚀刻区域暴露的第一导电型半导体层33a的上表面。并且，第二绝缘层51还可以覆盖第一导电型半导体层33a的侧表面。此外，第二绝缘层51可以具有使第一导电型半导体层33a暴露的开口部51a以及使第二欧姆电极35暴露的开口部51b。中间n连接件37a、中间p连接件37b以及中间金属层37c、37d可以形成在第二绝缘层51上。中间n连接件37a和中间p连接件37b可以分别通过开口部51a、51b而与第一导电型半导体层33a和第二欧姆电极35连接，中间金属层37c、37d可以借由第二绝缘层51而与第二LED叠层33绝缘。
第二接合层59将第一LED叠层23结合到第二LED叠层33。如图所示，第二接合层59可以布置在第一导电型半导体层23a与第二欧姆电极35之间。第二接合层59还可以与第二绝缘层51接触，并且可以与中间n连接件37a、中间p连接件37b以及中间金属层37c、37d接触。第二接合层59可以由与在先针对第一接合层49说明的材料相同的材料形成，为了避免重复，省略详细说明。
第三绝缘层61可以覆盖台面侧表面，以防止在第一LED叠层23的台面侧表面发生非发光再结合。可以在台面蚀刻工序之后执行用于去除表面缺陷的化学处理，并且可以用第三绝缘层61覆盖暴露的侧表面以防止非发光再结合。例如，针对第一LED叠层23的台面侧表面的表面处理可以利用稀释的HF溶液或者稀释的Cl溶液执行。第三绝缘层61可以覆盖暴露在台面的侧表面的第二导电型半导体层23b、活性层以及第一导电型半导体层23a。第三绝缘层61可以利用原子层沉积技术、低压化学沉积技术或者等离子体增强化学沉积技术形成，例如，可以由Al2O3、SiNx或者SiO2形成。
第三绝缘层61可以将第一欧姆电极25与台面侧表面一同覆盖，进一步，可以覆盖在台面蚀刻区域暴露的第一导电型半导体层23a的上表面以及第一欧姆电极25。并且，第三绝缘层61可以覆盖第一导电型半导体层23a的侧表面。此外，第三绝缘层61可以具有使n电极垫27a和第一欧姆电极25暴露的开口部61a、61b。
平坦化层69可以由绝缘层形成，并且可以通过回蚀刻(etching back)或者化学机械研磨工序得以平坦化。平坦化层69可以形成为与第三绝缘层61的上表面齐平，但本公开并不限于此。平坦化层69的上表面也可以布置为高于第三绝缘层61的上表面。平坦化层69可以由与第一接合层49或者第二接合层59相同的材料形成，但不一定限于此。
此外，上部绝缘层71覆盖平坦化层69。例如，上部绝缘层71可以由硅氧化膜或者硅氮化膜形成，并且由蚀刻选择比与第一接合层49、第二接合层59以及平坦化层69不同的材料形成。
在一实施例中，柱状件73a、73b、73c、73d分别布置在发光元件100的边角(corners)附近。柱状件73a、73b、73c、73d的至少一部分位于第一LED叠层23至第三LED叠层43的区域外侧。柱状件73a、73b、73c、73d可以在第一LED叠层23至第三LED叠层43的厚度方向上具有长型形状，并且虽然并不受特别限制，但大致可以具有圆柱形状。
第一柱状件73a可以与第一导电型半导体层23a、33a、43a电连接，第二柱状件73b可以与第一LED叠层23的第二导电型半导体层23b电连接，第三柱状件73c可以与第二LED叠层33的第二导电型半导体层33b电连接，第四柱状件73d可以与第三LED叠层43的第二导电型半导体层43b电连接。
例如，第一柱状件73a可以与下部n连接件47a以及中间n连接件37a连接，并且可以通过下部n连接件47a以及中间n连接件37a而与第一导电型半导体层43a、33a电连接。第三柱状件73c可以与中间p连接件37b连接，据此可以与第二欧姆电极35电连接。第四柱状件73d可以与下部p连接件47b连接，据此可以与第三欧姆电极45电连接。
垫75a、75b、75c、75d可以分别与第一柱状件73a至第四柱状件73d电连接，并且可以从所述柱状件延伸到第一LED叠层23的上部区域。第一垫75a可以电连接第一柱状件73a和n电极垫27a。如图4A所示，第一垫75a可以贯通上部绝缘层71和平坦化层69并通过第三绝缘层61的开口部61a而与n电极垫27a连接。
并且，第二垫75b可以将第二柱状件73b电连接到第一欧姆电极25。第二垫75b可以贯通上部绝缘层71并通过第三绝缘层61的开口部61b而与第一欧姆电极25连接。
因此，第一LED叠层23可以与第一垫75a和第二垫75b电连接，第二LED叠层33可以与第一垫75a和第三垫75c电连接，第三LED叠层43可以与第一垫75a和第四垫75d电连接。由于LED叠层23、33、43与彼此不同的两个垫电连接，因此可以独立地驱动LED叠层23、33、43。
即，第二垫75b至第四垫75d分别与第一LED叠层23至第三LED叠层43的第二导电型半导体层23b、33b、43b电连接，第一垫75a与第一LED叠层23至第三LED叠层43的第一导电型半导体层23a、33a、43a共同电连接。
垫75a、75b、75c、75d可以包括高反射金属层、阻挡金属层以及粘结层。例如，垫75a、75b、75c、75d可以由Ti/Au/Ni/Au形成，或者可以由Ti/Al/Ni/Au或Ti/Ag/Ni/Au形成。然而，本公开的垫并不限于这些金属层，还可以包括In或者AuSn。
根据本实施例，第一LED叠层23与垫75a、75b电连接，第二LED叠层33与垫75a、75c电连接，第三LED叠层43与垫75a、75d电连接。因此，第一LED叠层23、第二LED叠层33以及第三LED叠层43的阴极共同电连接到第一垫75a，第一LED叠层23、第二LED叠层33以及第三LED叠层43的阳极分别与第二垫75b至第四垫75d电连接。因此，第一LED叠层23至第三LED叠层43可以被独立地驱动。
根据本实施例，可以利用第一柱状件73a至第四柱状件73d电连接第一LED叠层23至第三LED叠层43和垫75a、75b、75c、75d。尤其，与现有技术的贯通过孔不同地，第一柱状件73a至第四柱状件73d布置在第一LED叠层23至第三LED叠层43的外侧。因此，通过采用第一柱状件73a至第四柱状件73d可以缓解LED叠层的发光面积的减小，因此，根据本公开的发光元件100可以适用于具有10μm×10μm以下，进一步，5μm×5μm以下，更进一步，3μm×3μm以下的尺寸的微型LED。
以下具体说明发光元件100的制造方法。通过以下说明的制造方法将更加详细地理解发光元件100的结构。图5A、图5B以及图5C是用于说明根据本公开的一实施例而在生长基板上生长的第一LED叠层23至第三LED叠层43的示意性的剖面图。
首先，参照图5A，在第一基板21上生长包括第一导电型半导体层23a和第二导电型半导体层23b的第一LED叠层23。在第一导电型半导体层23a与第二导电型半导体层23b之间可以夹设有活性层(未示出)。
第一基板21可以是能够用于使第一LED叠层23生长的基板(例如，GaAs基板)。第一导电型半导体层23a和第二导电型半导体层23b可以由AlGaInAs系或者AlGaInP系的半导体层形成，活性层可以包括例如AlGaInP系的阱层。例如，第一LED叠层23可以通过确定AlGaInP的组成比而使其发出红色光。
在第二导电型半导体层23b上可以形成有第一欧姆电极25。第一欧姆电极25可以由使从第一LED叠层23生成的光(例如，红色光)透过的金属层或者导电性氧化物层形成，或者可以由反射红色光的金属层形成。例如，第一欧姆电极25可以由氧化铟锡(ITO：indium-tin oxide)形成。
参照图5B，在第二基板31上生长包括第一导电型半导体层33a和第二导电型半导体层33b的第二LED叠层33。在第一导电型半导体层33a与第二导电型半导体层33b之间可以夹设有活性层(未示出)。
第二基板31可以是能够用于使第二LED叠层33生长的基板(例如，蓝宝石基板、SiC基板或者GaN基板)。在一实施例中，第二基板31可以是平坦的蓝宝石基板，但也可以是图案化的蓝宝石基板。第一导电型半导体层33a以及第二导电型半导体层33b可以由AlGaInN系的半导体层形成，活性层可以包括例如AlGaInN系的阱层。例如，第二LED叠层33可以通过确定AlGaInP的组成比而使其发出蓝色光。
在第二导电型半导体层33b上可以形成有第二欧姆电极35。如在先说明，第二欧姆电极35可以由使从第一LED叠层23生成的光(例如，红色光)透过的金属层或者导电性氧化物层形成。尤其是，第二欧姆电极35可以由Zn O形成。
参照图5C，在第三基板41上生长包括第一导电型半导体层43a和第二导电型半导体层43b的第三LED叠层43。在第一导电型半导体层43a与第二导电型半导体层43b之间可以夹设有活性层(未示出)。
第三基板41可以是能够用于使第三LED叠层43生长的基板(例如，蓝宝石基板、GaN基板或者GaAs基板)。第一导电型半导体层43a和第二导电型半导体层43b可以由AlGaInAs系或者AlGaInP系的半导体层、AlGaInN系的半导体层形成，活性层可以包括例如AlGaInP系的阱层或者AlGaInN系的阱层。例如，第三LED叠层43可以通过确定AlGaInP或者AlGaInN的组成比而使其发出绿色光。
第二导电型半导体层43b上可以形成有第三欧姆电极45。如在先说明，第三欧姆电极45可以由使从第一LED叠层23和第二叠层33生成的光(例如，红色光以及蓝色光)透过的金属层或者导电性氧化物层形成。例如，第三欧姆电极45可以由ZnO形成。
第一LED叠层23至第三LED叠层43分别在彼此不同的生长基板21、31、41上生长，因此，其制造工艺顺序不受限制。
以下，说明利用生长在生长基板21、31、41上的第一LED叠层23至第三LED叠层43制造发光元件100的方法。虽然以下主要针对一个发光元件100区域进行示出和说明，但本领域技术人员应当理解的是，可以利用在生长基板21、31、41上生长的LED叠层23、33、43而在相同的制造工序一并制造多个发光元件100。
图6A、6B、6C、7A、7B、7C、8A、8B、8C、9A、9B、9C、10A、10B、10C、11A、11B、11C、12A、12B、12C、13A、13B、13C、14A、14B、14C、15A、15B、15C、16A、16B、16C、17A、17B以及17C是用于说明根据本公开的一实施例的发光元件100的制造方法的示意性的平面图以及剖面图。其中，剖面图与沿图3的截线A-A'或者B-B'截取的剖面图对应。
首先，参考图6A、图6B以及图6C，通过使用光刻技术和蚀刻技术图案化第三欧姆电极45和第二导电型半导体层43b，暴露第一导电型半导体层43a。例如，该工序相当于台面蚀刻工序。可以将光致抗蚀剂图案用作蚀刻掩模而执行该工序。例如，在形成蚀刻掩模之后，可以首先利用湿法蚀刻技术蚀刻第三欧姆电极45，接下来可以使用同一蚀刻掩模蚀刻通过干法蚀刻技术蚀刻第二导电型半导体层43b。因此，第三欧姆电极45可以从台面蚀刻区域凹陷。图6A中为了简略地示出而仅示出了台面的边沿而未示出第三欧姆电极45的边沿。然而，由于使用同一蚀刻掩模对第三欧姆电极45进行湿法蚀刻，因此可以容易地理解，第三欧姆电极45的边沿将从台面的边沿向台面的内侧凹陷。由于使用同一蚀刻掩模，因此不增加光刻工序的次数，可以节省工序成本。然而，本公开并不限于此，也可以分别使用用于台面蚀刻工序的蚀刻掩模和用于蚀刻第三欧姆电极45的蚀刻掩模。
此外，在本实施例中，台面可以包括第一导电型半导体层43a的一部分厚度、活性层以及第二导电型半导体层43b。台面可以位于被第一导电型半导体层43a的边沿包围的区域内侧，因此，第一导电型半导体层43a的上表面沿台面周围暴露。
如图6A所示，台面可以是边角区域被去除的四边形形状。并且，台面可以具有四个边角区域中的一个区域被更多地去除的形状。
接下来，为了去除借由台面蚀刻工序形成的表面缺陷，可以执行化学处理。例如，可以利用诸如HCl或者FeCl3等氯系稀释溶液或者KOH、TMAH或NaOH等碱性溶液执行表面处理。可以借由该表面处理而在台面侧表面去除表面缺陷，从而减少非发光再结合。
参照图7A、图7B以及图7C，可以形成用于限定发光元件区域的分离区域(isolation region)。例如，可以沿分离区域去除第一导电型半导体层43a并暴露基板41的上表面。
在基板41上形成有多个发光元件区域，分离区域将这些发光元件区域彼此分离。如图7A所示，可以以使第一导电型半导体层43a的上表面的一部分暴露于台面周围的方式蚀刻第一导电型半导体层43a。
此外，为了去除由于台面蚀刻工序以及元件分离工序形成的表面缺陷，可以执行表面处理。例如，第三LED叠层43的表面处理可以使用HCl或者FeCl3等氯系的稀释溶液或者KOH、四甲基氢氧化铵(TMAH：Tetramethylammonium hydroxide)或NaOH等碱性溶液执行。表面处理还可以在台面蚀刻工序结束之后，元件分离工序之前执行。
参照图8A、图8B以及图8C，形成覆盖第三LED叠层43和第三欧姆电极45的第一绝缘层46。第一绝缘层46可以为了防止表面非发光再结合而形成。尤其是，第一绝缘层46可以覆盖台面侧表面而防止可能在台面的侧表面发生的非发光再结合。第一绝缘层46可以利用原子层沉积技术、低压化学气相沉积技术或者无损等离子体增强化学气相沉积(damage freeplasma enhanced chemical vapor deposition)技术形成，例如，可以由Al2O3、SiNx、SiO2等形成。
此外，第一绝缘层46可以被图案化为具有使第一导电型半导体层43a以及第三欧姆电极45暴露的开口部46a、46b。开口部46a、46b可以形成在台面的四个边角中彼此不同的两个边角附近。如图8A所示，开口部46a、46b可以布置在对角线方向，然而并不限于此。
第一绝缘层46还可以覆盖第三LED叠层43的侧表面，只不过，可以形成为在第三LED叠层43的周围暴露基板41的上表面。
参照图9A、图9B以及图9C，在第三LED叠层43上形成下部n连接件47a、下部p连接件47b以及下部金属层47c、47d。下部n连接件47a可以通过开口部46a而与第一导电型半导体层43a电连接，下部p连接件47b可以通过开口部46b而与第三欧姆电极45电连接。下部金属层47c、47d可以布置在第一绝缘层46上，且与第三LED叠层43电相隔。
下部n连接件47a、下部p连接件47b以及下部金属层47c、47d的至少一部分可以形成在基板41上。如图所示，下部n连接件47a、下部p连接件47b以及下部金属层47c、47d可以从第三LED叠层43的侧面沿基板41的上表面向外侧延伸。下部n连接件47a、下部p连接件47b以及下部金属层47c、47d可以包括作为最下部层的Cr层或者Al层。
参照图10A、图10B以及图10C，在第三LED叠层43上接合参照图5B说明的第二LED叠层33。利用临时接合/脱粘(TBDB：temporary bonding/debonding)技术将第二LED叠层33接合到临时基板，并且第二基板31首先从第二LED叠层33去除。例如，第二基板31可以利用激光剥离技术被去除。在去除第二基板31之后，在第一导电型半导体层33a的表面可能形成粗糙的面。此后，接合到临时基板的第二LED叠层33的第一导电型半导体层33a可以被布置为朝向第三LED叠层43而接合到第三LED叠层43。第二LED叠层33和第三LED叠层43借由第一接合层49彼此接合。在接合第二LED叠层33之后，临时基板也可以利用激光剥离技术被去除。据此，第二LED叠层33可以以在上表面布置有第二欧姆电极35的形态布置到第三LED叠层43。
接下来，如在先说明，可以执行台面蚀刻工序以及元件分离工序而将第一导电型半导体层33a限制在发光元件区域内，并且形成位于第一导电型半导体层33a上的台面。并且，第二欧姆电极35可以比第二导电型半导体层33b更加凹陷。此外，在第二LED叠层33的周围可以暴露有第一接合层49。
进一步，可以为了去除表面缺陷而执行表面处理。例如，如在先说明，可以通过利用氯系溶液或者碱性溶液进行化学处理，从而去除形成在第二LED叠层33的表面的表面缺陷，据此，可以减少表面非发光再结合。表面处理可以在元件分离工序之后执行，也可以在元件分离工序之前执行。
参照图11A、图11B以及图11C，形成覆盖第二LED叠层33和第二欧姆电极35的第二绝缘层51。第二绝缘层51可以为了防止表面非发光再结合而形成。尤其是，第二绝缘层51可以覆盖台面侧表面而防止可能在台面的侧表面发生的非发光再结合。第二绝缘层51可以利用原子层沉积技术、低压化学气相沉积技术或者无损等离子体增强化学气相沉积(damagefree plasma enhanced chemical vapor deposition)技术形成，例如，可以由Al2O3、SiNx、SiO2等形成。
此外，第二绝缘层51可以被图案化为具有使第一导电型半导体层33a以及第二欧姆电极35暴露的开口部51a、51b。开口部51a、51b可以形成在台面的四个边角中彼此不同的两个边角附近。并且，开口部51b布置为与在先说明的第一绝缘层46的开口部46b相隔。
第二绝缘层51还可以覆盖第二LED叠层33的侧表面，只不过，可以形成为在第二LED叠层33的周围暴露第一接合层49的上表面。
在第二LED叠层33上形成有中间n连接件37a、中间p连接件37b以及中间金属层37c、37d。中间n连接件37a可以通过开口部51a而与第一导电型半导体层33a电连接，中间p连接件37b可以通过开口部51b而与第二欧姆电极35电连接。下部金属层37c、37d可以布置在第二绝缘层51上，并与第二LED叠层33电相隔。
中间n连接件37a、中间p连接件37b以及中间金属层37c、37d可以形成在第二LED叠层33的四个边角附近，并且可以在第二LED叠层33的侧面覆盖第二绝缘层51。
中间n连接件37a可以为了欧姆接触而包括Cr层或者Al层，并且还可以包括Ti/Au/Ti。中间p连接件37b以及中间金属层37c、37d可以由与中间n连接件37a相同的材料形成，但并不限于此。
参照图12A、图12B以及图12C，图5A中说明的第一LED叠层23接合到第二LED叠层33。如在先说明，第一LED叠层23可以利用TBDB技术接合到第二LED叠层33上。此外，在TBDB工序中，从第一LED叠层去除第一基板21。例如，可以利用蚀刻技术去除第一基板21。
此外，可以利用第二接合层59以使第一LED叠层23朝向第二LED叠层33的方式接合第一LED叠层23和第二LED叠层33。据此，第二接合层59可以与第一导电型半导体层23a接触的同时与中间n连接件37a、中间p连接件37b、中间金属层37c、37d以及第二绝缘层51接触。并且，第二接合层59可以与在第二LED叠层33周围暴露的第一接合层49接触。
此后，图案化第一欧姆电极25以及第二导电型半导体层23b而形成台面。台面可以形成为与第二LED叠层33或者第三LED叠层43相似的形状。此外，在暴露于台面周围的第一导电型半导体层23a上可以形成n电极垫27a。在一实施例中，n电极垫27a可以布置在下部n连接件47a以及中间n连接件37a上部。
参照图13A、图13B以及图13C，可以通过执行元件分离工序而将第一导电型半导体层23a限定在发光元件区域内，并且在第一LED叠层23周围可以暴露有第二接合层59。
接下来，可以为了去除表面缺陷而执行针对第一LED叠层23的表面处理。例如，第一LED叠层23的表面可以利用稀释的HF溶液或者稀释的Cl溶液进行处理。也可以在元件分离工序之前执行表面处理。
此后，形成覆盖第一LED叠层23的侧表面和上表面且覆盖n电极垫27a的第三绝缘层61。第三绝缘层61可以利用原子层沉积技术、低压化学气相沉积技术或者无损等离子体增强化学气相沉积(damage free plasma enhanced chemical vapor deposition)技术形成，例如，可以由Al2O3、SiNx、SiO2等形成。
此外，第三绝缘层61可以被图案化为具有使n电极垫27a以及第一欧姆电极25暴露的开口部61a、61b。并且，第三绝缘层61可以被图案化为在第一导电型半导体层23a周围暴露第二接合层59。
参照图14A、图14B以及图14C，形成填充元件分离区域的平坦化层69。平坦化层69可以在以覆盖第一LED叠层23的方式形成之后通过回蚀刻或者化学机械研磨工序而被平坦化。如图14B和图14C所示，平坦化层69的上表面可以与第三绝缘层61的上表面齐平。但本公开并不限于此，平坦化层69还可以覆盖第三绝缘层61并具有平坦的上表面。
参照图15A、图15B以及图15C，在平坦化层69上形成上部绝缘层71。上部绝缘层71可以被用作硬掩模层。首先，图案化上部绝缘层71而形成暴露平坦化层69的开口部，并且将上部绝缘层71用作掩模，蚀刻平坦化层69、第二接合层59以及第一接合层49而形成暴露下部连接件47a、47b以及下部金属层47c、47d的开口部。在这些开口部内，中间连接件37a、37b以及中间金属层37c、37d可以被暴露，并且第三绝缘层61可以被暴露。
此后，利用种子层以及镀覆技术形成填充所述开口部的柱状件73a、73b、73c、73d。可以利用化学机械研磨技术去除在上部绝缘层71上形成的种子层以及镀层。例如，开口部可以利用Cu镀覆填充。
参照图16A、图16B以及图16C，在图案化上部绝缘层71以及平坦化层69而使n电极垫27a以及第一欧姆电极25暴露之后，形成垫75a、75b、75c、75d。上部绝缘层71也可以先被去除。第一垫75a可以将第一柱状件73a和n电极垫27a电连接，第二垫75b可以将第二柱状件73b和第一欧姆电极25电连接。第三垫75c可以与第三柱状件73c连接，第四垫75d可以与第四柱状件73d连接。第一垫75a至第四垫75d可以分别覆盖第一柱状件73a至第四柱状件73d，并且还可以覆盖第一LED叠层23的上部区域。
此后，可以去除残留在第一柱状件73a至第四柱状件73d的周围的第一接合层49、第二接合层59以及平坦化层69。
参照图17A、图17B以及图17C，从发光元件100分离基板41。可以利用激光剥离技术从发光元件100分离基板41。此时，由于下部连接件47a、47b以及下部金属层47c、47d包括作为最下部层的Cr层或者Al层，因此可以容易地从基板41分离。
基板41可以在将发光元件100直接转印到显示面板1000的电路基板(图2的101)的过程中被分离，或者也可以在将发光元件100转印到电路基板之前，转印到其他临时基板的过程中被分离。
图18是用于说明具有根据本公开的一实施例而排列的发光元件100的显示面板1000的示意性的平面图。
参照图18，发光元件100分别布置在电路基板的像素区域。发光元件100在四个边角分别具有柱状件。发光元件100可以排列为矩阵结构，并且可以沿彼此相同的方向排列。然而，本公开并不限于此，发光元件100也可以以蜂窝状结构或者其他形态排列。可以利用公知的多种技术将发光元件100转印到电路基板101上。
图19是用于说明具有根据本公开的又一实施例而排列的发光元件100、200的显示面板2000的示意性的平面图。
参照图19，发光元件100在四个边角附近具有柱状件，发光元件200在四个边附近具有柱状件。通过将发光元件200布置为与发光元件100的各侧面相邻，可以更加靠近地布置发光元件100与发光元件200，据此，可以更加稠密地排列发光元件100、200。
虽然以上对本公开的多种实施例进行了说明，但本公开并不限于这些实施例。并且，只要不脱离本公开的技术思想，针对一实施例所说明的内容或者构成要素也可以应用于其他实施例。

Claims (20)

1.一种发光元件，其特征在于，包括：
第一LED叠层；
第二LED叠层，位于所述第一LED叠层的下方；
第三LED叠层，位于所述第二LED叠层的下方；
多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，
其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。
2.如权利要求1所述的发光元件，其特征在于，还包括：
第一接合层，夹设在所述第二LED叠层与所述第三LED叠层之间；以及
第二接合层，夹设在所述第一LED叠层与所述第二LED叠层之间。
3.如权利要求1所述的发光元件，其特征在于，
所述第一柱状件与所述第一LED叠层至第三LED叠层的第一导电型半导体层共同电连接，
所述第二柱状件至第四柱状件分别与第一LED叠层至第三LED叠层的第二导电型半导体层电连接。
4.如权利要求3所述的发光元件，其特征在于，还包括：
中间n连接件，电连接所述第二LED叠层的第一导电型半导体层和所述第一柱状件；
中间p连接件，电连接所述第二LED叠层的第二导电型半导体层和所述第三柱状件；
下部n连接件，电连接所述第三LED叠层的第一导电型半导体层和所述第一柱状件；以及
下部p连接件，电连接所述第三LED叠层的第二导电型半导体层和所述第四柱状件。
5.如权利要求4所述的发光元件，其特征在于，
所述下部n连接件的一部分以及所述下部p连接件的一部分分别位于所述第一柱状件以及所述第四柱状件的底部。
6.如权利要求4所述的发光元件，其特征在于，还包括：
下部金属层，从所述第二LED叠层与所述第三LED叠层之间的区域向所述第三LED叠层的外侧延伸，
其中，所述下部金属层与所述第三LED叠层电相隔，
每一个所述下部金属层的一部分位于所述第二柱状件以及第三柱状件的底部。
7.如权利要求6所述的发光元件，其特征在于，还包括：
中间金属层，从所述第一LED叠层与所述第二LED叠层之间的区域向所述第二LED叠层的外侧延伸，
其中，所述中间金属层与所述第二LED叠层电相隔。
8.如权利要求7所述的发光元件，其特征在于，
所述下部n连接件、下部p连接件以及下部金属层的最下部层是Cr层或者Al层。
9.如权利要求4所述的发光元件，其特征在于，还包括：
第一绝缘层，覆盖所述第三LED叠层；
第二绝缘层，覆盖所述第二LED叠层；以及
第三绝缘层，覆盖所述第一LED叠层，
其中，所述下部n连接件以及下部p连接件位于所述第一绝缘层上，
所述中间n连接件以及中间p连接件位于所述第二绝缘层上，
所述第一绝缘层至第三绝缘层的一部分布置在所述第一柱状件至第四柱状件与所述第一LED叠层至第三LED叠层之间。
10.如权利要求9所述的发光元件，其特征在于，
所述第一LED叠层至第三LED叠层中的至少一个LED叠层包括台面，
所述第一绝缘层至第三绝缘层中的与所述至少一个LED叠层对应的绝缘层覆盖所述台面的侧表面。
11.如权利要求4所述的发光元件，其特征在于，还包括：
第一垫、第二垫、第三垫以及第四垫，分别与所述第一柱状件至第四柱状件电连接，
其中，所述第一垫电连接所述第一柱状件与所述第一LED叠层的第一导电型半导体层，
所述第二垫电连接所述第二柱状件与所述第一LED叠层的第二导电型半导体层。
12.如权利要求11所述的发光元件，其特征在于，
所述第一垫至第四垫位于所述第一柱状件至第四柱状件以及所述第一LED叠层上部。
13.如权利要求1所述的发光元件，其特征在于，
所述第一LED叠层、第二LED叠层以及第三LED叠层分别发出红色光、蓝色光以及绿色光。
14.如权利要求1所述的发光元件，其特征在于，
所述第一LED叠层至第三LED叠层具有没有贯通过孔的结构。
15.如权利要求1所述的发光元件，其特征在于，
所述发光元件具有外形尺寸为5μm×5μm以下的尺寸。
16.如权利要求1所述的发光元件，其特征在于，
从平面上观察时，所述第一LED叠层至第三LED叠层具有四个边角被部分地去除的四边形形状，
所述第一柱状件至第四柱状件布置为分别与所述四个边角附近相邻。
17.如权利要求1所述的发光元件，其特征在于，
从平面上观察时，所述第一LED叠层至第三LED叠层具有四个边分别被部分地去除的四边形形状，
所述第一柱状件至第四柱状件布置为分别与所述四个边附近相邻。
18.一种显示面板，其特征在于，包括：
电路基板；以及
多个发光元件，排列在所述电路基板上，
其中，所述发光元件包括：
第一LED叠层；
第二LED叠层，位于所述第一LED叠层的下方；
第三LED叠层，位于所述第二LED叠层的下方；
多个柱状件，布置为与所述第一LED叠层、第二LED叠层以及第三LED叠层的侧面相邻，
其中，所述多个柱状件包括：第一柱状件，与所述第一LED叠层、第二LED叠层以及第三LED叠层共同电连接；第二柱状件、第三柱状件以及第四柱状件，分别与所述第一LED叠层、第二LED叠层以及第三LED叠层电连接。
19.如权利要求18所述的显示面板，其特征在于，
所述多个发光元件包括第一组的发光元件，
所述第一组的发光元件中的每一个的所述第一LED叠层至第三LED叠层从平面上观察时具有四个边角被部分地去除的四边形形状，所述第一柱状件至第四柱状件布置为分别与所述四个边角附近相邻。
20.如权利要求19所述的显示面板，其特征在于，
所述多个发光元件还包括第二组的发光元件，
所述第二组的发光元件中的每一个的所述第一LED叠层至第三LED叠层从平面上观察时具有四个边分别被部分地去除的四边形形状，所述第一柱状件至第四柱状件布置为分别与所述四个边附近相邻。
CN202120130307.9U 2020-01-22 2021-01-18 发光元件以及具有该发光元件的显示面板 Active CN213988922U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062964364P 2020-01-22 2020-01-22
US62/964,364 2020-01-22
US17/149,731 2021-01-15
US17/149,731 US11626391B2 (en) 2020-01-22 2021-01-15 Light emitting device and display apparatus having the same

Publications (1)

Publication Number Publication Date
CN213988922U true CN213988922U (zh) 2021-08-17

Family

ID=76992350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120130307.9U Active CN213988922U (zh) 2020-01-22 2021-01-18 发光元件以及具有该发光元件的显示面板

Country Status (3)

Country Link
US (2) US11626391B2 (zh)
CN (1) CN213988922U (zh)
WO (1) WO2021149984A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100987451B1 (ko) 2003-12-04 2010-10-13 엘지전자 주식회사 면발광 소자
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
KR100914987B1 (ko) 2008-12-11 2009-09-02 주식회사 하이닉스반도체 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
KR102099878B1 (ko) 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
KR20150094185A (ko) 2014-02-10 2015-08-19 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US10784240B2 (en) * 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same

Also Published As

Publication number Publication date
US20220005792A1 (en) 2022-01-06
US11626391B2 (en) 2023-04-11
US20230246007A1 (en) 2023-08-03
WO2021149984A1 (ko) 2021-07-29

Similar Documents

Publication Publication Date Title
CN213845268U (zh) 显示器用发光元件
CN113424314B (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213845301U (zh) 显示用发光元件以及具有该显示用发光元件的单元像素
CN212517197U (zh) 发光二极管显示面板以及具有其的显示装置
JP7460650B2 (ja) ディスプレイ用発光素子及びそれを有するディスプレイ装置
CN114467173A (zh) 显示用发光元件及具有该显示用发光元件的显示装置
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN212412081U (zh) 显示用发光元件以及具有其的显示装置
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
CN213988922U (zh) 发光元件以及具有该发光元件的显示面板
CN213635982U (zh) 发光元件以及具有该发光元件的显示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN211088273U (zh) 显示器用发光元件以及具有该发光元件的显示装置
CN213071133U (zh) 显示器用发光元件及显示装置
CN215451452U (zh) 发光元件及显示装置
CN217955861U (zh) 单元像素及具有该单元像素的显示装置
US11437353B2 (en) Light emitting device for display and display apparatus having the same

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant