JP7452448B2 - ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品 - Google Patents

ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品 Download PDF

Info

Publication number
JP7452448B2
JP7452448B2 JP2021008206A JP2021008206A JP7452448B2 JP 7452448 B2 JP7452448 B2 JP 7452448B2 JP 2021008206 A JP2021008206 A JP 2021008206A JP 2021008206 A JP2021008206 A JP 2021008206A JP 7452448 B2 JP7452448 B2 JP 7452448B2
Authority
JP
Japan
Prior art keywords
bismuth
gallium oxide
semiconductor film
oxide semiconductor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021008206A
Other languages
English (en)
Other versions
JP2022112381A (ja
Inventor
颯 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2021008206A priority Critical patent/JP7452448B2/ja
Priority to CN202111517300.3A priority patent/CN114807869B/zh
Priority to US17/551,566 priority patent/US20220230880A1/en
Publication of JP2022112381A publication Critical patent/JP2022112381A/ja
Priority to US18/383,510 priority patent/US20240055253A1/en
Application granted granted Critical
Publication of JP7452448B2 publication Critical patent/JP7452448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/066—Heating of the material to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本開示は、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品に関する。
特許文献１は、酸化ガリウム基板上に、パルスレーザー堆積法を用いて、窒素がドープされた酸化ガリウムを堆積させることを含む、酸化ガリウムの製造方法を、開示している。同文献はまた、製造時において、酸化ガリウム基板の温度を５００℃～９００℃とし、かつレーザー強度を０．５Ｊ／ｃｍ２とすることを、開示している。
特開２０２０－１１７４３０号公報
純粋な酸化ガリウムの最安定構造である単斜晶系βガリア構造を有しており、かつ、酸化ガリウムよりもバンドギャップエネルギー小さい酸化ガリウム系半導体、及びその製造方法が求められている。このような酸化ガリウム系半導体は、中高耐圧向けパワー半導体デバイスへの適用が期待される。
酸化ビスマスは、酸化ガリウムよりも小さいバンドギャップエネルギーを有している。したがって、酸化ガリウムと酸化ビスマスとの混晶は、酸化ガリウムよりもバンドギャップエネルギーが小さいと期待される。
そこで、本開示者は、酸化ガリウム系半導体膜のバンドギャップエネルギーを低下させるために、βガリア構造を有する酸化ガリウム系半導体膜に、ビスマスを含有させることを検討した。
この点に関して、ビスマス含有酸化ガリウム系半導体膜の成膜方法として、特許文献１が開示するような条件、すなわち酸化ガリウム基板の温度を５００℃～９００℃とし、かつレーザー強度を０．５Ｊ／ｃｍ２とする条件でのパルスレーザー堆積法（ＰＬＤ）によって、結晶中のガリウムサイトをビスマスで十分に置換することは、困難である。
本開示は、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及び同半導体膜を含有しているビスマス含有酸化ガリウム系半導体部品を提供することを目的とする。
本開示者は、以下の手段により上記課題を達成することができることを見出した：
《態様１》
酸化ガリウム及び酸化ビスマスを含有するターゲットを用いたパルスレーザー堆積法によって、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法であって、
前記基材の温度を６５０℃～１０００℃とし、かつ
レーザー強度を１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２とする、
方法。
《態様２》
前記ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｙａｔ％とし、かつ前記基材の温度をＴ℃としたときに、以下の式（１）を満たす、態様１に記載の方法：
ｙ≧１／（０．５２－Ｔ／２５００） （１）。
《態様３》
５．００≦ｙ≦５０．００である、態様２に記載の方法。
《態様４》
成膜された前記ビスマス含有酸化ガリウム系半導体膜は、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であり、かつβガリア構造を有している、態様１～３のいずれか一つに記載の方法。
《態様５》
前記基材が、アルミナ基材又は酸化ガリウム基材である、態様１～４のいずれか一つに記載の方法。
《態様６》
ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であり、かつβガリア構造を有している、ビスマス含有酸化ガリウム系半導体膜。
《態様７》
Ｘ線回折２θ－ω測定におけるβガリア構造の（－６０３）面由来のピークの半値幅が、０．４０°～１．００°である、態様６に記載のビスマス含有酸化ガリウム系半導体膜。
《態様８》
バンドギャップエネルギーが、３．８ｅＶ以下である、態様６又は７に記載のビスマス含有酸化ガリウム系半導体膜。
《態様９》
基材、及び前記基材上に積層されている態様６～８のいずれか一つに記載のビスマス含有酸化ガリウム系半導体膜を有する、ビスマス含有酸化ガリウム系半導体部品。
《態様１０》
前記基材がアルミナ基材又は酸化ガリウム基材である、態様９に記載のビスマス含有酸化ガリウム系半導体部品。
本開示によれば、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及び同半導体膜を含有しているビスマス含有酸化ガリウム系半導体部品を提供することができる。
図１は、本開示の第一の実施形態に従う方法を実施するためのパルスレーザー堆積装置１の一例を示す模式図である。 図２は、実施例１～５、並びに比較例１及び２の試料中のビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）を比較したグラフである。 図３は、実施例１～５、並びに比較例１及び２の試料のバンドギャップエネルギーの、異種元素を含有していない酸化ガリウム系半導体膜のバンドギャップエネルギーからの縮小量を比較したグラフである。 図４は、実施例１～５、並びに比較例１及び２の試料のβガリア構造由来の回折ピークの半値幅を比較したグラフである。 図５は、実施例１の試料のＸ線回折２θ－ω測定結果を示すグラフである。 図６は、実施例２の試料のＸ線回折２θ－ω測定結果を示すグラフである。 図７は、実施例１及び実施例４、並びに実施例６～８の試料に関して、ターゲット中のビスマスの含有量（ａｔ％）に対するビスマス含有酸化ガリウム系半導体膜中のビスマスの含有量（ａｔ％）の比と、基材の温度（℃）との関係を示すグラフである。 図８は、実施例１～５、並びに比較例１及び２の試料に関して、成膜条件及び結果をまとめたグラフである。
以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。
《ビスマス含有酸化ガリウム系半導体膜を成膜する方法》
本開示の方法は、酸化ガリウム及び酸化ビスマスを含有するターゲットを用いたパルスレーザー堆積法によって、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法であって、基材の温度を６５０℃～１０００℃とし、かつレーザー強度を１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２とする、方法である。
原理によって限定するものではないが、本開示の方法によってビスマス含有酸化ガリウム系半導体膜を基材上に成膜することができる原理は、以下のとおりである。
パルスレーザー堆積法等の成膜方法において、高い結晶性を有する薄膜を成膜するために、基板を高温に加熱することが考えられる。これは、基板を高温に加熱することで、不安定で脱離しやすい非結晶部分を脱離させながら、安定な結晶部分のみを残すことができるためである。
しかしながら、高温条件下でのパルスレーザー堆積法によって、βガリア構造を有するビスマス含有酸化ガリウム系半導体膜を成膜することは、困難である。これは、例えば、酸化ビスマスの融点（約８００℃）が低いこと、及びビスマスのイオン半径（１．０３Å）が大きいことを原因とすると考えられる。
より具体的には、酸化ビスマスの融点（約８００℃）は、酸化ガリウムの融点（約１８００℃）に比べ大幅に低い。そのため、酸化ガリウム系半導体膜を成膜可能な高温領域では、ビスマスは、成膜中において脱離しやすい。すなわち、高温条件下でのパルスレーザー堆積法を採用した場合、成膜される酸化ガリウム系半導体膜中にビスマスを残存させることは、困難である。
また、ビスマスのイオン半径（１．０３Å）は、ガリウムのイオン半径（０．６２Å）に比べてはるかに大きい。そのため、一般的には、低温条件下でのパルスレーザー堆積法を採用した場合、成膜される酸化ガリウム系半導体膜において、ビスマスを含有させつつβガリア構造を保つのは困難である。
この点に関して、本開示の方法では、パルスレーザー堆積法において、基板の温度を高温、より具体的には６５０℃～１０００℃に保ちつつ、レーザーの強度を１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２としている。
本開示の方法では、基板の温度を高温に維持しつつも、レーザーの強度を大きくすることで成膜速度を速めている。これにより、本開示の方法では、成膜中におけるビスマスの脱離を抑制しつつ、βガリア構造が維持された薄膜、すなわちビスマス含有酸化ガリウム系半導体膜を成膜することができる。
パルスレーザー堆積法は、例えば図１に示すパルスレーザー堆積装置１によって行うことができる。より具体的には、本開示の方法は、真空チャンバ１０内に設置したターゲット２０に、真空チャンバ１０外部からアブレーションレーザー光３０を照射することで、ターゲット２０から原子（分子）を引き剥がして、ターゲット２０に対向する基材４０上にビスマス含有酸化ガリウム系半導体膜５０を成膜することができる。
ターゲット２０は、真空チャンバ１０内のステージ上に設置される。基材４０は、ターゲット２０から飛散する成膜活性種の分布を考慮して、ターゲット２０から所定の距離を隔てた位置に設置される。アブレーションレーザー光３０は、石英窓６０を通して斜入射させ、ターゲット２０表面で適当な強度で集光させる。また、基材４０は、基材加熱機構７０によって加熱される。
図１に示す装置によってパルスレーザー堆積法を行う際には、まず、真空チャンバ１０内にターゲット２０を配置した後に、真空排気機構８０によって真空チャンバ１０内を真空引きする。その後、ガス導入機構９０から雰囲気ガスとしての酸素ガスを流通させ、真空チャンバ１０内を所望の圧力に維持する。なお、雰囲気ガスとしての酸素は、基材４０上に成膜されるビスマス含有酸化ガリウム系半導体膜５０の酸化を促進することで、ビスマスの脱離を抑制することができる。
なお、図１は、本開示の方法を限定する趣旨ではない。
〈基材〉
基材としては、パルスレーザー堆積法によってβガリア構造を有する酸化ガリウム系半導体膜を成膜することができる任意の基材を、採用することができる。
基材としては、例えば酸化ガリウム基材を挙げることができる。より具体的には、基材としては、任意の手法で作製したＧａ２Ｏ３単結晶基板又は市販のＧａ２Ｏ３単結晶基板を用いることができる。Ｇａ２Ｏ３単結晶基板は、β－Ｇａ２Ｏ３単結晶が特に好ましい。また、基材は、アルミナ基材、すなわちＡｌ２Ｏ３基材であってよい。
〈基材の温度〉
本開示の方法における成膜温度、すなわちパルスレーザー堆積法を行う際の基材の温度は、６５０℃～１０００℃である。
基材の温度が６５０℃未満であると、成膜されるビスマス含有酸化ガリウム系半導体膜の結晶性が十分に得られない。他方、基材の温度が１０００℃超であると、ガリウム及びビスマスの脱離が優位となり、基材上にビスマス含有酸化ガリウム系半導体膜を十分に堆積させることができない。
パルスレーザー堆積法を行う際の基材の温度は、６５０℃以上、７５０℃以上、８５０℃以上、又は９００℃以上であってよく、１０００℃以下、９５０℃以下、９００℃以下、又は８５０℃以下であってよい。
なお、結晶性及びビスマス含有量を向上させる観点から、パルスレーザー堆積法を行う際の基材の温度は、例えば８５０℃以上であることが好ましく、９００℃以上であるのがより好ましい。
本開示の方法を実施する際の基材の温度は、公知の方法によって測定することができる。より具体的には、基材の温度は、例えば、図１に示すパルスレーザー堆積装置１のような装置を用いる場合に、基材４０が配置されるホルダーに熱電対を置いて実測した値として求めることができる。
〈ターゲット〉
本開示の方法において用いられるターゲットは、酸化ガリウム及び酸化ビスマスを含有する。
ターゲットとしては、例えば酸化ガリウム粒子と酸化ビスマス粒子との焼結体を用いることができる。
図７に示すように、少なくとも実施例の条件では、本開示の方法において、ビスマス含有酸化ガリウム系半導体膜におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｘａｔ％とし、ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｙａｔ％とし、かつ基材の温度をＴ℃としたときに、以下の式（２）を満たす傾向にあると考えられる：
０．２６－Ｔ／５０００＝ｘ／ｙ （２）
したがって、少なくとも上記の式（２）を満たすようにして、ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合ｙａｔ％、及び基材の温度Ｔ℃を設定することにより、成膜されるビスマス含有酸化ガリウム系半導体膜におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合ｘａｔ％を、所望の範囲とすることができると考えられる。
ここで、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０％以上であるビスマス含有酸化ガリウム系半導体膜は、特に低いエネルギーバンドギャップを有するため、好ましい。
ここで、上記式（２）について、ｘａｔ％が０．５０ａｔ％以上となるためには、Ｔ及びｙは、以下の式（３）を満たすことが求められる：
０．２６－Ｔ／５０００≧０．５０／ｙ （３）
式を整理すると、以下の式（１）のようになる：
ｙ≧１／（０．５２－Ｔ／２５００） （１）
したがって、例えばビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合を約０．５０％以上とすることを意図する場合には、上記の式（１）を充足するようにして、ｙａｔ％及びＴ℃を設定することができる。なお、上記（１）～（３）において、ｘ＞０及びｙ＞０である。また、Ｔは、６５０℃～１０００℃である。
ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合は、５．００ａｔ％～５０．００ａｔ％であるのが好ましい。
ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合は、５．００ａｔ％以上、１０．００ａｔ％以上、１５．００ａｔ％以上、又は２０．００ａｔ％以上であってよく、５０．００ａｔ％以下、４５．００ａｔ％以下、４０．００ａｔ％以下、又は３５．００ａｔ％以下であってよい。
〈レーザー強度〉
本開示の方法において、レーザー強度は、１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２である。
レーザー強度が１．０Ｊ／ｃｍ２よりも小さい場合、成膜速度が小さいため、成膜時においてビスマスの脱離が起こりやすい。そのため、成膜される酸化ガリウム系半導体膜中に十分にビスマスを含有させることができない。
他方、レーザー強度が１０．０Ｊ／ｃｍ２超である場合、ターゲット中の酸化ガリウム及び酸化ビスマスが、十分に分解されていない微粒子の状態で基材に付着する可能性がある。このような微粒子の基材への付着は、成膜される酸化ガリウム系半導体膜の高抵抗化、耐電圧低下、及びリーク電流の増加等の、電気特性を低下させると考えられる。
レーザー強度は、１．０Ｊ／ｃｍ２以上、２．０Ｊ／ｃｍ２以上、３．０Ｊ／ｃｍ２以上、又は４．０Ｊ／ｃｍ２以上であってよく、１０．０Ｊ／ｃｍ２以下、９．０Ｊ／ｃｍ２以下、８．０Ｊ／ｃｍ２以下、又は７．０Ｊ／ｃｍ２以下であってよい。
なお、レーザーは、例えばパルス状の紫外線レーザーであってよい。なお、紫外線レーザーは、例えばＡｒＦエキシマレーザーであってよい。
また、レーザーの強度は、公知の方法によって測定することができる。より具体的には、レーザーの強度は、例えば図１に示すパルスレーザー堆積装置１のような装置を用いる場合に、石英窓６０を通る直前の位置において、ジュールメーターで実測したレーザー強度を、レーザーの照射面積で割った値として求めることができる。
《ビスマス含有酸化ガリウム系半導体膜》
本開示のビスマス含有酸化ガリウム系半導体膜は、例えば上記の方法によって成膜することができる。本開示のビスマス含有酸化ガリウム系半導体膜は、本開示の方法において記載した基材の上に配置されていてよい。
本開示のビスマス含有酸化ガリウム系半導体膜は、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であり、かつβガリア構造を有している。
中高耐圧向けパワー半導体デバイス用途の半導体膜としては、異種元素が添加されていない酸化ガリウム系半導体膜よりも、１．０ｅＶ～２．０ｅＶ程度、バンドギャップエネルギーが低いものが、望ましい。
この点に関して、酸化ガリウム（バンドギャップエネルギー：約４．８ｅＶ）と酸化ビスマス（バンドギャップエネルギー：約２．８ｅＶ）のバンドギャップエネルギーの差を考慮すると、１．０ｅＶ～２．０ｅＶ程度のバンドギャップエネルギーを低下させるためには、ビスマス含有酸化ガリウム系半導体膜において、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合を５０．００ａｔ％以上とすることが必要であると、考えられた。
しかしながら、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合を５０．００ａｔ％以上とすると、結晶性が低下する。すなわち、ビスマス含有酸化ガリウム系半導体膜のβガリア構造を維持することが困難である。
ビスマス含有酸化ガリウム系半導体膜の結晶性が低すぎる場合、高抵抗化、耐電圧低下、リーク電流の増加等、ビスマス含有酸化ガリウム系半導体膜の電気特性を低下させうる。
この点に関して、本開示のビスマス含有酸化ガリウム系半導体膜は、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であるため、ビスマス含有酸化ガリウム系半導体膜のβガリア構造が維持されている。
更に、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が５０．００ａｔ％よりもはるかに小さいにもかかわらず、異種元素が添加されていない酸化ガリウム系半導体よりも１．０ｅＶ～２．０ｅＶ程度低いバンドギャップエネルギーを有する。これは、原理は明らかではないが、ビスマスと酸素との結合による、特異的な効果であると考えられる。
このように、本開示のビスマス含有酸化ガリウム系半導体膜は、ビスマスの含有量が低いため、βガリア構造が維持されつつ、一方で、低いバンドギャップエネルギーを有している。
なお、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％より小さいと、バンドギャップエネルギーを十分に低下させることができない。他方、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が１０．００ａｔ％より大きいと、ビスマス含有酸化ガリウム系半導体膜の高い結晶性が維持されない。すなわち、βガリア構造が維持されない。
ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合は、０．５０ａｔ％以上、０．７０ａｔ％以上、１．００ａｔ％以上、又は１．５０ａｔ％以上であってよく、１０．００ａｔ％以下、５．００ａｔ％以下、４．５０ａｔ％以下、又は３．５０ａｔ％であってよい。
ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合は、０．７０ａｔ％以上であるのが特に好ましい。これは、ビスマスの原子数の割合がこのような値である場合に、特に小さいバンドギャップエネルギーを達成することができるためである。
本開示のビスマス含有酸化ガリウム系半導体膜は、βガリア構造を有している。ここで、ビスマス含有酸化ガリウム系半導体膜が「βガリア構造を有している」とは、β型Ｇａ２Ｏ３が有する結晶構造と完全に一致することを要さず、β型Ｇａ２Ｏ３が有する結晶構造と同様の周期構造が維持されている構造を有していることをいう。例えば、ビスマス含有酸化ガリウム系半導体膜が「βガリア構造を有している」とは、β型Ｇａ２Ｏ３が有する結晶構造のうち、ガリウムサイトの一部がビスマスによって置換された構造であってよい。
Ｘ線回折２θ－ω測定におけるβガリア構造の（－６０３）面由来のピークの半値幅は、０．４０°～１．００°であってよい。
ピークの半値幅は、結晶性の程度を示す指標であり、一般的には、ピークの半値幅が小さいほうが、結晶性が高いと考えられる。βガリア構造由来のピークの半値幅が１．００°以下であれば、酸化ガリウム系半導体膜として十分に高い結晶性を有しているといえる。
βガリア構造由来のピークの半値幅は、０．４０°以上、０．４５°以上、０．５０°以上、又は０．５５°以上であってよく、１．００°以下、０．９５°以下、０．９０°以下、又は０．８５°以下であってよい。
本開示のビスマス含有酸化ガリウム系半導体膜の膜厚はとくに限定されないが、３０ｎｍ～３００ｎｍであってよい。
本開示のビスマス含有酸化ガリウム系半導体膜の膜厚は、３０ｎｍ以上、５０ｎｍ以上、８０ｎｍ以上、又は１００ｎｍ以上であってよく、３００ｎｍ以下、２５０ｎｍ以下、２００ｎｍ以下、又は１５０ｎｍ以下であってよい。
本開示のビスマス含有酸化ガリウム系半導体膜が有しているバンドギャップエネルギーは、３．８ｅＶ以下であってよい。
一般的に、異種元素が添加されていない酸化ガリウム系半導体膜のバンドギャップエネルギーは、４．８ｅＶ程度であると考えられる。中高耐圧向けパワー半導体デバイス用途の酸化ガリウム系半導体膜において、３．８ｅＶ以下のバンドギャップエネルギーは、十分に小さいといえる。
本開示のビスマス含有酸化ガリウム系半導体膜が有しているバンドギャップエネルギーは、３．８ｅＶ以下、３．６ｅＶ以下、３．４ｅＶ以下、又は３．２ｅＶ以下であってよく、２．８ｅＶ以上、２．９ｅＶ以上、３．０ｅＶ以上、又は３．１ｅＶ以上であってよい。
《ビスマス含有酸化ガリウム系半導体部品》
本開示のビスマス含有酸化ガリウム系半導体部品は、基材、及び基材上に積層されている本開示のビスマス含有酸化ガリウム系半導体膜を有する。基材は、本開示の方法において記載したものを採用することができる。
本開示のビスマス含有酸化ガリウム系半導体部品は、例えばパワー半導体に用いることができる。より具体的には、整流、周波数変換、レギュレータ、又はインバータとして用いることができる。
《実施例１～５、並びに比較例１及び２》
〈実施例１〉
パルスレーザー堆積装置を用いて、基材上に酸化ガリウム系半導体膜を成膜した。具体的には、次のようにして、酸化ガリウム系半導体膜を成膜した。
真空チャンバ内に基材及びターゲットを入れ、真空引きした。次いで、真空チャンバ内に雰囲気ガスとしての酸素ガスを１．０ｓｃｃｍの流量で流して、真空チャンバ内を２．０Ｐａになるように調整した。次いで、基材加熱機構によって、基材を９００℃に加熱した。ターゲットにアブレーションレーザー光を照射して、基材上に、酸化ガリウム系半導体膜を成膜した。
ここで、ターゲットとしては、酸化ガリウム粉末と酸化ビスマス粉末とを混合し、圧粉、及び焼成したものを用いた。ターゲット中において、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合は、２５．００ａｔ％であった。
また、基材としては、αＡｌ２Ｏ３（０００１）面基板を用いた。
また、アブレーションレーザー光としては、紫外線であるＡｒＦエキシマレーザーを用いた。レーザーの強度は、１．０Ｊ／ｃｍ２であった。
実施例１の方法の条件を、表１にまとめた。
〈実施例２〉
基材の加熱温度を６５０℃としたことを除いて実施例１と同様にして、酸化ガリウム系半導体膜を成膜した。
実施例２の方法の条件を、表１にまとめた。
〈実施例３〉
ターゲット中のビスマスとガリウムの合計に対するビスマスの量を６．２５ａｔ％としたことを除いて実施例１と同様にして、酸化ガリウム系半導体膜を成膜した。
実施例３の方法の条件を、表１にまとめた。
〈実施例４〉
ターゲット中のビスマスとガリウムの合計に対するビスマスの量を１２．５０ａｔ％としたことを除いて実施例１と同様にして、酸化ガリウム系半導体膜を成膜した。
実施例４の方法の条件を、表１にまとめた。
〈実施例５〉
ターゲット中のビスマスとガリウムの合計に対するビスマスの量を５０．００ａｔ％としたことを除いて実施例１と同様にして、酸化ガリウム系半導体膜を成膜した。
実施例５の方法の条件を、表１にまとめた。
〈比較例１〉
レーザーの強度を０．５Ｊ／ｃｍ２としたことを除いて実施例１と同様にして、酸化ガリウム系半導体膜を成膜した。
比較例１の方法の条件を、表１にまとめた。
〈比較例２〉
レーザーの強度を０．５Ｊ／ｃｍ２としたことを除いて実施例２と同様にして、酸化ガリウム系半導体膜を成膜した。
比較例２の方法の条件を、表１にまとめた。
〈Ｘ線光電子分光測定〉
各例の方法によって得られた酸化ガリウム系半導体膜に対してＸ線光電子分光測定を行った。測定結果から、酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）を算出した。
測定結果を表１にまとめた。
〈光の透過率測定〉
各例の方法によって得られた酸化ガリウム系半導体膜に対して光の透過率を測定した。測定結果に基づいて、異種元素を含まない酸化ガリウム系半導体膜に対するバンドギャップエネルギーの減少量を算出した。
算出結果を表１にまとめた。
なお、異種元素が添加されていない純粋な酸化ガリウム系半導体膜のバンドギャップエネルギーは、４．８ｅＶである。
〈Ｘ線回折２θ－ω測定〉
各例の方法によって得られた酸化ガリウム系半導体膜に対してＸ線回折２θ－ω測定を行った。測定結果から、βガリア構造の（－６０３）面由来のピークの半値幅を求めた。
測定結果を表１にまとめた。
〈結果〉
実施例１～５並びに比較例１及び２の方法の条件、及びこれらの方法によって得られた酸化ガリウム系半導体膜の性能の測定結果を、表１及び図２～７に示した。
なお、表１において、「ターゲット中のＢｉ含有量（ａｔ％）」とは、ターゲット中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）を意味している。また、表１において、「Ｇａ２Ｏ３系半導体膜中のＢｉ含有量（ａｔ％）」とは、酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）を意味している。ここで、「Ｇａ２Ｏ３系半導体膜中のＢｉ含有量（ａｔ％）」の検出下限が０．５ａｔ％であることから、ビスマスが検出できなかった例については、「＜０．５」と記載している。
Figure 0007452448000001
表１及び図２に示すように、基材の加熱温度が６５０℃又は９００℃であり、かつレーザー強度が１．０Ｊ／ｃｍ２であった実施例１～５では、酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が、それぞれ順に２．００ａｔ％、３．１０ａｔ％、０．７０ａｔ％、１．４０ａｔ％、及び３．７０ａｔ％であった。これに対して、基材の加熱温度が６５０℃又は９００℃であり、かつレーザー強度が０．５Ｊ／ｃｍ２であった比較例１及び２では、いずれも酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が、検出下限である０．５０ａｔ％よりも小さかった。
また、表１及び図３に示すように、実施例１～８において、酸化ガリウム系半導体膜のバンドギャップエネルギーの減少量は、それぞれ順に１．６ｅＶ、１．６ｅＶ、１．５ｅＶ、１．５ｅＶ、及び１．７ｅＶであった。言い換えると、これらの例において、酸化ガリウム系半導体膜のバンドギャップエネルギーは、それぞれ順に、３．２ｅＶ、３．２ｅＶ、３．３ｅＶ、３．３ｅＶ、及び３．１ｅＶであった。
この結果は、実施例１～５において、バンドギャップエネルギーの低減の効果が十分に得られたことを意味している。
これに対して、比較例１及び２では、いずれもバンドギャップエネルギーの減少量は、０．０ｅＶであった。言い換えると、これらの例において、酸化ガリウム系半導体膜のバンドギャップエネルギーは、４．８ｅＶであった。
比較例１及び２の方法により成膜された酸化ガリウム系半導体膜において、酸化ガリウム系半導体膜のバンドギャップエネルギーが４．８ｅＶであることは、バンドギャップエネルギーの低減の効果が得られていないことを意味している。
また、表１及び図４～６に示すように、実施例１～５において、酸化ガリウム系半導体膜のβガリア構造の（－６０３）面由来のピークの半値幅は、それぞれ順に、０．６７°、１．１８°、０．４９°、及び０．９０°であった。この結果は、各例において酸化ガリウム系半導体膜のβガリア構造が維持されていたことを意味している。中でも、実施例１及び実施例３～５、特には実施例３については、非常に高い結晶性が維持されていたといえる。
比較例１及び２において、酸化ガリウム系半導体膜のβガリア構造の（－６０３）面由来のピークの半値幅は、それぞれ順に、０．４８°及び０．７１°であった。比較例１及び２では、酸化ガリウム系半導体膜中にビスマスがほとんど含まれていなかったことから、高い結晶性が維持されていたと考えられる。
図８は、実施例１～５、並びに比較例１及び２の試料に関して、成膜条件及び結果をまとめたグラフである。
図８に示すように、酸化ガリウム及び酸化ビスマスを含有するターゲットを用いたパルスレーザー堆積法によって高い結晶性を有するビスマス含有酸化ガリウム系半導体膜を成膜するための条件として、基材の温度を６５０℃～１０００℃とし、かつレーザー強度を１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２とすることが導かれる。
《実施例１、実施例４、並びに実施例６～８》
基材の温度及びターゲット中のビスマスとガリウムの合計に対するビスマスの量を以下の表２に示すようにしたことを除いて実施例１と同様にして、実施例６～８の酸化ガリウム系半導体膜を成膜した。
〈Ｘ線光電子分光測定〉
上記のＸ線光電子分光測定と同様の方法により、実施例１、実施例４、並びに実施例６～８の酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）をそれぞれ算出した。また、ターゲット中のビスマスとガリウムの合計に対するビスマスの割合（ａｔ％）に対する、酸化ガリウム系半導体膜中におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合（ａｔ％）の比率を算出した。
〈結果〉
実施例１、実施例４、並びに実施例６～８の方法の条件、及びこれらの方法によって得られた酸化ガリウム系半導体膜中のビスマスの量に関する算出結果を、表２及び図７に示した。
Figure 0007452448000002
図７に示すように、実施例１、実施例４、並びに実施例６～８から、レーザー強度が１．０Ｊ／ｃｍ２の条件では、酸化ガリウム系半導体膜におけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｘａｔ％とし、ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｙａｔ％とし、かつ基材の温度をＴ℃としたときに、以下の式（２）を満たす傾向にあるといえる：
０．２６－Ｔ／５０００＝ｘ／ｙ （２）
ここで、上記式（２）について、ｘａｔ％が０．５０ａｔ％以上となるためには、Ｔ及びｙは、以下の式（３）を満たすことが求められる：
０．２６－Ｔ／５０００≧０．５０／ｙ （３）
式を整理すると、以下の式（１）のようになる：
ｙ≧１／（０．５２－Ｔ／２５００） （１）
１ パルスレーザー堆積装置
１０ 真空チャンバ
２０ ターゲット
３０ アブレーションレーザー光
４０ 基材
５０ ビスマス含有酸化ガリウム系半導体膜
６０ 石英窓
７０ 基材加熱機構
８０ 真空排気機構
９０ ガス導入機構

Claims (8)

  1. 酸化ガリウム及び酸化ビスマスを含有するターゲットを用いたパルスレーザー堆積法によって、ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法であって、
    前記基材の温度を６５０℃～１０００℃とし、かつ
    レーザー強度を１．０Ｊ／ｃｍ２～１０．０Ｊ／ｃｍ２とし、
    前記ターゲットにおけるビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合をｙａｔ％とし、かつ前記基材の温度をＴ℃としたときに、以下の式（１）を満たす、方法：
    ｙ≧１／（０．５２－Ｔ／２５００） （１）。
  2. ５．００≦ｙ≦５０．００である、請求項１に記載の方法。
  3. 成膜された前記ビスマス含有酸化ガリウム系半導体膜は、ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であり、かつβガリア構造を有している、請求項１又は２に記載の方法。
  4. 前記基材が、アルミナ基材又は酸化ガリウム基材である、請求項１～３のいずれか一項に記載の方法。
  5. ビスマスとガリウムとの原子数の合計に対するビスマスの原子数の割合が０．５０ａｔ％～１０．００ａｔ％であり、かつβガリア構造を有しており、
    Ｘ線回折２θ－ω測定におけるβガリア構造の（－６０３）面由来のピークの半値幅が、０．４０°～１．００°である、
    ビスマス含有酸化ガリウム系半導体膜。
  6. バンドギャップエネルギーが、３．８ｅＶ以下である、請求項５に記載のビスマス含有酸化ガリウム系半導体膜。
  7. 基材、及び前記基材上に積層されている請求項５又は６に記載のビスマス含有酸化ガリウム系半導体膜を有する、ビスマス含有酸化ガリウム系半導体部品。
  8. 前記基材が酸化ガリウム基材である、請求項７に記載のビスマス含有酸化ガリウム系半導体部品。
JP2021008206A 2021-01-21 2021-01-21 ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品 Active JP7452448B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021008206A JP7452448B2 (ja) 2021-01-21 2021-01-21 ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品
CN202111517300.3A CN114807869B (zh) 2021-01-21 2021-12-09 在基材上形成含铋氧化镓系半导体膜的方法、含铋氧化镓系半导体膜及半导体元件
US17/551,566 US20220230880A1 (en) 2021-01-21 2021-12-15 Method of forming bismuth-containing gallium oxide-based semiconductor film on base material, bismuth-containing gallium oxide-based semiconductor film, and bismuth-containing gallium oxide-based semiconductor component
US18/383,510 US20240055253A1 (en) 2021-01-21 2023-10-25 Method of forming bismuth-containing gallium oxide-based semiconductor film on base material, bismuth-containing gallium oxide-based semiconductor film, and bismuth-containing gallium oxide-based semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021008206A JP7452448B2 (ja) 2021-01-21 2021-01-21 ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品

Publications (2)

Publication Number Publication Date
JP2022112381A JP2022112381A (ja) 2022-08-02
JP7452448B2 true JP7452448B2 (ja) 2024-03-19

Family

ID=82406559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021008206A Active JP7452448B2 (ja) 2021-01-21 2021-01-21 ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品

Country Status (3)

Country Link
US (2) US20220230880A1 (ja)
JP (1) JP7452448B2 (ja)
CN (1) CN114807869B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342857A (ja) 2003-05-15 2004-12-02 Univ Waseda Ｇａ２Ｏ３系発光素子およびその製造方法
WO2021044644A1 (ja) 2019-09-02 2021-03-11 株式会社デンソー 成膜方法、及び、半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1092027A (ja) * 1996-09-18 1998-04-10 Nippon Hoso Kyokai <Nhk> 光記録媒体、その作製方法、および光記録媒体の記録方法
JP2004114046A (ja) * 2002-09-20 2004-04-15 Japan Science & Technology Corp 非晶質薄膜への凹凸部形成方法及び非晶質薄膜
US7399511B2 (en) * 2004-04-22 2008-07-15 Tdk Corporation Optical recording medium
JP4667427B2 (ja) * 2006-08-01 2011-04-13 株式会社リコー 追記型光記録媒体
JP5030535B2 (ja) * 2006-11-02 2012-09-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014087945A1 (ja) * 2012-12-07 2014-06-12 富士フイルム株式会社 導電膜の製造方法、プリント配線基板
KR20150032279A (ko) * 2015-03-06 2015-03-25 이화여자대학교 산학협력단 금속-도핑된 갈륨 철 산화물 박막의 제조 방법 및 그에 의한 금속-도핑된 갈륨 철 산화물 박막

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342857A (ja) 2003-05-15 2004-12-02 Univ Waseda Ｇａ２Ｏ３系発光素子およびその製造方法
WO2021044644A1 (ja) 2019-09-02 2021-03-11 株式会社デンソー 成膜方法、及び、半導体装置の製造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MULLER S, etal.，Control of the conductivity of Si-doped β-Ga2O3 thin films via growth temperature and pressure，Physica Status Solidi A，2013年09月11日，211, No. 1，p. 34 - p. 39，DOI: 10.1002/pssa.201330025
ORITA M, et al.，Pulsed laser deposition system for producing oxide thin films at high temperature，Review of Scientific Instruments，2001年08月，vol. 72, No.8，p. 3340 - p. 3343，DOI:10.1063/1.1384449
WANG B, et al.，Deep level defects in β-Ga2O3 pulsed laser deposited thin films and Czochralski-grown bulk single crystals by thermally stimulated techniques，Journal of Applied Physics，2019年03月14日，125，p.105103-1 - p.105103-8 ，DOI:10.1063/1.5049820

Also Published As

Publication number Publication date
US20220230880A1 (en) 2022-07-21
JP2022112381A (ja) 2022-08-02
CN114807869B (zh) 2024-03-12
US20240055253A1 (en) 2024-02-15
CN114807869A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
JP6289693B2 (ja) 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
KR20150119480A (ko) 질소 가스를 사용한 아연 타겟의 반응성 스퍼터링을 통해서 생성된 박막 반도체 재료
Oliveira et al. High textured AlN thin films grown by RF magnetron sputtering; composition, structure, morphology and hardness
Hiramatsu et al. Influence of thermal annealing on microstructures of zinc oxide films deposited by RF magnetron sputtering
JP7452448B2 (ja) ビスマス含有酸化ガリウム系半導体膜を基材上に成膜する方法、ビスマス含有酸化ガリウム系半導体膜、及びビスマス含有酸化ガリウム系半導体部品
Kitai et al. Preparation and characterization of high-k praseodymium and lanthanoid oxide thin films prepared by pulsed laser deposition
Major et al. Electrical and optical transport in undoped and indium-doped zinc oxide films
Tripathi et al. Studies of effect of deposition parameters on the ZnO films prepared by PLD
Goyal et al. Structural and Optical Characterization of β-Ga 2 O 3 Thin Films Grown by Pulsed Laser Deposition
Caricato et al. Excimer pulsed laser deposition and annealing of YSZ nanometric films on Si substrates
Dezelah et al. The growth of Er x Ga 2− x O 3 films by atomic layer deposition from two different precursor systems
JP7477407B2 (ja) 酸化ガリウム系半導体の製造方法
Wen-Ting et al. Influence of Radio-Frequecy Power on Structural and Electrical Properties of Sputtered Hafnium Dioxide Thin Films
Kane et al. Morphological, structural and optical properties of W doped-ZnO films grown by pulsed laser deposition onto different glass substrates
JP7154496B2 (ja) 珪化バリウム系膜及びその製造方法
JP2004292839A (ja) 酸化亜鉛膜の製造方法
RU2799989C1 (ru) Способ магнетронного распыления оксида галлия в постоянном токе путем его легирования атомами кремния
Lai et al. Investigation of silicon nanoclusters embedded in ZnO matrices deposited by cosputtering system
Gertkemper et al. In situ characterization of chemical annealing of a-Si: H by photoelectron spectroscopy
TW200841394A (en) P-type transparent conductive oxide and manufacturing method thereof
Albertin et al. Study of metal‐oxide‐semiconductor capacitors with rf magnetron sputtering TiOxNy films dielectric layer
ALI et al. Growth of CuAlO2 on SiO2 under a layer-by-layer approach conducted by digitally processed DC sputtering and its transistor characteristics
Ilyas et al. Structural and photoluminescence study of zinc oxide thin films grown by laser induced plasma
JP2021190590A (ja) 酸化物半導体の成膜方法及び薄膜トランジスタの製造方法
Ooi et al. Effects of sputtering power on properties of copper oxides thin films deposited on glass substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R151 Written notification of patent or utility model registration

Ref document number: 7452448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151