JP7450220B2 - 量子計算機、プログラム、量子計算方法及び量子回路 - Google Patents

量子計算機、プログラム、量子計算方法及び量子回路 Download PDF

Info

Publication number
JP7450220B2
JP7450220B2 JP2020110658A JP2020110658A JP7450220B2 JP 7450220 B2 JP7450220 B2 JP 7450220B2 JP 2020110658 A JP2020110658 A JP 2020110658A JP 2020110658 A JP2020110658 A JP 2020110658A JP 7450220 B2 JP7450220 B2 JP 7450220B2
Authority
JP
Japan
Prior art keywords
quantum
bit
layer
unitary
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020110658A
Other languages
English (en)
Other versions
JP2022007590A (ja
Inventor
雄一郎 松下
太一 小杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quemix
Original Assignee
Quemix
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quemix filed Critical Quemix
Priority to JP2020110658A priority Critical patent/JP7450220B2/ja
Priority to US17/350,091 priority patent/US11574231B2/en
Publication of JP2022007590A publication Critical patent/JP2022007590A/ja
Application granted granted Critical
Publication of JP7450220B2 publication Critical patent/JP7450220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Complex Calculations (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

特許法第３０条第２項適用 〔ウェブサイトの掲載日〕令和１年８月１１日（第１版） 令和２年１月１５日（第２版） 〔ウェブサイトのアドレス〕（第１版）ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１９０８．０３９０２ｖ１ ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ｐｄｆ／１９０８．０３９０２ｖ１．ｐｄｆ （第２版）ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１９０８．０３９０２ｖ２ ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ｐｄｆ／１９０８．０３９０２ｖ２．ｐｄｆ 〔刊行物等〕〔ウェブサイトの掲載日〕 令和１年１１月１日（第１版） 令和２年１月１６日（第２版） 〔ウェブサイトのアドレス〕 （第１版）ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１９１１．００２９３ ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ｐｄｆ／１９１１．００２９３．ｐｄｆ （第２版）ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ａｂｓ／１９１１．００２９３ｖ２ ｈｔｔｐｓ：／／ａｒｘｉｖ．ｏｒｇ／ｐｄｆ／１９１１．００２９３ｖ２．ｐｄｆ 〔刊行物等〕〔ウェブサイトの掲載日〕 令和２年１月１７日 〔ウェブサイトのアドレス〕 ｈｔｔｐｓ：／／ｊｏｕｒｎａｌｓ．ａｐｓ．ｏｒｇ／ｐｒａ／ａｂｓｔｒａｃｔ／１０．１１０３／ＰｈｙｓＲｅｖＡ．１０１．０１２３３０ ｈｔｔｐｓ：／／ｊｏｕｒｎａｌｓ．ａｐｓ．ｏｒｇ／ｐｒａ／ｐｄｆ／１０．１１０３／ＰｈｙｓＲｅｖＡ．１０１．０１２３３０
本発明は、量子計算機、プログラム、量子計算方法及び量子回路に関する。
古くは１９８０年代に量子力学を情報処理に用いたコンピュータが提案され、現在も様々な量子情報処理技術が提案されている。
例えば、特許文献１には、量子計算機及び量子計算方法の従来技術が開示されている。
特開２０１５－１３５３７７号公報
ところで、物理量や物理的関数の中には、ユニタリ演算子の線形和を含むものがある。量子計算では、一般的にユニタリ演算子が扱われることとなるが、ユニタリ演算子の線形和を量子的に計算する手法がないため、このような物理量や物理的関数を計算するためには、古典アルゴリズムを用いなければならない。このため、古典計算機を用いることとなるが、古典計算機には計算量や計算速度に限界があるため、これが計算の障壁となりうる。
本発明では上記事情を鑑み、ユニタリ演算子の線形和を量子的に計算する技術を提供することとした。
本発明の一態様によれば、量子計算機であって、設定部と、量子ゲートと、特定部とを備え、前記設定部は、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて、ｎ層のパラメータ群を設定するように構成され、ここで第ｋ（２≦ｋ≦ｎ）層のパラメータ群は、第ｋ－１層のパラメータ群に基づいて再帰的に設定され、前記量子ゲートは、ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、前記ｎ層のパラメータ群に含まれるパラメータに基づいて、前記各ビットに入力された入力値に対して所定の演算を実行するように構成され、前記特定部は、前記量子ゲートの演算結果に基づいて、前記ユニタリ演算子の線形和を特定するように構成される、ものが提供される。
このような量子計算機では、ユニタリ演算子の線形和を量子的に計算することができるため、ユニタリ演算子の線形和を含む物理量や物理的関数を古典アルゴリズムに代えて計算することができる。
量子計算機１のハードウェア構成を示すブロック図である。 量子計算機１（量子プロセッサ５）の機能構成を示すブロック図である。 量子ゲート５３（量子回路）の構成を示している。 パラメータ群｛θ｝の処理を示す回路図である。 ｎ＝２のときのパラメータ群｛θ｝の処理を示す回路図である。 グリーン関数ＧＦの電子の生成演算子ａ＋及び消滅演算子ａを導出する回路図である。 Ｈ＿２Ｏ分子の準粒子スペクトルの計算結果を示すグラフである。 線形応答関数ＬＦの電子密度演算子ｎを導出する回路図である。 線形応答関数ＬＦのスピン密度演算子ｓを導出する回路図である。 Ｃ＿２分子の光吸収スペクトルの計算結果を示すグラフである。 オラクルに係り、各種量子回路の一例を示している。
以下、図面を用いて本発明の実施形態について説明する。以下に示す実施形態中で示した各種特徴事項は、互いに組み合わせ可能である。
本実施形態において「部」とは、例えば、広義の回路によって実施されるハードウェア資源と、これらのハードウェア資源によって具体的に実現されうるソフトウェアの情報処理とを合わせたものも含みうる。また、本実施形態においては様々な情報を取り扱うが、これら情報は、量子的な重ね合わせ（いわゆる量子ビット）によって表され、量子メモリ４及び量子プロセッサ５を含む広義の回路上で通信・演算が実行されうる。
１．ハードウェア構成
本節では、本実施形態に係る量子計算機１のハードウェア構成について説明する。
図１は、量子計算機１のハードウェア構成を示すブロック図である。図１に示されるように、量子計算機１は、通信部３と、量子メモリ４と、量子プロセッサ５とを有し、これらの構成要素が量子計算機１の内部において通信バス２を介して接続されている。以下、各構成要素についてさらに説明する。
（通信部３）
通信部３は、量子計算機１が他の情報処理装置（古典計算機、量子計算機又はそれらを組み合わせた計算機を含む）又は周辺機器と情報通信をするために使用される。
（量子メモリ４）
量子メモリ４は、前述の記載により定義される様々な情報を記憶する。特に、量子メモリ４は、次に説明する量子プロセッサ５が読み出し可能な種々のプログラムを記憶している。また、量子メモリ４は、量子計算機１の計算に係る特定の材料の物性情報等を必要に応じて記憶する。
（量子プロセッサ５）
量子プロセッサ５は、量子計算機１に関連する全体動作の処理・制御を行う。量子プロセッサ５は、量子メモリ４に記憶されたプログラム、又は通信部３を介して入力される所定のプログラムを読み出すことによって、量子計算機１に係る種々の機能を実現する。すなわち、ソフトウェア（量子メモリ４に記憶されている、又は通信部３を介して他の情報処理装置から入力されている）による情報処理がハードウェア（量子プロセッサ５）によって具体的に実現されることで、図２に示されるような、各機能部として実行されうる。これらについては、次節において詳述する。なお、図１においては、単一の量子プロセッサ５として表記されているが、実際はこれに限るものではなく、機能ごとに複数の量子プロセッサ５を有するように実施してもよい。またそれらの組合せであってもよい。
２．機能構成
本節では、本実施形態に係る量子計算機１の機能構成について説明する。図２は、量子計算機１（量子プロセッサ５）の機能構成を示すブロック図である。図３は、量子ゲート５３（量子回路）の構成を示している。前述の量子プロセッサ５に関して、量子計算機１は、設定部５１と、処理部５２と、量子ゲート５３と、観測部５４と、量子位相推定部５５と、特定部５６とを備える。以下、各構成要素についてさらに説明する。
（設定部５１）
量子計算機１がユニタリ演算子Ｕの線形和Ｏを演算するにあたって、この線形和Ｏは、項数が２のｎ乗で規定されることとする。なお、係数ｃが０の項もこの項数に含めるものとする。設定部５１は、項数が２のｎ乗で規定されるユニタリ演算子Ｕの線形和Ｏにおける各係数ｃに基づいて、ｎ層のパラメータ群｛θ｝を設定するように構成される。ここで第ｋ（２≦ｋ≦ｎ）層のパラメータ群｛θ｝は、第ｋ－１層のパラメータ群｛θ｝に基づいて再帰的に設定される。
（処理部５２）
処理部５２は、量子計算機１において演算される種々の計算を実行する。例えば、処理部５２は、量子計算に含まれる四則演算を実行する。あるいは、処理部５２は、後述の量子ゲート５３に入力させる入力値を初期化可能に構成されてもよい。例えば、処理部５２は、初期状態としてすべての量子ビットにアダマールゲート（図３におけるＨ）を作用させることで、補助ビットＡＱの入力値を初期化することができる。初期化された補助ビットＡＱの入力値は、複数の準位を等確率に有することとなる。
（量子ゲート５３）
図３に示されるように、量子ゲート５３は、ｎ個の補助ビットＡＱとｍ個の標的ビットＴＱとを含むｎ＋ｍ個のビットで構成される。量子ゲート５３は、ｎ層のパラメータ群｛θ｝に含まれるパラメータθに基づいて、各ビットに入力された入力値に対して所定の演算を実行するように構成される。
さらに具体的には、量子ゲート５３（量子回路）は、入力部５３１と、演算部５３２と、出力部５３３（特に標的ビット出力部５３３ａ）とを備える。入力部５３１は、ｎ個の補助ビットＡＱとｍ個の標的ビットＴＱとを含むｎ＋ｍ個のビットで構成される。演算部５３２は、ｎ層のパラメータ群｛θ｝に含まれるパラメータθに基づいて、入力部５３１より入力された入力値に対して所定の演算を実行するように構成される。標的ビット出力部５３３ａは、標的ビットＴＱに入力された入力値とユニタリ演算子Ｕの線形和Ｏとの積を出力するように構成される。
（観測部５４）
観測部５４は、各ビットに対して量子的重ね合わせによって複数の値を確率的に有する出力値を観測する。観測部５４が観測することによって、出力値が複数の値のうちの１つに確定する。具体的には、観測部５４は、量子ゲート５３におけるｎ個の補助ビットＡＱの出力値である補助出力値を観測するように構成される。これに関連して、図３に示されるように、量子ゲート５３は、観測部５４によって観測された補助出力値がある特定の値の場合（例えば、すべて０の場合）に、標的ビットＴＱの入力値とユニタリ演算子Ｕの線形和Ｏとの積を標的ビットＴＱの出力値である標的出力値として出力するように構成される。
また好ましくは、量子ゲート５３は、観測部５４が補助出力値を０と観測した場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの第１の線形和Ｏ１との積を第１の標的出力値として出力する。一方、量子ゲート５３は、観測部５４が補助出力値を１と観測した場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの第２の線形和Ｏ２との積を第２の標的出力値として出力する。ここで第２の線形和Ｏ２は、第１の線形和Ｏ１のエルミート共役である。これについては、次節で具体的に詳述する。
更に好ましくは、量子ゲート５３は、観測部５４が補助出力値を０と観測した場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの線形和Ｏとの積を標準出力値として出力することで、任意の量子ビットの状態を出力するように構成される。これについては、次節で具体的に詳述する。
（量子位相推定部５５）
量子位相推定部５５は、第１及び第２の標的出力値に対して、量子位相推定を実行するように構成される。詳細は、同じく次節で説明する。
（特定部５６）
特定部５６は、量子ゲート５３の演算結果に基づいて、ユニタリ演算子Ｕの線形和Ｏを特定するように構成される。また、特定部５６は、ユニタリ演算子Ｕの線形和Ｏに依存する値や関数等を特定するように構成されてもよい。例えば、特定部５６は、量子位相推定部５５による量子位相推定の結果に基づいて、所定の関数を特定するように構成される。なお、ここで所定の関数の例としては、例えば、グリーン関数ＧＦ又は線形応答関数ＬＦである。
３．理論
本説では、前述した機能構成に関する量子力学的な理論について補足し、これに基づく量子計算方法について説明する。
３．１ パラメータ群｛θ｝の再帰的設定
前節の述べた通り、ユニタリ演算子Ｕの線形和Ｏを演算するために、設定部５１は、パラメータ群｛θ｝を再帰的に設定する。まず前提として、項数が２のｎ乗で規定されるユニタリ演算子Ｕの線形和Ｏについて、各係数ｃをｎ桁の２進数で表されるインデックスを用いて順に識別することとする。これを数１に示す。
続いて、各係数ｃに基づいて、パラメータ群｛θ｝を構成するパラメータθを規定する。ｃ＿λ（λは下付き添字で、０と１の数字列を表す）の位相因子をθ＿λと置く。（つまり、ｃ＿λ＝｜ｃ＿λ｜ｅｘｐ（ｉθ＿λ）。）以下では、ｃ＿λを｜ｃ＿λ｜ととり直し、ｃ＿λは正の実数とする。さらに、パラメータ群｛θ｝はｎ層から構成され、第ｋ層のパラメータ群｛θ｝は、２のｎ－ｋ乗個のパラメータθ＾（ｋ）を含むものである。ここでは数２に示されるように、各パラメータθ＾（ｋ）の正接が、特定の係数ｃの組の比に依存するように表されている。換言すると、設定部５１は、第ｋ層のパラメータ群｛θ｝に含まれるパラメータθ＾（ｋ）が各係数ｃのうち特定の１組の係数ｃの比に依存するように、パラメータθ＾（ｋ）を設定する。
ここで特定の１組の係数ｃは、インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数ｃである。例えば、第１層のパラメータ群｛θ｝に含まれるパラメータθについて、θ＾（１）＿｛０…００｝は、ｃ＿｛０…００１｝をｃ＿｛０…０００｝で割った値に依存し、これらの係数ｃは、小さい方から１番目（右端）以外の位の値が０で等しくなっている。また、第２層のパラメータ群｛θ｝に含まれるパラメータθについて、θ＾（２）＿｛０…００｝は、ｃ＿｛０…０１０｝をｃ＿｛０…０００｝で割った値に依存し、これらの係数ｃは、小さい方から２番目以外の位の値が０で等しくなっている（後の数３参照）。
図４は、パラメータ群｛θ｝の処理を示す回路図である。図４におけるｊはｊ＝ｋ＋１として考えてよい。Ｈはアダマール変換を実行するアダマールゲートである。Ｒはブロッホ球の回転演算子であり、Ｒｙ（－２θ）＝ｅｘｐ（ｉθσｙ）で表される。Ｕはユニタリ変換を実行するユニタリ演算子である。黒丸は、制御ビットの入力値が１のときには、対応する標的ビットの値（ここでは一般的な意味）に所定の演算を実行させ、制御ビットの入力値が０のときには、対応する標的ビットの値を操作しない。白丸は、制御ビットの入力値が０のときには、対応する標的ビットの値に所定の演算を実行させ、制御ビットの入力値が１のときには、対応する標的ビットの値を操作しない。第１層目のパラメータθ＾（１）に係る係数ｃは、ゲート操作として捉えると、等価回路５３２ａによって表される。第２層目以降のパラメータθ＾（ｋ）に係る係数ｃは、ゲート操作として捉えると、１つ下の層のパラメータθ＾（ｋ－１）に係る係数ｃを用いて表される。具体的には、数３のように規定される。
数３に関連して、第ｋ層のパラメータ群｛θ｝に含まれるパラメータθをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、設定部５１は、第ｋ層のパラメータ群｛θ｝に含まれる第１のパラメータθ＾（ｋ）が第ｋ－１層のパラメータ群｛θ｝に含まれる特定の１組の第２のパラメータθ＾（ｋ－１）の余弦の比に依存するように、パラメータθを設定するように構成される。ここで特定の１組の第２のパラメータθ＾（ｋ－１）は、第１のパラメータθ＾（ｋ）のインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータθである。
このようなパラメータ群｛θ｝の設定は、数４のように表される。
さらに、これを再帰的に展開していくと、補助ビットＡＱの補助出力値がすべて０と観測されたとき、数５のように表されることとなる。
つまり、第ｋ層目のユニタリ変換が、第ｋ－１層目のユニタリ変換によって再帰的に表されていることとなる。より具体的には、第ｋ層目のユニタリ変換は、次のように決定する。図４を参照すると、まず、補助ビットＡＱ０～補助ビットＡＱ（ｋ－１）をそれぞれ入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ（ｋ－１）が０の場合に、補助ビットＡＱ０～補助ビットＡＱ（ｋ－２）とｍ個の標的ビットに対して第ｋ―１層目の第１のユニタリ変換が実行される。続いて、補助ビットＡＱ（ｋ－１）が１の場合に、補助ビットＡＱ０～補助ビットＡＱ（ｋ－２）とｍ個の標的ビットに対して第ｋ－１層目の第２のユニタリ変換が実行される。ここで、第１のユニタリ変換と、第２のユニタリ変換とでは、インデックスの最後が０又は１で異なり、それ以外の位の値が等しい演算子が用いられる。最後に、補助ビットＡＱ（ｋ－１）に対してθ＾（ｋ）の回転演算子Ｒｙによる回転変換が実行される。
換言すると、量子ゲート５３は、ｎ層の制御ユニタリゲートを含む。第ｋ（２≦ｋ≦ｎ）層目の制御ユニタリゲートは、１個の制御ビットと、ｋ－１個の被制御ビットとｍ個の標的ビットとを入力させる。第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備える。第１の制御ユニタリゲートは、制御ビットの値が０の場合、被制御ビットの値と標的ビットを操作するように構成される。第２の制御ユニタリゲートは、制御ビットの値が１の場合、被制御ビットと標的ビットの値を操作するように構成される。回転変換ゲートは、制御ビットに作用させる。
３．２ 簡易なモデルでの解説
続いて、図５を参照しながらｎ＝２の場合について考える。図５は、ｎ＝２のときのパラメータ群｛θ｝の処理を示す回路図である。図５に含まれる４つのユニタリ演算子Ｕの線形和Ｏは、数６に示される。
図５に示されるように、この量子ゲート５３ａは、２つの補助ビットＡＱと、ｍ個の標的ビットＴＱとからなる。この量子回路において、パラメータ群｛θ｝は、第１層のパラメータ群｛θ｝と、第２層のパラメータ群｛θ｝とを含んでいる。第１層のパラメータ群｛θ｝は、θ＾（１）＿｛０｝とθ＾（１）＿｛１｝とを含む。そして、θ＾（１）＿｛０｝の正接がｃ＿｛０１｝をｃ＿｛００｝で割った値で規定される。θ＾（１）＿｛１｝の正接がｃ＿｛１１｝をｃ＿｛１０｝で割った値で規定される。第２層のパラメータ群｛θ｝は、θ＾（２）を含み、インデックスは無しとなる。そして、θ＾（２｝の正接とθ＾（１）＿｛０｝及びθ＾（１）＿｛１｝の余弦の比との積が、ｃ＿｛１０｝をｃ＿｛００｝で割った値で規定される。すなわち、数７に示されるように、第２層のパラメータ群｛θ｝に含まれるθ＾（２）が第１層のパラメータ群｛θ｝に含まれるθ＾（１）＿｛０｝とθ＾（１）＿｛１｝とによって再帰的に設定されている。
このような量子回路において、２つの補助ビットＡＱにおける補助出力値がすべて０と観測された場合に、標的ビットＴＱにおける標的出力値が、標的ビットＴＱの入力値と数６に示されるユニタリ演算子Ｕの線形和Ｏとの積となる。
より具体的には、図５を参照すると、まず、補助ビットＡＱ０及び補助ビットＡＱ１をそれぞれ入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ１が０且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛００｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が０且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛０１｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が０の場合に、補助ビットＡＱ０に対してθ＾（１）＿０の回転演算子Ｒｙによる回転変換が実行される。
続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１０｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１１｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が１の場合に、補助ビットＡＱ０に対してθ＾（１）＿１の回転演算子Ｒｙによる回転変換が実行される。
最後に、補助ビットＡＱ１に対してθ＾（２）の回転演算子Ｒｙによる回転変換が実行される。
以上をまとめると、この量子計算方法は、設定ステップと、演算ステップと、特定ステップとを備える。設定ステップでは、項数が２のｎ乗で規定されるユニタリ演算子Ｕの線形和Ｏにおける各係数に基づいて、ｎ層のパラメータ群｛θ｝を設定する。演算ステップでは、ｎ層のパラメータ群｛θ｝に含まれるパラメータθに基づいて、各ビットに入力された入力値に対して所定の演算を実行する。特定ステップでは、演算ステップでの演算結果に基づいて、ユニタリ演算子Ｕの線形和Ｏを特定する。
好ましくは、この量子計算方法は、観測ステップをさらに備える。観測ステップでは、量子ゲート５３におけるｎ個の補助ビットＡＱの出力値である補助出力値を観測する。演算ステップでは、観測ステップで観測された補助出力値がすべて０の場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの線形和Ｏとの積を標的ビットＴＱの出力値である標的出力値として出力する。
３．３ グリーン関数ＧＦの導出への応用
前述のユニタリ演算子Ｕの線形和Ｏを導出が可能となることで、ユニタリ演算子Ｕの線形和Ｏに依存する値や関数等を特定することができる。ここでは、グリーン関数ＧＦを例に説明する。グリーン関数ＧＦが求まると、準粒子バンド構造（軌道エネルギー）を計算することが可能となる。グリーン関数を計算するには電子の生成演算子ａ＋（ここでの「＋」はダガー）及び消滅演算子ａが基底電子状態に作用した状態を準備しなければいけない。図６は、グリーン関数ＧＦの対角成分・非対角成分を導出する回路図である。
グリーン関数ＧＦは、数８で定義される。
数８における第１項は、電子パートであり、第２項は、正孔パートである。さらに、第１項の電子パートは、数９のように表され、第２項の正孔パートは、数１０のように表される。

特に数９におけるａ＋及び数１０におけるａは、それぞれ電子の生成演算子及び消滅演算子である。量子コンピュータでは、上記の定義式をそのまま計算することができない。具体的には、数１１に示される基底状態の波動関数を計算することはできたとしても、この波動関数と生成演算子ａ＋との積である数１２又は消滅演算子ａとの積である数１３の状態を現実的な計算時間で計算することが困難である。


電子の生成演算子ａ＋は、電子の消滅演算子ａのエルミート共役であるため、これらの和や差をとることで、数１４に示されるようなユニタリ演算子Ｕを定義することができる。
これを生成演算子ａ＋及び消滅演算子ａについて解くと、生成演算子ａ＋及び消滅演算子ａは、ユニタリ演算子Ｕの線形和Ｏとしてそれぞれ表される。換言すると、第１の線形和Ｏ１は、所定の関数（グリーン関数ＧＦ）における電子の消滅演算子ａであり、第２の線形和Ｏ２は、所定の関数における電子の生成演算子ａ＋である。
すなわち、前述の量子ゲート５３を応用することで、電子の生成演算子ａ＋と、電子の消滅演算子ａとを導出することができる。具体的には、対角成分については量子ゲート５３ｂを、非対角成分については量子ゲート５３ｃをそれぞれ規定することが好ましい。特に対角成分は、数１６のように表される。
つまり、補助ビットＡＱの補助出力値が０と観測された場合は、標的ビットＴＱの入力値（数１１に示される波動関数）と電子の消滅演算子ａとの積（数１３）が出力され（第１の標的出力値）、補助ビットＡＱの補助出力値が１と観測された場合は、標的ビットＴＱの入力値（数１１）と電子の生成演算子ａ＋との積（数１２）が出力されることとなる（第２の標的出力値）。すなわち、ここでは補助ビットＡＱの補助出力値が０，１どちらであっても、グリーン関数ＧＦの導出に有益な値が標的出力値として出力される。
さらに、得られた数１２及び数１３に対して、ユニタリ行列の固有値を量子計算するアルゴリズムである量子位相推定を適用することで、数９及び数１０に表される、グリーン関数ＧＦの各パートを導出することができる。さらに、グリーン関数ＧＦに対して数１７を適用することで、図７に示されるような準粒子スペクトルを得ることができる。図７は、Ｈ＿２Ｏ分子の準粒子スペクトルの計算結果を示すグラフである。
以上をまとめると、好ましくは、この量子計算方法において、演算ステップでは、観測ステップで補助出力値を０と観測した場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの第１の線形和Ｏ１との積を第１の標的出力値として出力する。演算ステップでは、観測ステップで補助出力値を１と観測した場合に、標的ビットＴＱの入力値とユニタリ演算子Ｕの第２の線形和Ｏ２との積を第２の標的出力値として出力する。
さらに好ましくは、この量子計算方法は、量子位相推定ステップをさらに備える。量子位相推定ステップでは、第１及び第２の標的出力値に対して、量子位相推定を実行する。特定ステップでは、量子位相推定の結果に基づいて、所定の関数を特定する。
より具体的には、図６の量子ゲート５３ｂ（対角成分）を参照すると、まず、補助ビットＡＱ０を入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ０が０の場合に、ユニタリ演算子Ｕ＿｛０ｍ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ０が１の場合に、ユニタリ演算子Ｕ＿｛１ｍ｝によるユニタリ変換が実行される。その後、補助ビットＡＱ０に対して再度アダマールゲートを通じて、出力値の観測が実行される。
図６の量子ゲート５３ｃ（非対角成分）を参照すると、まず、補助ビットＡＱ０及び補助ビットＡＱ１をそれぞれ入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ１が０且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛０ｍ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が０且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１ｍ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１に対して位相π／４の回転変換が実行される。
続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛０ｍ’｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１ｍ’｝によるユニタリ変換が実行される。
その後、補助ビットＡＱ１及び補助ビットＡＱ０に対して再度アダマールゲートを通じて、出力値の観測が実行される。
３．４ 線形応答関数ＬＦの導出への応用
続いて、材料計算において頻用される線形応答関数ＬＦを例に説明する。図８は、線形応答関数ＬＦの電子密度演算子ｎを導出する回路図である。図９は、線形応答関数ＬＦのスピン密度演算子ｓを導出する回路図である。
線形応答関数ＬＦは、スピンスピン応答関数ＬＦ１（数１８）と、電荷電荷応答関数ＬＦ２（数１９）と、電荷スピン応答関数ＬＦ３（数２０）とを含む。


また、電子密度演算子ｎと、スピン密度演算子ｓとが、数２１のように表される。
ここでは、電荷電荷応答関数ＬＦ２を例にとってさらに説明する。前述のグリーン関数ＧＦ同様、電子の生成演算子ａ＋と、電子の消滅演算子ａを、数２２に示されるように、ユニタリ演算子Ｕの線形和Ｏで表すことができる。
ここで、数２３に示されるようなユニタリ演算子Ｕを新たに定義する。
数２３を用いると、電子密度演算子ｎは、数２４のように表すことができる。
このようなユニタリ演算子Ｕの線形和Ｏを計算するための量子ゲート５３が図８に示される。具体的には、対角成分については量子ゲート５３ｄを、非対角成分については量子ゲート５３ｅをそれぞれ規定することが好ましい。特に対角成分は、数２５のように表される。
さらに、グリーン関数ＧＦを求める際と同様に、量子位相推定を適用することで、電荷電荷応答関数ＬＦ２（数１９）を導出することができる。さらに、数２６の適用をすることで、光吸収スペクトルを得ることができる。
もちろん、スピン密度演算子ｓもユニタリ演算子Ｕの線形和Ｏで表すことができるため、電子密度演算子ｎの場合と同様に量子計算をすることで、スピンスピン応答関数ＬＦ１を導出することができる。
より具体的には、図８の量子ゲート５３ｄ（対角成分）を参照すると、まず、補助ビットＡＱ０及び補助ビットＡＱ１をそれぞれ入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ１が０且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛００σ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が０且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛０１σ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が０の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１０σ｝によるユニタリ変換が実行される。続いて、補助ビットＡＱ１が１且つ補助ビットＡＱ０が１の場合に、標的ビットＴＱに対してユニタリ演算子Ｕ＿｛１１σ｝によるユニタリ変換が実行される。
その後、補助ビットＡＱ１及び補助ビットＡＱ０に対して再度アダマールゲートを通じて、出力値の観測が実行される。
図８の量子ゲート５３ｅ（非対角成分）を参照すると、まず、補助ビットＡＱ０～補助ビットＡＱ２をそれぞれ入力値０とし、アダマールゲートを通じて、０と１とが基底として重ね合わさった初期化状態を実現する。次に、補助ビットＡＱ２が０の場合に、補助ビットＡＱ０、補助ビットＡＱ１及び標的ビットＴＱに対して第１のユニタリ変換が実行される。続いて、補助ビットＡＱ２が１の場合に、補助ビットＡＱ０、補助ビットＡＱ１及び標的ビットＴＱに対して第２のユニタリ変換が実行される。続いて、補助ビットＡＱ２に対して位相π／４の回転変換が実行される。
その後、補助ビットＡＱ０～補助ビットＡＱ２に対して再度アダマールゲートを通じて、出力値の観測が実行される。
なお、スピンスピン応答関数ＬＦ１を導出する際に用いられる量子ゲート５３は、図９を参照されたい。具体的には、対角成分については量子ゲート５３ｆを、非対角成分については量子ゲート５３ｇをそれぞれ規定している。さらに、電子密度演算子ｎ及びスピン密度演算子ｓによって電荷スピン応答関数ＬＦ３を導出することができる。また、このような線形応答関数ＬＦを用いることで、図１０に示されるような光吸収スペクトルを求めることができる。図１０は、Ｃ＿２分子の光吸収スペクトルの計算結果を示すグラフである。
本節において説明したこのような量子計算方法によれば、ユニタリ演算子の線形和を量子的に計算することができるため、ユニタリ演算子の線形和を含む物理量や物理的関数を古典アルゴリズムに代えて計算することができる。すなわち、古典アルゴリズムを用いる従来技術よりも高速に、ユニタリ演算子の線形和やこれを含む物理量や物理的関数を計算することができる。
３．５ オラクルの作成
ｎ量子ビットを用いることにより、２＾ｎ個の互いに異なる状態の線形結合をとることができる。ｎ量子ビットの状態は、２＾ｎ個の自由度を指定して初めて特定することができるものである。換言すると、ｎ量子ビットの状態は、２＾ｎ個の情報を１度に保持しているともいえる。
ｎ量子ビットにおいて、各量子ビットは０と１の重ね合わせ状態（同時にとる）ことができる。ｎ量子ビットの状態は、各々の量子ビットが０と１の２通りの状態を取り得ることから、２＾ｎ個の状態の重ね合わせ状態として表すことができる。また、それぞれの状態の重みを表す２＾ｎ個の係数は一般に複素数である。２＾ｎ個の係数を任意に制御する方法は、オラクルと呼ばれ、量子テクノロジーにおいて重要な要素技術となっている。
ここでは、前述のユニタリ演算子Ｕの線形和Ｏを利用することにより、オラクルを実現できることを示す。数２７に示すように、一般にｎ量子ビットの状態は２＾ｎ個の状態の線形結合として表現することができる。その係数をｃとする。
続いて、演算子を用いて数２７を数２８のように式変形する。
ここで数２８における演算子｛Ｕ＿λ｝（λは０と１がｎ個並んだ数字列）は、数２９のように定義される。つまり、ある量子ビット列αの状態に対して作用し、λという量子ビット列の状態に変換するユニタリ演算子として定義される。
ここで、数２８は、オラクルがユニタリ演算子｛Ｕ＿λ｝の線形結合として書けることを意味している。つまり、前述のユニタリ演算子Ｕの線形和Ｏに係る和の公式を利用することにより、任意のオラクルを作成できることを意味している。
例として、ある状態αとして、すべての量子ビットが０である状態を考える。つまり、オラクルは数３０のように表すことができる。ここで、演算子｛Ｕ＿λ｝は、具体的に、図１１に示される形で、量子回路を構成することができる。図１１は、オラクルに係り、各種量子回路の一例を示している。
つまり、ｎ量子ビットの内、０から１に変換したい量子ビットにＸゲート操作（ｘ軸方向回転のパウリ行列）を作用させる量子回路である。Ｘゲート操作は０をインプットすると１を、１をインプットすると０を返すゲート操作である。演算子｛Ｕ＿λ｝はＸゲート操作を組み合わせることにより、具体的に書き下すことができる。
これら、演算子｛Ｕ＿λ｝の具達的な量子回路表現を与えたところで、和の公式を利用することにより、実際に任意のオラクルを作成することができる。
４．その他
本節では、量子計算機１の変形例について説明する。すなわち、次のような態様によって、本実施形態に係る量子計算機１をさらに創意工夫してもよい。
（１）コンピュータを量子計算機１として機能させるプログラムを実施してもよい。
（２）量子ゲート５３を量子回路として単独で実施してもよい。
次に記載の各態様で提供されてもよい。
前記量子計算機において、第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、もの。
前記量子計算機において、前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記設定部は、前記第ｋ層のパラメータ群に含まれるパラメータが前記各係数のうち特定の１組の係数の比に依存するように、前記パラメータを設定するように構成され、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、もの。
前記量子計算機において、前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記設定部は、前記第ｋ層のパラメータ群に含まれる第１のパラメータが前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように、前記パラメータを設定するように構成され、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、もの。
前記量子計算機において、前記量子ゲートは、ｎ層の制御ユニタリゲートを含み、第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、１個の制御ビットと、ｋ－１個の被制御ビットとを入力させ、第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、前記回転変換ゲートは、前記制御ビットに作用させる、もの。
前記量子計算機において、ｎ＝２である、もの。
前記量子計算機において、観測部をさらに備え、前記観測部は、前記量子ゲートにおける前記ｎ個の補助ビットの出力値である補助出力値を観測するように構成され、前記量子ゲートは、前記観測部によって観測された前記補助出力値がすべて０の場合に、前記標的ビットの入力値と前記ユニタリ演算子の線形和との積を前記標的ビットの出力値である標的出力値として出力するように構成される、もの。
前記量子計算機において、前記量子ゲートは、前記観測部が前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第１の線形和との積を第１の標的出力値として出力し、前記観測部が前記補助出力値を１と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第２の線形和との積を第２の標的出力値として出力するように構成され、ここで前記第２の線形和は、前記第１の線形和のエルミート共役である、もの。
前記量子計算機において、前記第１の線形和は、所定の関数における電子の消滅演算子であり、前記第２の線形和は、前記所定の関数における電子の生成演算子であり、ここで前記所定の関数は、グリーン関数又は線形応答関数であり、量子位相推定部をさらに備え、前記量子位相推定部は、前記第１及び第２の標的出力値に対して、量子位相推定を実行するように構成され、前記特定部は、前記量子位相推定の結果に基づいて、前記所定の関数を特定するように構成される、もの。
前記量子計算機において、前記量子ゲートは、前記観測部が前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の線形和との積を標準出力値として出力することで、任意の前記量子ビットの状態を出力するように構成される、もの。
プログラムであって、コンピュータを前記量子計算機として機能させる、もの。
量子計算方法であって、設定ステップと、演算ステップと、特定ステップとを備え、前記設定ステップでは、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて、ｎ層のパラメータ群を設定し、ここで第ｋ（２≦ｋ≦ｎ）層のパラメータ群は、第ｋ－１層のパラメータ群に基づいて再帰的に設定され、前記演算ステップでは、前記ｎ層のパラメータ群に含まれるパラメータに基づいて、各ビットに入力された入力値に対して所定の演算を実行し、ここで前記各ビットは、ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、前記特定ステップでは、前記演算ステップでの演算結果に基づいて、前記ユニタリ演算子の線形和を特定する、方法。
前記量子計算方法において、第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、方法。
前記量子計算方法において、前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記設定ステップでは、前記第ｋ層のパラメータ群に含まれるパラメータが前記各係数のうち特定の１組の係数の比に依存するように、前記パラメータを設定し、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、方法。
前記量子計算方法において、前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記設定ステップでは、前記第ｋ層のパラメータ群に含まれる第１のパラメータが前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように、前記パラメータを設定し、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、方法。
前記量子計算方法において、前記演算ステップは、ｎ層の制御ユニタリゲートからなるゲート操作を含み、第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、１個の制御ビットと、ｋ－１個の被制御ビットとを入力させ、第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、前記回転変換ゲートは、前記制御ビットに作用させる、方法。
前記量子計算方法において、ｎ＝２である、方法。
前記量子計算方法において、観測ステップをさらに備え、前記観測ステップでは、前記量子ゲートにおける前記ｎ個の補助ビットの出力値である補助出力値を観測し、前記演算ステップでは、前記観測ステップで観測された前記補助出力値がすべて０の場合に、前記標的ビットの入力値と前記ユニタリ演算子の線形和との積を前記標的ビットの出力値である標的出力値として出力する、方法。
前記量子計算方法において、前記演算ステップでは、前記観測ステップで前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第１の線形和との積を第１の標的出力値として出力し、前記観測ステップで前記補助出力値を１と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第２の線形和との積を第２の標的出力値として出力し、ここで前記第２の線形和は、前記第１の線形和のエルミート共役である、方法。
前記量子計算方法において、前記第１の線形和は、所定の関数における電子の消滅演算子であり、前記第２の線形和は、前記所定の関数における電子の生成演算子であり、ここで前記所定の関数は、グリーン関数又は線形応答関数であり、量子位相推定ステップをさらに備え、前記量子位相推定ステップでは、前記第１及び第２の標的出力値に対して、量子位相推定を実行し、前記特定ステップでは、前記量子位相推定の結果に基づいて、前記所定の関数を特定する、方法。
前記量子計算方法において、前記演算ステップでは、前記観測ステップで前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の線形和との積を標的出力値として出力することで、任意の前記量子ビットの状態を出力する、方法。
量子回路であって、入力部と、演算部と、標的ビット出力部とを備え、前記入力部は、ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、前記演算部は、ｎ層のパラメータ群に含まれるパラメータに基づいて、前記入力部より入力された入力値に対して所定の演算を実行するように構成され、ここで前記ｎ層のパラメータ群は、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて決定され、且つ第ｋ（２≦ｋ≦ｎ）層のパラメータ群が第ｋ－１層のパラメータ群に基づいて再帰的に決定され、前記標的ビット出力部は、前記標的ビットに入力された入力値と前記ユニタリ演算子の線形和との積を出力するように構成される、もの。
前記量子回路において、第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、もの。
前記量子回路において、前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記第ｋ層のパラメータ群に含まれるパラメータは、前記各係数のうち特定の１組の係数の比に依存するように決定され、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、もの。
前記量子回路において、前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、前記第ｋ層のパラメータ群に含まれる第１のパラメータは、前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように決定され、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、もの。
前記量子回路において、前記演算部は、ｎ層の制御ユニタリゲートを含み、第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、１個の制御ビットと、ｋ－１個の被制御ビットとを入力させ、第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、前記回転変換ゲートは、前記制御ビットに作用させる、もの。
前記量子回路において、ｎ＝２である、もの。
前記量子回路において、前記標的ビット出力部は、前記ｎ個の補助ビットの出力値の観測結果がすべて０の場合に、前記積を出力するように構成される、もの。
前記量子回路において、前記標的ビット出力部は、前記ｎ個の補助ビットの出力値がすべて０と観測した場合に、任意の前記量子ビットの状態を出力するように、前記標的ビットの入力値とユニタリ演算子の線形和との積を標的出力値とするように構成される、もの。
もちろん、この限りではない。
最後に、本発明に係る種々の実施形態を説明したが、これらは、例として提示したものであり、発明の範囲を限定することは意図していない。当該新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。当該実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ ：量子計算機
２ ：通信バス
３ ：通信部
４ ：記憶部
５ ：制御部
５１ ：設定部
５２ ：処理部
５３ ：量子ゲート
５３ａ ：量子ゲート
５３ｂ ：量子ゲート
５３ｃ ：量子ゲート
５３ｄ ：量子ゲート
５３ｅ ：量子ゲート
５３ｆ ：量子ゲート
５３ｇ ：量子ゲート
５３１ ：入力部
５３２ ：演算部
５３２ａ ：等価回路
５３３ ：出力部
５３３ａ ：標的ビット出力部
５４ ：観測部
５５ ：量子位相推定部
５６ ：特定部
６ ：表示部
７ ：入力部
ＡＱ ：補助ビット
ＧＦ ：グリーン関数
ＬＦ ：線形応答関数
ＬＦ１ ：スピンスピン応答関数
ＬＦ２ ：電荷電荷応答関数
ＬＦ３ ：電荷スピン応答関数
Ｏ ：線形和
Ｏ１ ：第１の線形和
Ｏ２ ：第２の線形和
ＴＱ ：標的ビット
Ｕ ：ユニタリ演算子
ａ ：電子の消滅演算子
ａ＋ ：電子の生成演算子
ｃ ：係数
ｎ ：電子密度演算子
ｓ ：スピン密度演算子
θ ：パラメータ

Claims (29)

  1. 量子計算機であって、
    設定部と、量子ゲートと、特定部とを備え、
    前記設定部は、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて、ｎ層のパラメータ群を設定するように構成され、ここで第ｋ（２≦ｋ≦ｎ）層のパラメータ群は、第ｋ－１層のパラメータ群に基づいて再帰的に設定され、
    前記量子ゲートは、
    ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、
    前記ｎ層のパラメータ群に含まれるパラメータに基づいて、前記各ビットに入力された入力値に対して所定の演算を実行するように構成され、
    前記特定部は、前記量子ゲートの演算結果に基づいて、前記ユニタリ演算子の線形和を特定するように構成される、
    もの。
  2. 請求項１に記載の量子計算機において、
    第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、
    もの。
  3. 請求項２に記載の量子計算機において、
    前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記設定部は、前記第ｋ層のパラメータ群に含まれるパラメータが前記各係数のうち特定の１組の係数の比に依存するように、前記パラメータを設定するように構成され、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、
    もの。
  4. 請求項３に記載の量子計算機において、
    前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記設定部は、前記第ｋ層のパラメータ群に含まれる第１のパラメータが前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように、前記パラメータを設定するように構成され、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、
    もの。
  5. 請求項１～請求項４の何れか１つに記載の量子計算機において、
    前記量子ゲートは、ｎ層の制御ユニタリゲートを含み、
    第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、
    １個の制御ビットと、ｋ－１個の被制御ビットとｍ個の標的ビットとを入力させ、
    第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、
    前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、
    前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、
    前記回転変換ゲートは、前記制御ビットに作用させる、
    もの。
  6. 請求項５に記載の量子計算機において、
    ｎ＝２である、
    もの。
  7. 請求項１～請求項６の何れか１つに記載の量子計算機において、
    観測部をさらに備え、
    前記観測部は、前記量子ゲートにおける前記ｎ個の補助ビットの出力値である補助出力値を観測するように構成され、
    前記量子ゲートは、前記観測部によって観測された前記補助出力値がすべて０の場合に、前記標的ビットの入力値と前記ユニタリ演算子の線形和との積を前記標的ビットの出力値である標的出力値として出力するように構成される、
    もの。
  8. 請求項７に記載の量子計算機において、
    前記量子ゲートは、
    前記観測部が前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第１の線形和との積を第１の標的出力値として出力し、
    前記観測部が前記補助出力値を１と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第２の線形和との積を第２の標的出力値として出力するように構成され、ここで前記第２の線形和は、前記第１の線形和のエルミート共役である、
    もの。
  9. 請求項８に記載の量子計算機において、
    前記第１の線形和は、所定の関数における電子の消滅演算子であり、前記第２の線形和は、前記所定の関数における電子の生成演算子であり、ここで前記所定の関数は、グリーン関数又は線形応答関数であり、
    量子位相推定部をさらに備え、
    前記量子位相推定部は、前記第１及び第２の標的出力値に対して、量子位相推定を実行するように構成され、
    前記特定部は、前記量子位相推定の結果に基づいて、前記所定の関数を特定するように構成される、
    もの。
  10. 請求項７に記載の量子計算機において、
    前記量子ゲートは、前記観測部が前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の線形和との積を標準出力値として出力することで、任意の前記量子ビットの状態を出力するように構成される、
    もの。
  11. プログラムであって、
    コンピュータを請求項１～請求項１０の何れか１つに記載の量子計算機として機能させる、
    もの。
  12. 量子計算方法であって、
    設定ステップと、演算ステップと、特定ステップとを備え、
    前記設定ステップでは、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて、ｎ層のパラメータ群を設定し、ここで第ｋ（２≦ｋ≦ｎ）層のパラメータ群は、第ｋ－１層のパラメータ群に基づいて再帰的に設定され、
    前記演算ステップでは、前記ｎ層のパラメータ群に含まれるパラメータに基づいて、各ビットに入力された入力値に対して所定の演算を実行し、ここで前記各ビットは、ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、
    前記特定ステップでは、前記演算ステップでの演算結果に基づいて、前記ユニタリ演算子の線形和を特定する、
    方法。
  13. 請求項１２に記載の量子計算方法において、
    第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、
    方法。
  14. 請求項１３に記載の量子計算方法において、
    前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記設定ステップでは、前記第ｋ層のパラメータ群に含まれるパラメータが前記各係数のうち特定の１組の係数の比に依存するように、前記パラメータを設定し、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、
    方法。
  15. 請求項１４に記載の量子計算方法において、
    前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記設定ステップでは、前記第ｋ層のパラメータ群に含まれる第１のパラメータが前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように、前記パラメータを設定し、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、
    方法。
  16. 請求項１２～請求項１５の何れか１つに記載の量子計算方法において、
    前記演算ステップは、ｎ層の制御ユニタリゲートからなるゲート操作を含み、
    第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、
    １個の制御ビットと、ｋ－１個の被制御ビットとｍ個の標的ビットとを入力させ、
    第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、
    前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、
    前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、
    前記回転変換ゲートは、前記制御ビットに作用させる、
    方法。
  17. 請求項１６に記載の量子計算方法において、
    ｎ＝２である、
    方法。
  18. 請求項１２～請求項１７の何れか１つに記載の量子計算方法において、
    観測ステップをさらに備え、
    前記観測ステップでは、前記量子ゲートにおける前記ｎ個の補助ビットの出力値である補助出力値を観測し、
    前記演算ステップでは、前記観測ステップで観測された前記補助出力値がすべて０の場合に、前記標的ビットの入力値と前記ユニタリ演算子の線形和との積を前記標的ビットの出力値である標的出力値として出力する、
    方法。
  19. 請求項１８に記載の量子計算方法において、
    前記演算ステップでは、
    前記観測ステップで前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第１の線形和との積を第１の標的出力値として出力し、
    前記観測ステップで前記補助出力値を１と観測した場合に、前記標的ビットの入力値とユニタリ演算子の第２の線形和との積を第２の標的出力値として出力し、ここで前記第２の線形和は、前記第１の線形和のエルミート共役である、
    方法。
  20. 請求項１９に記載の量子計算方法において、
    前記第１の線形和は、所定の関数における電子の消滅演算子であり、前記第２の線形和は、前記所定の関数における電子の生成演算子であり、ここで前記所定の関数は、グリーン関数又は線形応答関数であり、
    量子位相推定ステップをさらに備え、
    前記量子位相推定ステップでは、前記第１及び第２の標的出力値に対して、量子位相推定を実行し、
    前記特定ステップでは、前記量子位相推定の結果に基づいて、前記所定の関数を特定する、
    方法。
  21. 請求項１８に記載の量子計算方法において、
    前記演算ステップでは、前記観測ステップで前記補助出力値を０と観測した場合に、前記標的ビットの入力値とユニタリ演算子の線形和との積を標的出力値として出力することで、任意の前記量子ビットの状態を出力する、
    方法。
  22. 量子回路であって、
    入力部と、演算部と、標的ビット出力部とを備え、
    前記入力部は、ｎ個の補助ビットとｍ個の標的ビットとを含むｎ＋ｍ個のビットで構成され、
    前記演算部は、ｎ層のパラメータ群に含まれるパラメータに基づいて、前記入力部より入力された入力値に対して所定の演算を実行するように構成され、ここで前記ｎ層のパラメータ群は、項数が２のｎ乗で規定されるユニタリ演算子の線形和における各係数に基づいて決定され、且つ第ｋ（２≦ｋ≦ｎ）層のパラメータ群が第ｋ－１層のパラメータ群に基づいて再帰的に決定され、
    前記標的ビット出力部は、前記標的ビットに入力された入力値と前記ユニタリ演算子の線形和との積を出力するように構成される、
    もの。
  23. 請求項２２に記載の量子回路において、
    第ｋ層のパラメータ群は、２のｎ－ｋ乗個のパラメータを含む、
    もの。
  24. 請求項２３に記載の量子回路において、
    前記ユニタリ演算子の線形和における各係数をｎ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記第ｋ層のパラメータ群に含まれるパラメータは、前記各係数のうち特定の１組の係数の比に依存するように決定され、ここで前記特定の１組の係数は、前記インデックスの小さい方からｋ番目の位の値が異なり且つこれ以外の位の値が等しい２つの係数である、
    もの。
  25. 請求項２４に記載の量子回路において、
    前記第ｋ層のパラメータ群に含まれるパラメータをｎ－ｋ桁の２進数で表されるインデックスを用いて順に識別することとすると、
    前記第ｋ層のパラメータ群に含まれる第１のパラメータは、前記第ｋ－１層のパラメータ群に含まれる特定の１組の第２のパラメータの余弦の比に依存するように決定され、ここで前記特定の１組の第２のパラメータは、前記第１のパラメータのインデックスの末尾に０及び１をそれぞれ追加したインデックスを有する２つのパラメータである、
    もの。
  26. 請求項２２～請求項２５の何れか１つに記載の量子回路において、
    前記演算部は、ｎ層の制御ユニタリゲートを含み、
    第ｋ（２≦ｋ≦ｎ）層目の前記制御ユニタリゲートは、
    １個の制御ビットと、ｋ－１個の被制御ビットとｍ個の標的ビットとを入力させ、
    第ｋ－１層目の第１及び第２の制御ユニタリゲートと、回転変換ゲートとを備え、
    前記第１の制御ユニタリゲートは、前記制御ビットの値が０の場合、前記被制御ビットの値を操作するように構成され、
    前記第２の制御ユニタリゲートは、前記制御ビットの値が１の場合、前記被制御ビットの値を操作するように構成され、
    前記回転変換ゲートは、前記制御ビットに作用させる、
    もの。
  27. 請求項２６に記載の量子回路において、
    ｎ＝２である、
    もの。
  28. 請求項２２～請求項２７の何れか１つに記載の量子回路において、
    前記標的ビット出力部は、前記ｎ個の補助ビットの出力値の観測結果がすべて０の場合に、前記積を出力するように構成される、
    もの。
  29. 請求項２２～請求項２８の何れか１つに記載の量子回路において、
    前記標的ビット出力部は、前記ｎ個の補助ビットの出力値がすべて０と観測した場合に、任意の前記量子ビットの状態を出力するように、前記標的ビットの入力値とユニタリ演算子の線形和との積を標的出力値とするように構成される、
    もの。
JP2020110658A 2020-06-26 2020-06-26 量子計算機、プログラム、量子計算方法及び量子回路 Active JP7450220B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020110658A JP7450220B2 (ja) 2020-06-26 2020-06-26 量子計算機、プログラム、量子計算方法及び量子回路
US17/350,091 US11574231B2 (en) 2020-06-26 2021-06-17 Quantum computer, non-transitory computer readable media storing program, quantum calculation method, and quantum circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020110658A JP7450220B2 (ja) 2020-06-26 2020-06-26 量子計算機、プログラム、量子計算方法及び量子回路

Publications (2)

Publication Number Publication Date
JP2022007590A JP2022007590A (ja) 2022-01-13
JP7450220B2 true JP7450220B2 (ja) 2024-03-15

Family

ID=79031054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020110658A Active JP7450220B2 (ja) 2020-06-26 2020-06-26 量子計算機、プログラム、量子計算方法及び量子回路

Country Status (2)

Country Link
US (1) US11574231B2 (ja)
JP (1) JP7450220B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114418108B (zh) * 2022-01-17 2022-10-18 北京百度网讯科技有限公司 酉算子编译方法、计算设备、装置及存储介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190220497A1 (en) 2018-01-18 2019-07-18 Microsoft Technology Licensing, Llc Phase arithmetic for quantum computation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6223838B2 (ja) 2014-01-16 2017-11-01 株式会社東芝 量子計算機及び量子計算方法
CN110692067A (zh) * 2017-06-02 2020-01-14 谷歌有限责任公司 量子神经网络
US20210374591A1 (en) * 2020-05-29 2021-12-02 Microsoft Technology Licensing, Llc Execution of n-qubit quantum gates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190220497A1 (en) 2018-01-18 2019-07-18 Microsoft Technology Licensing, Llc Phase arithmetic for quantum computation

Also Published As

Publication number Publication date
JP2022007590A (ja) 2022-01-13
US11574231B2 (en) 2023-02-07
US20210406754A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
Zulehner et al. Matrix-vector vs. matrix-matrix multiplication: Potential in DD-based simulation of quantum computations
O’Neill et al. Behavior of accelerated gradient methods near critical points of nonconvex functions
CN114091363B (zh) 基于量子算法的计算流体动力学模拟方法、装置及设备
Bonny et al. Emulation of high-performance correlation-based quantum clustering algorithm for two-dimensional data on FPGA
WO2023010684A1 (zh) 量子态制备电路生成方法、超导量子芯片
CN114037082A (zh) 量子计算任务处理方法、***及计算机设备
JP7450220B2 (ja) 量子計算機、プログラム、量子計算方法及び量子回路
Huang et al. Learning to learn variational quantum algorithm
Jaques et al. Leveraging state sparsity for more efficient quantum simulations
Thapliyal et al. Design of quantum computing circuits
EP4242936A1 (en) Reducing resources in quantum circuits
Lu et al. Quantum CFD simulations for heat transfer applications
Larasati et al. Simulation of modular exponentiation circuit for shor's algorithm in qiskit
Abellán et al. Simulating and executing circuits employing the quantum computing paradigm
JP2022188981A (ja) 量子コンピュータ及び量子コンピュータの量子状態制御方法
KR102658003B1 (ko) 효율성이 향상된 양자 가산기 및 가산 방법
Castagnoli et al. Quantum computation: from the sequential approach to simulated annealing
Schmidbauer et al. Polynomial Reduction Methods and their Impact on QAOA Circuits
Abdollahi et al. Reversible logic synthesis by quantum rotation gates
Crimmins et al. Quantum Array Multiplier
TWI826040B (zh) 量子電路設計方法及裝置
Pukhovsky et al. Developing a hardware approach to simulating quantum computing using an optimization algorithm
Albino et al. Solving partial differential equations on near-term quantum computers
Miller Quantum resource counts for operations constructed from an addition circuit
de Valk et al. Quantum state preparation for bell-shaped probability distributions using deconvolution methods

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20200716

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230522

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20230522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230522

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240226

R150 Certificate of patent or registration of utility model

Ref document number: 7450220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150