JP7445775B2 - 半導体構造及びその製造方法 - Google Patents
半導体構造及びその製造方法 Download PDFInfo
- Publication number
- JP7445775B2 JP7445775B2 JP2022549392A JP2022549392A JP7445775B2 JP 7445775 B2 JP7445775 B2 JP 7445775B2 JP 2022549392 A JP2022549392 A JP 2022549392A JP 2022549392 A JP2022549392 A JP 2022549392A JP 7445775 B2 JP7445775 B2 JP 7445775B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- region
- channel
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 762
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 239000000463 material Substances 0.000 claims description 118
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 92
- 238000000034 method Methods 0.000 claims description 91
- 230000015654 memory Effects 0.000 claims description 82
- 150000002500 ions Chemical class 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 27
- 150000001875 compounds Chemical class 0.000 claims description 26
- 238000001465 metallisation Methods 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 11
- 230000006870 function Effects 0.000 claims description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910017052 cobalt Inorganic materials 0.000 claims description 7
- 239000010941 cobalt Substances 0.000 claims description 7
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052738 indium Inorganic materials 0.000 claims description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 707
- 238000010586 diagram Methods 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 150000002484 inorganic compounds Chemical class 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 230000000877 morphologic effect Effects 0.000 description 4
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910021334 nickel silicide Inorganic materials 0.000 description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- PCLURTMBFDTLSK-UHFFFAOYSA-N nickel platinum Chemical compound [Ni].[Pt] PCLURTMBFDTLSK-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 phosphorus ion Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910021343 molybdenum disilicide Inorganic materials 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本願は、2021年7月9日に中国特許局に提出された、出願番号が202110777160.7であり、発明の名称が「半導体構造及びその製造方法」である中国特許出願の優先権を主張し、その内容の全てが引用により本願に組み込まれる。
[1]本開示の第1の態様によれば、
半導体構造であって、
ロジックデバイス領域及びメモリ領域を含む半導体ベースと、
ビットライン及び前記ビットラインと同じ層に配置された電気接触層であって、前記ビットラインは、前記メモリ領域の前記半導体ベース上に位置し、前記電気接触層は、前記ロジックデバイス領域の前記半導体ベース上に位置する、ビットライン及び前記ビットラインと同じ層に配置された電気接触層と、
前記ビットラインの表面上に位置する、第1半導体チャネルであって、前記半導体ベースから前記ビットラインへの方向に沿って、前記第1半導体チャネルは、順番に配列された第1ドーピング領域、第1チャネル領域、及び第2ドーピング領域を含み、前記第1ドーピング領域は、前記ビットラインと接触する、第1半導体チャネルと、
前記第1半導体チャネルと同じ層に配置され、且つ前記電気接触層の表面上に位置する、第2半導体チャネルであって、前記半導体ベースから前記電気接触層への方向に沿って、前記第2半導体チャネルは、順番に配列された第3ドーピング領域、第2チャネル領域、及び第4ドーピング領域を含み、前記第3ドーピング領域は、前記電気接触層と接触する、第2半導体チャネルと、
ワードライン及び前記ワードラインと同じ層に配置されたゲートであって、前記ワードラインは、前記第1チャネル領域を取り囲んで配置され、前記ゲートは、前記第2チャネル領域を取り囲んで配置される、ワードライン及び前記ワードラインと同じ層に配置されたゲートと、
前記第2ドーピング領域における前記第1チャネル領域から離れた側に位置し、且つ前記第2ドーピング領域と接触するキャパシタ構造と、
前記第4ドーピング領域における前記第2チャネル領域から離れた側に位置し、且つ前記第4ドーピング領域と接触する電気接続構造と、
前記ビットラインと前記ワードラインとの間に位置し、且つ前記ワードラインにおける前記半導体ベースから離れた側にも位置する誘電体層と、を含む。
[2]本開示の第2の態様によれば、本開示の第1の態様において、
前記半導体ベースは、
半導体基板と、
前記メモリ領域の前記半導体基板上に配置された第1半導体ウェル層であって、前記ビットラインは、前記第1半導体ウェル層における前記半導体基板から離れた表面に位置する、第1半導体ウェル層と、
前記ロジックデバイス領域の前記半導体基板上に配置された第2半導体ウェル層であって、前記電気接触層は、前記第2半導体ウェル層における前記半導体基板から離れた表面に位置する、第2半導体ウェル層と、を含む。
[3]本開示の第3の態様によれば、本開示の第2の態様において、
前記半導体基板上の前記第1半導体ウェル層の正投影は、前記半導体基板上の前記ビットラインの正投影と重なり合う。
[4]本開示の第4の態様によれば、本開示の第2の態様において、
前記ロジックデバイス領域は、NMOS領域及びPMOS領域を含み、前記ロジックデバイス領域の前記半導体ベースはさらに、隣接する前記第2半導体ウェル層の間、且つ隣接する前記電気接触層の間にも位置する分離構造を含む。
[5]本開示の第5の態様によれば、本開示の第1の態様において、
前記ビットラインと前記第1半導体チャネルは、同じ半導体元素を有し、前記ビットラインの抵抗率は、前記第1ドーピング領域の抵抗率より小さく、且つ前記電気接触層と前記第2半導体チャネルは、同じ半導体元素を有し、前記電気接触層の抵抗率は、前記第3ドーピング領域の抵抗率より小さい。
[6]本開示の第6の態様によれば、本開示の第5の態様において、
前記電気接触層の材料は、前記ビットラインの材料と同じである。
[7]本開示の第7の態様によれば、本開示の第6の態様において、
前記ビットラインの材料は、金属半導体化合物を含む。
[8]本開示の第8の態様によれば、本開示の第7の態様において、
前記半導体元素は、シリコン、炭素、ゲルマニウム、ヒ素、ガリウム、及びインジウムのうちの少なくとも1つを含み、前記金属半導体化合物の金属元素は、コバルト、ニッケル、モリブデン、チタン、タングステン、タンタル又は白金のうちの少なくとも1つを含む。
[9]本開示の第9の態様によれば、本開示の第7の態様において、
前記第2ドーピング領域は、前記キャパシタ構造と接触する第1金属接触層を含み、前記第1金属接触層の抵抗率は、前記第1金属接触層以外の前記第2ドーピング領域の抵抗率より小さく、
前記第4ドーピング領域は、前記第1金属接触層と同じ層に位置し、前記電気接続構造と接触する第2金属接触層を含み、前記第2金属接触層の抵抗率は、前記第2金属接触層以外の前記第4ドーピング領域の抵抗率より小さい。
[10]本開示の第10の態様によれば、本開示の第1の態様において、
前記第1半導体チャネルは、ジャンクションレス・トランジスタ(JLT:Junctionless Transistor)のチャネルを構成し、前記第2半導体チャネルは、ジャンクションレス・トランジスタのチャネルを構成する。
[11]本開示の第11の態様によれば、本開示の第10の態様において、
前記第1ドーピング領域、前記第1チャネル領域、及び前記第2ドーピング領域におけるドーピングイオンのタイプは同じであり、前記第3ドーピング領域、前記第2チャネル領域、及び前記第4ドーピング領域におけるドーピングイオンのタイプは同じである。
[12]本開示の第12の態様によれば、本開示の第1の態様において、
前記ワードラインは、
前記第1チャネル領域を取り囲んで配置され、且つ前記第1チャネル領域の所在する前記第1半導体チャネルの側壁表面に位置し、前記第2ドーピング領域の所在する前記第1半導体チャネルの側壁表面にも位置する第1ゲート誘電体層と、
前記第1チャネル領域を取り囲んで配置され、且つ前記第1チャネル領域に対応する前記第1ゲート誘電体層の側壁表面に位置する第1ゲート導電層と、を含む。
[13]本開示の第13の態様によれば、本開示の第12の態様において、
前記ゲートは、
前記第1ゲート誘電体層と同じ層にあり、前記第2チャネル領域を取り囲んで配置され、且つ前記第2チャネル領域の所在する前記第2半導体チャネルの側壁表面に位置し、前記第3ドーピング領域の所在する前記第2半導体チャネルの側壁表面にも位置する第2ゲート誘電体層と、
前記第1ゲート導電層と同じ層にあり、前記第2チャネル領域を取り囲んで配置され、且つ前記第2チャネル領域に対応する前記第2ゲート誘電体層の側壁表面に位置する第2ゲート導電層と、を含む。
[14]本開示の第14の態様によれば、本開示の第1の態様において、
前記メモリ領域は、DRAM領域を含み、前記DRAM領域の前記キャパシタ構造は、前記第2ドーピング領域と接触する第1導電性構造と、前記第1導電性構造と接触する下部電極層と、前記下部電極層表面に位置するキャパシタ誘電体層と、前記キャパシタ誘電体層表面に位置する上部電極層と、を含み、
前記電気接続構造は、前記第1導電性構造と同じ層にあり、前記第4ドーピング領域と接触する第2導電性構造と、前記第2導電性構造における前記第4ドーピング領域から離れた側と接触する第3導電性構造と、を含む。
[15]本開示の第15の態様によれば、本開示の第14の態様において、
前記半導体ベースの表面に垂直な方向では、前記下部電極層の深さは、前記第3導電性構造の深さと同じである。
[16]本開示の第16の態様によれば、本開示の第1の態様において、
半導体構造はさらに、絶縁層を含み、前記絶縁層は、前記誘電体層の表面に位置し、且つ前記キャパシタ構造及び前記電気接続構造は、前記絶縁層内に位置し、且つ前記絶縁層の材料の比誘電率は、前記誘電体層の材料の比誘電率より小さい。
[17]本開示の第17の態様によれば、本開示の第1の態様において、
前記メモリ領域はさらに、NVM領域を含み、前記半導体構造はさらに、前記NVM領域の前記第2ドーピング領域上に積層された自由層、トンネリング層、及びピン止め層を含み、且つ前記自由層は、前記NVM領域の第2ドーピング領域に電気的に接続される。
[18]本開示の第18の態様によれば、
半導体構造の製造方法であって、
ロジックデバイス領域及びメモリ領域を含む半導体ベースを提供することと、
ビットライン及び前記ビットラインと同じ層に配置された電気接触層を形成することであって、前記ビットラインは、前記メモリ領域の前記半導体ベース上に位置し、前記電気接触層は、前記ロジックデバイス領域の前記半導体ベース上に位置することと、
第1半導体チャネル及び前記第1半導体チャネルと同じ層に配置された第2半導体チャネルを形成することであって、前記第1半導体チャネルは、前記ビットラインの表面上に位置し、前記半導体ベースから前記ビットラインへの方向沿って、前記第1半導体チャネルは、順番に配列された第1ドーピング領域、第1チャネル領域、及び第2ドーピング領域を含み、前記第1ドーピング領域は、前記ビットラインと接触し、前記第2半導体チャネルは、前記電気接触層の表面上に位置し、前記半導体ベースから前記電気接触層への方向に沿って、前記第2半導体チャネルは、順番に配列された第3ドーピング領域、第2チャネル領域、及び第4ドーピング領域を含み、前記第3ドーピング領域は、前記電気接触層と接触することと、
ワードライン及び前記ワードラインと同じ層に配置されたゲートを形成することであって、前記ワードラインは、前記第1チャネル領域を取り囲んで配置され、前記ゲートは、前記第2チャネル領域を取り囲んで配置されることと、
キャパシタ構造を形成することであって、前記キャパシタ構造は、前記第2ドーピング領域における前記第1チャネル領域から離れた側に位置し、且つ前記第2ドーピング領域と接触することと、
電気接続構造を形成することであって、前記電気接続構造は、前記第4ドーピング領域における前記第2チャネル領域から離れた側に位置し、且つ前記第4ドーピング領域と接触することと、
誘電体層を形成することであって、前記誘電体層は、前記ビットラインと前記ワードラインとの間に位置し、且つ前記ワードラインにおける前記半導体ベースから離れた側にも位置することと、を含む。
[19]本開示の第19の態様によれば、本開示の第18の態様において、
前記半導体ベースを提供し、前記ビットライン、前記電気接触層、前記第1半導体チャネル及び前記第2半導体チャネルを形成するプロセスステップは、
初期半導体ベースを提供することと、
部分的な厚さの前記初期半導体ベースに対してパターン化処理を実行して、前記第1半導体チャネル及び前記第2半導体チャネルを形成することと、
残りの部分的な厚さの前記初期半導体ベースに対して金属化処理を実行して、前記第1半導体チャネルの下部に位置する部分的な厚さの前記初期半導体ベースを前記ビットラインに変換し、前記第2半導体チャネルの下部に位置する部分的な厚さの前記初期半導体ベースを前記電気接触層に変換し、残りの前記初期半導体ベースは、前記半導体ベースとして機能することと、含む。
[20]本開示の第20の態様によれば、本開示の第19の態様において、
前記初期半導体ベースは、半導体基板、初期第1半導体ウェル層、及び初期第2半導体ウェル層を含み、前記初期第1半導体ウェル層は、前記メモリ領域の前記半導体基板上に位置し、前記初期第2半導体ウェル層は、前記ロジックデバイス領域の前記半導体基板上に位置し、
前記部分的な厚さの前記初期半導体ベースに対してパターン化処理を実行することは、部分的な厚さの前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層に対して前記パターン化処理を実行して、前記第1半導体チャネル及び前記第2半導体チャネルを形成することを含み、
前記残りの部分的な厚さの前記初期半導体ベースに対して金属化処理を実行することは、残りの部分的な厚さの前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層に対して前記金属化処理を実行することを含む。
[21]本開示の第21の態様によれば、本開示の第20の態様において、
前記金属化処理のプロセスステップは、
バリア層を形成することであって、前記バリア層は、前記第1半導体チャネル及び前記第2半導体チャネルの側壁表面を覆うことと、
前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層の表面に、金属層を形成することと、
アニーリング処理を実行して、部分的な厚さの前記初期第1半導体ウェル層を前記ビットラインに変換し、部分的な厚さの前記初期第2半導体ウェル層を前記電気接触層に変換することと、
前記ビットライン及び前記電気接触層を形成した後、前記バリア層及び残りの前記金属層を除去することと、を含む。
[22]本開示の第22の態様によれば、本開示の第18の態様において、
前記半導体ベースから離れた前記第2ドーピング領域の端面及び前記半導体ベースから離れた前記第4ドーピング領域の端面に対して金属化処理を実行して、部分的な厚さの前記第2ドーピング領域を第1金属接触層に変換し、部分的な厚さの前記第4ドーピング領域を第2金属接触層に変換し、且つ前記第1金属接触層及び前記第2金属接触層の材料は、いずれも金属半導体化合物である。
Claims (13)
- 半導体構造であって、
ロジックデバイス領域及びメモリ領域を含む半導体ベースと、
ビットライン及び前記ビットラインと同じ層に配置された電気接触層であって、前記ビットラインは、前記メモリ領域の前記半導体ベース上に位置し、前記電気接触層は、前記ロジックデバイス領域の前記半導体ベース上に位置し、前記ビットラインの材料は、金属半導体化合物を含む、ビットライン及び前記ビットラインと同じ層に配置された電気接触層と、
前記ビットラインの表面上に位置する、第1半導体チャネルであって、前記半導体ベースから前記ビットラインへの方向に沿って、前記第1半導体チャネルは、順番に配列された第1ドーピング領域、第1チャネル領域、及び第2ドーピング領域を含み、前記第1ドーピング領域は、前記ビットラインと接触する、第1半導体チャネルと、
前記第1半導体チャネルと同じ層に配置され、且つ前記電気接触層の表面上に位置する、第2半導体チャネルであって、前記半導体ベースから前記電気接触層への方向に沿って、前記第2半導体チャネルは、順番に配列された第3ドーピング領域、第2チャネル領域、及び第4ドーピング領域を含み、前記第3ドーピング領域は、前記電気接触層と接触する、第2半導体チャネルと、
ワードライン及び前記ワードラインと同じ層に配置されたゲートであって、前記ワードラインは、前記第1チャネル領域を取り囲んで配置され、前記ゲートは、前記第2チャネル領域を取り囲んで配置される、ワードライン及び前記ワードラインと同じ層に配置されたゲートと、
前記第2ドーピング領域における前記第1チャネル領域から離れた側に位置し、且つ前記第2ドーピング領域と接触するキャパシタ構造と、
前記第4ドーピング領域における前記第2チャネル領域から離れた側に位置し、且つ前記第4ドーピング領域と接触する電気接続構造と、
前記ビットラインと前記ワードラインとの間に位置し、且つ前記ワードラインにおける前記半導体ベースから離れた側にも位置する誘電体層と、を含み、
前記半導体ベースは、
半導体基板と、
前記メモリ領域の前記半導体基板上に配置された第1半導体ウェル層であって、前記ビットラインは、前記第1半導体ウェル層における前記半導体基板から離れた表面に位置する、第1半導体ウェル層と、
前記ロジックデバイス領域の前記半導体基板上に配置された第2半導体ウェル層であって、前記電気接触層は、前記第2半導体ウェル層における前記半導体基板から離れた表面に位置する、第2半導体ウェル層と、を含み、
前記半導体基板上の前記第1半導体ウェル層の正投影は、前記半導体基板上の前記ビットラインの正投影と重なり合う、
半導体構造。 - 前記ロジックデバイス領域は、NMOS領域及びPMOS領域を含み、前記ロジックデバイス領域の前記半導体ベースはさらに、隣接する前記第2半導体ウェル層の間、且つ隣接する前記電気接触層の間にも位置する分離構造を含む、
請求項1に記載の半導体構造。 - 前記ビットラインと前記第1半導体チャネルは、同じ半導体元素を有し、前記ビットラインの抵抗率は、前記第1ドーピング領域の抵抗率より小さく、且つ前記電気接触層と前記第2半導体チャネルは、同じ半導体元素を有し、前記電気接触層の抵抗率は、前記第3ドーピング領域の抵抗率より小さい、
請求項1に記載の半導体構造。 - 前記電気接触層の材料は、前記ビットラインの材料と同じであり、
前記半導体元素は、シリコン、炭素、ゲルマニウム、ヒ素、ガリウム、及びインジウムのうちの少なくとも1つを含み、前記金属半導体化合物の金属元素は、コバルト、ニッケル、モリブデン、チタン、タングステン、タンタル又は白金のうちの少なくとも1つを含み、
前記第2ドーピング領域は、前記キャパシタ構造と接触する第1金属接触層を含み、前記第1金属接触層の抵抗率は、前記第1金属接触層以外の前記第2ドーピング領域の抵抗率より小さく、
前記第4ドーピング領域は、前記第1金属接触層と同じ層に位置し、前記電気接続構造と接触する第2金属接触層を含み、前記第2金属接触層の抵抗率は、前記第2金属接触層以外の前記第4ドーピング領域の抵抗率より小さい、
請求項3に記載の半導体構造。 - 前記第1半導体チャネルは、ジャンクションレス・トランジスタ(JLT:Junctionless Transistor)のチャネルを構成し、前記第2半導体チャネルは、ジャンクションレス・トランジスタのチャネルを構成し、
前記第1ドーピング領域、前記第1チャネル領域、及び前記第2ドーピング領域におけるドーピングイオンのタイプは同じであり、前記第3ドーピング領域、前記第2チャネル領域、及び前記第4ドーピング領域におけるドーピングイオンのタイプは同じである、
請求項1に記載の半導体構造。 - 前記ワードラインは、
前記第1チャネル領域を取り囲んで配置され、且つ前記第1チャネル領域の所在する前記第1半導体チャネルの側壁表面に位置し、前記第2ドーピング領域の所在する前記第1半導体チャネルの側壁表面にも位置する第1ゲート誘電体層と、
前記第1チャネル領域を取り囲んで配置され、且つ前記第1チャネル領域に対応する前記第1ゲート誘電体層の側壁表面に位置する第1ゲート導電層と、を含む、
請求項1に記載の半導体構造。 - 前記ゲートは、
前記第1ゲート誘電体層と同じ層にあり、前記第2チャネル領域を取り囲んで配置され、且つ前記第2チャネル領域の所在する前記第2半導体チャネルの側壁表面に位置し、前記第4ドーピング領域の所在する前記第2半導体チャネルの側壁表面にも位置する第2ゲート誘電体層と、
前記第1ゲート導電層と同じ層にあり、前記第2チャネル領域を取り囲んで配置され、且つ前記第2チャネル領域に対応する前記第2ゲート誘電体層の側壁表面に位置する第2ゲート導電層と、を含む、
請求項6に記載の半導体構造。 - 前記メモリ領域は、DRAM領域を含み、前記DRAM領域の前記キャパシタ構造は、前記第2ドーピング領域と接触する第1導電性構造と、前記第1導電性構造と接触する下部電極層と、前記下部電極層表面に位置するキャパシタ誘電体層と、前記キャパシタ誘電体層表面に位置する上部電極層と、を含み、
前記電気接続構造は、前記第1導電性構造と同じ層にあり、前記第4ドーピング領域と接触する第2導電性構造と、前記第2導電性構造における前記第4ドーピング領域から離れた側と接触する第3導電性構造と、を含み、
前記半導体ベースの表面に垂直な方向では、前記下部電極層の深さは、前記第3導電性構造の深さと同じである、
請求項1に記載の半導体構造。 - 半導体構造はさらに、絶縁層を含み、前記絶縁層は、前記誘電体層の表面に位置し、且つ前記キャパシタ構造及び前記電気接続構造は、前記絶縁層内に位置し、且つ前記絶縁層の材料の比誘電率は、前記誘電体層の材料の比誘電率より小さい、
請求項1に記載の半導体構造。 - 前記メモリ領域はさらに、NVM領域を含み、前記半導体構造はさらに、前記NVM領域の前記第2ドーピング領域上に積層された自由層、トンネリング層、及びピン止め層を含み、且つ前記自由層は、前記NVM領域の第2ドーピング領域に電気的に接続される、
請求項1に記載の半導体構造。 - 半導体構造の製造方法であって、
ロジックデバイス領域及びメモリ領域を含む半導体ベースを提供することと、
ビットライン及び前記ビットラインと同じ層に配置された電気接触層を形成することであって、前記ビットラインは、前記メモリ領域の前記半導体ベース上に位置し、前記電気接触層は、前記ロジックデバイス領域の前記半導体ベース上に位置することと、
第1半導体チャネル及び前記第1半導体チャネルと同じ層に配置された第2半導体チャネルを形成することであって、前記第1半導体チャネルは、前記ビットラインの表面上に位置し、前記半導体ベースから前記ビットラインへの方向沿って、前記第1半導体チャネルは、順番に配列された第1ドーピング領域、第1チャネル領域、及び第2ドーピング領域を含み、前記第1ドーピング領域は、前記ビットラインと接触し、前記第2半導体チャネルは、前記電気接触層の表面上に位置し、前記半導体ベースから前記電気接触層への方向に沿って、前記第2半導体チャネルは、順番に配列された第3ドーピング領域、第2チャネル領域、及び第4ドーピング領域を含み、前記第3ドーピング領域は、前記電気接触層と接触することと、
ワードライン及び前記ワードラインと同じ層に配置されたゲートを形成することであって、前記ワードラインは、前記第1チャネル領域を取り囲んで配置され、前記ゲートは、前記第2チャネル領域を取り囲んで配置されることと、
キャパシタ構造を形成することであって、前記キャパシタ構造は、前記第2ドーピング領域における前記第1チャネル領域から離れた側に位置し、且つ前記第2ドーピング領域と接触することと、
電気接続構造を形成することであって、前記電気接続構造は、前記第4ドーピング領域における前記第2チャネル領域から離れた側に位置し、且つ前記第4ドーピング領域と接触することと、
誘電体層を形成することであって、前記誘電体層は、前記ビットラインと前記ワードラインとの間に位置し、且つ前記ワードラインにおける前記半導体ベースから離れた側にも位置することと、を含み、
前記半導体ベースを提供し、前記ビットライン、前記電気接触層、前記第1半導体チャネル及び前記第2半導体チャネルを形成するプロセスステップは、
初期半導体ベースを提供することと、
部分的な厚さの前記初期半導体ベースに対してパターン化処理を実行して、前記第1半導体チャネル及び前記第2半導体チャネルを形成することと、
残りの部分的な厚さの前記初期半導体ベースに対して金属化処理を実行して、前記第1半導体チャネルの下部に位置する部分的な厚さの前記初期半導体ベースを前記ビットラインに変換し、前記第2半導体チャネルの下部に位置する部分的な厚さの前記初期半導体ベースを前記電気接触層に変換し、残りの前記初期半導体ベースは、前記半導体ベースとして機能することと、含み、
前記初期半導体ベースは、半導体基板、初期第1半導体ウェル層、及び初期第2半導体ウェル層を含み、前記初期第1半導体ウェル層は、前記メモリ領域の前記半導体基板上に位置し、第1タイプのイオンがドーピングされ、前記初期第2半導体ウェル層は、前記ロジックデバイス領域の前記半導体基板上に位置し、
前記部分的な厚さの前記初期半導体ベースに対してパターン化処理を実行することは、部分的な厚さの前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層に対して前記パターン化処理を実行して、前記第1半導体チャネル及び前記第2半導体チャネルを形成することを含み、
前記残りの部分的な厚さの前記初期半導体ベースに対して金属化処理を実行することは、残りの部分的な厚さの前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層に対して前記金属化処理を実行することを含み、
前記金属化処理を実行した後、残りの前記初期第1半導体ウェル層は、第1半導体ウェル層として機能し、残りの前記初期第2半導体ウェル層は、第2半導体ウェル層として機能し、前記半導体基板上の前記第1半導体ウェル層の正投影は、前記半導体基板上の前記ビットラインの正投影と重なり合う、
半導体構造の製造方法。 - 前記金属化処理のプロセスステップは、
バリア層を形成することであって、前記バリア層は、前記第1半導体チャネル及び前記第2半導体チャネルの側壁表面を覆うことと、
前記初期第1半導体ウェル層及び前記初期第2半導体ウェル層の表面に、金属層を形成することと、
アニーリング処理を実行して、部分的な厚さの前記初期第1半導体ウェル層を前記ビットラインに変換し、部分的な厚さの前記初期第2半導体ウェル層を前記電気接触層に変換することと、
前記ビットライン及び前記電気接触層を形成した後、前記バリア層及び残りの前記金属層を除去することと、を含む
請求項11に記載の半導体構造の製造方法。 - 前記半導体ベースから離れた前記第2ドーピング領域の端面及び前記半導体ベースから離れた前記第4ドーピング領域の端面に対して金属化処理を実行して、部分的な厚さの前記第2ドーピング領域を第1金属接触層に変換し、部分的な厚さの前記第4ドーピング領域を第2金属接触層に変換し、且つ前記第1金属接触層及び前記第2金属接触層の材料は、いずれも金属半導体化合物である、
請求項11に記載の半導体構造の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110777160.7A CN115666130A (zh) | 2021-07-09 | 2021-07-09 | 半导体结构及其制造方法 |
CN202110777160.7 | 2021-07-09 | ||
PCT/CN2021/120342 WO2023279544A1 (zh) | 2021-07-09 | 2021-09-24 | 半导体结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023537165A JP2023537165A (ja) | 2023-08-31 |
JP7445775B2 true JP7445775B2 (ja) | 2024-03-07 |
Family
ID=84798788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022549392A Active JP7445775B2 (ja) | 2021-07-09 | 2021-09-24 | 半導体構造及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230009047A1 (ja) |
JP (1) | JP7445775B2 (ja) |
KR (1) | KR20230010033A (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040008542A1 (en) | 2002-07-15 | 2004-01-15 | Manish Sharma | Shared volatile and non-volatile memory |
US20070075359A1 (en) | 2005-10-05 | 2007-04-05 | Samsung Electronics Co., Ltd. | Circuit device including vertical transistors connected to buried bitlines and method of manufacturing the same |
US20110121375A1 (en) | 2009-11-25 | 2011-05-26 | Renesas Electronics Corporation | Semiconductor device |
US20130161832A1 (en) | 2011-12-26 | 2013-06-27 | Heung-Jae Cho | Semiconductor device with buried bit line and method for fabricating the same |
WO2015087935A1 (ja) | 2013-12-10 | 2015-06-18 | 株式会社 東芝 | 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法 |
US20180331029A1 (en) | 2017-05-10 | 2018-11-15 | Micron Technology, Inc. | Assemblies Which Include Wordlines Over Gate Electrodes |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111354739A (zh) * | 2018-12-21 | 2020-06-30 | 芯恩(青岛)集成电路有限公司 | 一种三维有结半导体存储器件及其制造方法 |
JP7457140B2 (ja) * | 2021-07-16 | 2024-03-27 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及びその製造方法 |
JP7483891B2 (ja) * | 2021-10-25 | 2024-05-15 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及びその製造方法 |
-
2021
- 2021-09-24 JP JP2022549392A patent/JP7445775B2/ja active Active
- 2021-09-24 KR KR1020227028350A patent/KR20230010033A/ko not_active Application Discontinuation
-
2022
- 2022-02-14 US US17/671,019 patent/US20230009047A1/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040008542A1 (en) | 2002-07-15 | 2004-01-15 | Manish Sharma | Shared volatile and non-volatile memory |
JP2004039229A (ja) | 2002-07-15 | 2004-02-05 | Hewlett-Packard Development Co Lp | 揮発性メモリと不揮発性メモリとを共用するメモリバックアップシステム |
US20070075359A1 (en) | 2005-10-05 | 2007-04-05 | Samsung Electronics Co., Ltd. | Circuit device including vertical transistors connected to buried bitlines and method of manufacturing the same |
US20110121375A1 (en) | 2009-11-25 | 2011-05-26 | Renesas Electronics Corporation | Semiconductor device |
JP2011114049A (ja) | 2009-11-25 | 2011-06-09 | Renesas Electronics Corp | 半導体装置 |
US20130161832A1 (en) | 2011-12-26 | 2013-06-27 | Heung-Jae Cho | Semiconductor device with buried bit line and method for fabricating the same |
WO2015087935A1 (ja) | 2013-12-10 | 2015-06-18 | 株式会社 東芝 | 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法 |
JP2015115415A (ja) | 2013-12-10 | 2015-06-22 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法、半導体デバイス及びその製造方法 |
US20160197076A1 (en) | 2013-12-10 | 2016-07-07 | Kabushika Kaisha Toshiba | Field-effect transistor and semiconductor device |
US20180331029A1 (en) | 2017-05-10 | 2018-11-15 | Micron Technology, Inc. | Assemblies Which Include Wordlines Over Gate Electrodes |
Also Published As
Publication number | Publication date |
---|---|
EP4138132A1 (en) | 2023-02-22 |
US20230009047A1 (en) | 2023-01-12 |
JP2023537165A (ja) | 2023-08-31 |
KR20230010033A (ko) | 2023-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240172420A1 (en) | Vertical digit lines for semiconductor devices | |
US8859363B2 (en) | Semiconductor devices including vertical channel transistors and methods of fabricating the same | |
US9595561B2 (en) | Semiconductor memory devices | |
US20150340459A1 (en) | Method of forming patterns of semiconductor device | |
US20220335982A1 (en) | Shared vertical digit line for semiconductor devices | |
US11532630B2 (en) | Channel formation for vertical three dimensional (3D) memory | |
US20150061054A1 (en) | Magnetic memory device | |
WO2023284123A1 (zh) | 半导体结构及其制造方法 | |
KR20220111772A (ko) | 반도체 메모리 장치 | |
US20240114690A1 (en) | Three-dimensional memory device and method | |
KR20120131780A (ko) | 반도체 소자의 제조 방법 | |
JP7457140B2 (ja) | 半導体構造及びその製造方法 | |
JP7445775B2 (ja) | 半導体構造及びその製造方法 | |
WO2023279544A1 (zh) | 半导体结构及其制造方法 | |
US11950403B2 (en) | Widened conductive line structures and staircase structures for semiconductor devices | |
RU2808084C1 (ru) | Полупроводниковая структура и способ ее изготовления | |
US20240188280A1 (en) | Twin channel access device for vertical three-dimensional memory | |
US20230138620A1 (en) | Two transistor cells for vertical three-dimensional memory | |
US20240206152A1 (en) | Hybrid gate dielectric access device for vertical three-dimensional memory | |
WO2023221925A1 (en) | Memory devices having vertical transistors and methods for forming the same | |
US20240064966A1 (en) | Vertically stacked storage nodes and access devices with horizontal access lines | |
US20240064956A1 (en) | Vertically stacked storage nodes and access devices with vertical access lines | |
CN118338653A (zh) | 半导体结构及其制造方法、存储器 | |
CN117915661A (zh) | 半导体结构及半导体结构的制造方法 | |
CN116978955A (zh) | 一种场效应晶体管、存储器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220816 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7445775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |