JP7431110B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP7431110B2
JP7431110B2 JP2020101583A JP2020101583A JP7431110B2 JP 7431110 B2 JP7431110 B2 JP 7431110B2 JP 2020101583 A JP2020101583 A JP 2020101583A JP 2020101583 A JP2020101583 A JP 2020101583A JP 7431110 B2 JP7431110 B2 JP 7431110B2
Authority
JP
Japan
Prior art keywords
light emitting
ceramic substrate
wiring
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020101583A
Other languages
English (en)
Other versions
JP2021197413A (ja
Inventor
道夫 堀内
雄一郎 清水
将弥 津野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020101583A priority Critical patent/JP7431110B2/ja
Priority to US17/342,841 priority patent/US11811009B2/en
Publication of JP2021197413A publication Critical patent/JP2021197413A/ja
Application granted granted Critical
Publication of JP7431110B2 publication Critical patent/JP7431110B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、発光装置に関するものである。
従来、発光素子が基板上に搭載された発光装置には、様々な形状のものが提案されている。この種の発光装置としては、サファイア基板上に、下部半導体層と、下部半導体層の一部領域上に設けられた上部半導体層と、下部半導体層と上部半導体層との間に配置された活性層とをそれぞれ含む複数の発光素子が搭載された構造が知られている（例えば、特許文献１参照）。この種の発光装置では、発光素子全体を覆う絶縁層がサファイア基板上に形成され、その絶縁層に形成された開口部を通じて隣接する発光素子を電気的に接続する配線層が形成されている。
特開２０１０－１４７４６３号公報
ところで、上述のような発光装置において、更なる小型化が望まれている。
本発明の一観点によれば、セラミックス基板と、前記セラミックス基板の上面に形成された発光素子と、前記セラミックス基板の内部に設けられ、前記発光素子と電気的に接続された配線と、を有し、前記発光素子は、下部半導体層と、活性層と、上部半導体層とが順に積層された構造を有し、前記セラミックス基板の上面に複数の前記発光素子が形成されており、前記複数の発光素子は、前記配線と電気的に接続されており、前記各発光素子は、前記セラミックス基板の上面に形成され、前記下部半導体層と接続された第１電極と、前記セラミックス基板の上面に形成され、前記上部半導体層と接続された第２電極とを有し、前記第１電極及び前記第２電極は、前記配線と電気的に接続されており、前記活性層は、前記下部半導体層の一部の側面を被覆しており、前記第１電極は、前記セラミックス基板の上面から上方に延びる柱状に形成されるとともに、前記活性層から露出する前記下部半導体層の側面に接続されており、前記第２電極は、前記セラミックス基板の上面から上方に延びる柱状に形成されるとともに、前記上部半導体層の側面に接続されている。
本発明の一観点によれば、小型化できるという効果を奏する。
一実施形態の発光装置を示す概略断面図（図２における１－１線断面図）である。 一実施形態の発光装置を示す概略平面図である。 （ａ），（ｂ）は、一実施形態の発光装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の発光装置の製造方法を示す概略断面図である。 変更例の発光装置を示す概略断面図である。 変更例の発光装置を示す概略断面図である。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。
（発光装置１０の全体構成）
図１に示すように、発光装置１０は、例えば、セラミックス基板２０と、セラミックス基板２０の上面に形成された１つ又は複数（本実施形態では、９個）の発光素子３０とを有している。セラミックス基板２０の内部には、発光素子３０と電気的に接続される配線４０が設けられている。各発光素子３０は、例えば、ガリウムヒ素リン（ＧａＡｓＰ）系、リン化ガリウム（ＧａＰ）系、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）系、アルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）系、インジウム窒化ガリウム（ＩｎＧａＮ）系の発光素子である。本実施形態の各発光素子３０は、青色波長を発光するＩｎＧａＮ系の発光素子である。
（セラミックス基板２０の構成）
セラミックス基板２０は、酸化物系セラミックスや非酸化物系セラミックス等のセラミックスである。酸化物系セラミックスとしては、例えば、酸化アルミニウム（Ａｌ２Ｏ３、以下「アルミナ」ともいう。）、ジルコニア（ＺｒＯ２）などを挙げることができる。非酸化物系セラミックスとしては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などを挙げることができる。セラミックス基板２０は、例えば、単結晶セラミックス（単結晶体）又は多結晶セラミックス（多結晶体）である。単結晶セラミックスとしては、例えば、単結晶アルミナ（サファイア）を挙げることができる。多結晶セラミックスとしては、例えば、多結晶アルミナや多結晶窒化アルミニウムを挙げることができる。
本実施形態のセラミックス基板２０は、アルミナを主成分とするアルミナ基板である。本実施形態のアルミナは、多結晶体である、つまり多結晶アルミナである。ここで、本明細書において、「アルミナを主成分とする」とは、アルミナ基板を構成する材料のうちアルミナを最も多く含むことを意味する。アルミナの純度は、例えば、９０％以上であり、９５％以上であることが好ましく、９９．５％以上であることがより好ましい。
セラミックス基板２０の原料組成物としては、例えば、アルミナを主成分とし、酸化イットリウム及びランタノイド元素酸化物を添加混合したものを用いることができる。セラミックス基板２０は、例えば、ガーネット相を有している。ガーネット相としては、例えば、イットリウム・アルミニウム・ガーネット（Yttrium Aluminum Garnet：ＹＡＧ、Ｙ３Ａｌ５Ｏ１２）相を挙げることができる。ランタノイド元素酸化物は、イットリウム・アルミニウム・ガーネット相にドープされている。ランタノイド元素酸化物を含むガーネット相は、蛍光体として機能する。ランタノイド元素としては、例えば、セリウム（Ｃｅ）、ユウロピウム（Ｅｕ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、ツリウム（Ｔｍ）、ネオジム（Ｎｄ）からなる群から選択された１以上の元素を用いることができる。ここで、発光装置１０が白色発光を目的とし、発光素子３０が青色波長の発光素子である場合には、ランタノイド元素としてセリウムを好適に用いることができる。セリウムを含有したイットリウム・アルミニウム・ガーネット相は、黄色に発光する黄色蛍光体として機能する。発光素子３０から発する青色光の一部を黄色蛍光体が吸収して黄色の蛍光を発光することにより、その黄色光と黄色蛍光体で吸収されなかった青色光との混合波長光によって擬似白色が形成される。また、ランタノイド元素酸化物として、セリウムに加えて更にユーロピウムをイットリウム・アルミニウム・ガーネット相にドープすることにより、赤色波長領域の蛍光が得られるため、白色光の演色性を高めることができる。ガーネット相により構成される蛍光体の量は、例えば、発光素子３０の発光強度や波長域に応じて適切な混合波長状態になるように調整することができる。このように、蛍光体を有するセラミックス基板２０は、波長変換機能を有している。
なお、ガーネット相の含有量は、例えば、３ｍｏｌ％以上５０ｍｏｌ％以下に設定することができる。例えば、イットリウム・アルミニウム・ガーネット相の含有量は、３ｍｏｌ％以上１０ｍｏｌ％以下に設定することができる。ランタノイド元素の含有量は、例えば、酸化物換算で０．２ｍｏｌ％以上１０ｍｏｌ％以下に設定することができる。例えば、セリウムの含有量は、酸化物換算で０．２ｍｏｌ％以上１ｍｏｌ％以下に設定することができる。
セラミックス基板２０は、例えば、透光性を有している。セラミックス基板２０の原料組成物としては、例えば、不純物としてケイ素（Ｓｉ）を添加するようにしてもよい。これにより、セラミックス基板２０の光学特性を向上させることができる。例えば、二酸化ケイ素（ＳｉＯ２）などの酸化物でケイ素を不純物として微量に添加することにより、セラミックス基板２０の透光性を向上させることができる。なお、ケイ素の含有量は、例えば、０．００１ｍｏｌ％以上１．０ｍｏｌ％以下に設定することができる。
セラミックス基板２０は、例えば、板状に形成されている。セラミックス基板２０は、上面２０Ａと下面２０Ｂとを有している。セラミックス基板２０の上面２０Ａには、複数の発光素子３０が搭載されている。複数の発光素子３０は、例えば、セラミックス基板２０の上面２０Ａにおいて、互いに離れて設けられている。
（発光素子３０の構成）
図２に示すように、複数の発光素子３０は、例えば、セラミックス基板２０の上面２０Ａにおいて、マトリクス状（本実施形態では、３×３）に配列されている。
各発光素子３０の平面形状は、任意の形状に形成することができる。各発光素子３０の平面形状は、矩形状や円形状に形成することができる。本実施形態の各発光素子３０の平面形状は、矩形状に形成されている。
図１に示すように、各発光素子３０は、下部半導体層３１と、活性層３２と、上部半導体層３３とが順に積層された構造を有している。各発光素子３０は、例えば、セラミックス基板２０の上面２０Ａに形成されたバッファ層３４と、下部半導体層３１と接続される電極３５と、上部半導体層３３と接続される電極３６と、上部半導体層３３の上面を被覆する絶縁膜３７とを有している。
下部半導体層３１及び上部半導体層３３のうち一方がｎ型の半導体層であり、他方がｐ型の半導体層である。本実施形態では、下部半導体層３１がｎ型の半導体層であり、上部半導体層３３がｐ型の半導体層である。下部半導体層３１、活性層３２及び上部半導体層３３はそれぞれ、窒化ガリウム（ＧａＮ）系の半導体物質により形成される。活性層３２は、所望の波長光、例えば紫外線や青色光を放出するように組成元素及びその組成比が決定されている。活性層３２は、例えば、窒化インジウムガリウム（ＩｎＧａＮ）を主成分とする半導体層である。下部半導体層３１及び上部半導体層３３は、活性層３２に比べてバンドギャップの大きい物質により形成される。下部半導体層３１及び上部半導体層３３は、例えば、窒化ガリウムを主成分とする半導体層である。なお、ｎ型半導体層である下部半導体層３１は、不純物としてシリコン（Ｓｉ）などをドーピングして形成してもよい。また、ｐ型半導体層である上部半導体層３３は、不純物としてマグネシウム（Ｍｇ）などをドーピングして形成してもよい。
下部半導体層３１及び上部半導体層３３は、図示したように単一の層で形成してもよいし、多層構造で形成してもよい。また、活性層３２は、単一量子井戸構造であってもよいし、多重量子井戸構造であってもよい。
バッファ層３４は、セラミックス基板２０と下部半導体層３１との格子不整合を緩和するために設けられている。バッファ層３４は、セラミックス基板２０と下部半導体層３１との間に介在するように設けられている。バッファ層３４は、例えば、セラミックス基板２０と活性層３２との間に介在するように設けられている。バッファ層３４の材料としては、例えば、窒化アルミニウム（ＡｌＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、窒化ガリウムを用いることができる。また、バッファ層３４の材料としては、例えば、ホウ素（Ｂ）を窒化ガリウムに少量ドープしたＢＧａＮを用いることもできる。
バッファ層３４の平面形状は、任意の形状に形成することができる。バッファ層３４の平面形状は、例えば、矩形状や円形状に形成することができる。本実施形態のバッファ層３４の平面形状は、矩形状に形成されている。
下部半導体層３１は、例えば、バッファ層３４の上面に形成されている。下部半導体層３１は、例えば、バッファ層３４の上面の一部を覆うように形成されている。換言すると、下部半導体層３１は、バッファ層３４の上面の一部の領域を露出するように、バッファ層３４の上面に形成されている。
下部半導体層３１の平面形状は、任意の形状に形成することができる。下部半導体層３１の平面形状は、例えば、矩形状や円形状に形成することができる。本実施形態の下部半導体層３１の平面形状は、矩形状に形成されている。下部半導体層３１の平面形状は、例えば、バッファ層３４の平面形状よりも小さく形成されている。
活性層３２は、下部半導体層３１の上面に形成されている。活性層３２は、例えば、下部半導体層３１の上面の一部を覆うように形成されている。換言すると、活性層３２は、下部半導体層３１の上面の一部を露出するように、下部半導体層３１の上面に形成されている。活性層３２は、例えば、下部半導体層３１の一部の側面を覆うように形成されている。活性層３２は、例えば、下部半導体層３１から露出されたバッファ層３４の上面を覆うように形成されている。
活性層３２の平面形状は、任意の形状に形成することができる。活性層３２の平面形状は、例えば、矩形状や円形状に形成することができる。本実施形態の活性層３２の平面形状は、矩形状に形成されている。活性層３２の平面形状は、バッファ層３４の平面形状よりも小さく形成されている。活性層３２の平面形状は、例えば、下部半導体層３１の平面形状と同じ大きさ、又は下部半導体層３１の平面形状よりも大きく形成されている。
上部半導体層３３は、活性層３２の上面に形成されている。上部半導体層３３は、例えば、活性層３２の上面全面を被覆するように形成されている。上部半導体層３３は、例えば、活性層３２の側面を露出するように形成されている。
上部半導体層３３の平面形状は、任意の形状に形成することができる。上部半導体層３３の平面形状は、例えば、矩形状や円形状に形成することができる。本実施形態の上部半導体層３３の平面形状は、矩形状に形成されている。上部半導体層３３の平面形状は、例えば、活性層３２の平面形状と同じ大きさに形成されている。
電極３５は、セラミックス基板２０の上面２０Ａに形成されている。電極３５は、例えば、セラミックス基板２０の上面２０Ａから上方に延びる柱状に形成されている。電極３５は、例えば、下部半導体層３１の側面に接続されている。電極３５は、例えば、活性層３２から露出された下部半導体層３１の側面に接続されている。これにより、電極３５は、下部半導体層３１と電気的に接続されている。
電極３５は、例えば、バッファ層３４の一部の側面を被覆するように形成されている。電極３５の上面は、例えば、下部半導体層３１の上面と面一になるように形成されている。
電極３６は、セラミックス基板２０の上面２０Ａに形成されている。電極３６は、例えば、セラミックス基板２０の上面２０Ａから上方に延びる柱状に形成されている。電極３６は、例えば、活性層３２等を間にして電極３５の反対側に設けられている。電極３６は、例えば、上部半導体層３３の側面に接続されている。これにより、電極３６は、上部半導体層３３と電気的に接続されている。
電極３６は、例えば、バッファ層３４の一部の側面を被覆するように形成されている。電極３６は、例えば、活性層３２の一部の側面を被覆するように形成されている。電極３６の上面は、例えば、上部半導体層３３の上面と面一になるように形成されている。
電極３５，３６の材料としては、例えば、銅（Ｃｕ）、銅合金、アルミニウム（Ａｌ）、アルミニウム合金などの金属材料を用いることができる。電極３５，３６は、例えば、透明電極であってもよい。この場合の電極３５，３６は、例えば、酸化インジウムスズ（Indium Tin Oxide：ＩＴＯ）などの金属酸化物で形成してもよいし、透明金属で形成してもよい。透明金属で形成される電極３５，３６は、例えば、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、アルミニウム、クロム（Ｃｒ）及びチタン（Ｔｉ）からなる群から選択された少なくとも一つの金属又はこれらの合金を含むことができる。
絶縁膜３７は、例えば、上部半導体層３３の上面及び電極３６の上面を被覆している。絶縁膜３７は、例えば、電極３５，３６から露出する上部半導体層３３の側面を被覆するとともに、電極３５，３６から露出する活性層３２の側面を被覆している。絶縁膜３７は、例えば、活性層３２及び上部半導体層３３から露出する下部半導体層３１の上面を被覆している。絶縁膜３７は、例えば、電極３５の上面を被覆している。絶縁膜３７は、例えば、電極３６の上面と、上部半導体層３３の上面と、上部半導体層３３の側面と、活性層３２の側面と、下部半導体層３１の上面と、電極３５の上面とを連続して被覆している。
絶縁膜３７としては、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（Ｓｉ３Ｎ４）を用いることができる。
発光装置１０は、例えば、セラミックス基板２０の内部に設けられた配線４０と、セラミックス基板２０の下面２０Ｂに形成された電極端子７０とを有している。配線４０は、発光素子３０を形成するための基材となるセラミックス基板２０の内部に設けられている。配線４０及び電極端子７０の材料としては、例えば、高融点金属を用いることができる。配線４０及び電極端子７０の材料としては、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、パラジウム（Ｐｄ）からなる群から選択された少なくとも一つの金属を主成分とした金属材料を用いることができる。例えば、配線４０及び電極端子７０は、タングステン又はモリブデンを９０重量％以上含有して構成されている。配線４０の材料と電極端子７０の材料とは、互いに同じ材料であってもよいし、互いに異なる材料であってもよい。
（配線４０の構成）
配線４０は、複数の発光素子３０と電気的に接続されている。配線４０は、例えば、複数の発光素子３０を相互に電気的に接続するように形成されている。例えば、配線４０は、複数の発光素子３０を並列又は直列に接続するように形成されている。例えば、配線４０は、複数の発光素子３０を並列及び直列に接続するように形成されている。本実施形態の配線４０は、複数の発光素子３０を並列に接続するように形成されている。
配線４０は、例えば、複数の発光素子３０と、セラミックス基板２０の下面２０Ｂに形成された電極端子７０とを電気的に接続するように形成されている。ここで、電極端子７０は、例えば、外部接続端子（図示略）が接続される外部接続用パッドＰ１を有している。電極端子７０には、例えば、外部の電源から外部接続端子（図示略）等を介して給電される。外部接続端子としては、例えば、はんだバンプ、はんだボール、リードピン等を用いることができる。電極端子７０は、電極端子７１と電極端子７２とを有している。例えば、電極端子７１，７２のうち一方がプラス側の電極端子であり、電極端子７１，７２のうち他方がマイナス側の電極端子である。
本実施形態の配線４０は、電極端子７１と電気的に接続される配線５０と、電極端子７２と電気的に接続される配線６０とを有している。配線５０は、例えば、各発光素子３０の電極３６と電極端子７１とを電気的に接続している。配線６０は、例えば、各発光素子３０の電極３５と電極端子７２とを電気的に接続している。
（配線５０の構成）
配線５０は、例えば、複数の配線層５１と、複数の配線層５１と電気的に接続される配線層５２と、配線層５２と電気的に接続される配線層５３とを有している。
各配線層５１は、各発光素子３０の電極３６と接続されている。各配線層５１の上面は、セラミックス基板２０の上面２０Ａから露出されている。各配線層５１の上面は、セラミックス基板２０の上面２０Ａと面一になるように形成されている。各配線層５１の上面は、各電極３６の下面と直接接続されている。これにより、各配線層５１は、電極３６と電気的に接続されている。各配線層５１は、セラミックス基板２０の上面２０Ａから下方に延びる柱状に形成されている。各配線層５１の下面は、配線層５２の上面に接続されている。各配線層５１の側面は、セラミックス基板２０により被覆されている。
配線層５２は、セラミックス基板２０の平面方向（つまり、セラミックス基板２０の厚さ方向と断面視において直交する方向）に延びるように形成されている。配線層５２は、例えば、複数の配線層５１の全てに接続されている。本実施形態では、９個の発光素子３０の各電極３６に接続される９つの配線層５１が共通の配線層５２に接続されている。配線層５２は、セラミックス基板２０の内部に埋め込まれている。配線層５２は、その上面、下面及び側面がセラミックス基板２０により被覆されている。
配線層５３は、配線層５２と電極端子７１とを電気的に接続している。配線層５３の上面は、配線層５２の下面に接続されている。配線層５３は、配線層５２の下面から下方に延びる柱状に形成されている。配線層５３の下面は、電極端子７１に接続されている。配線層５３の下面は、セラミックス基板２０の下面２０Ｂから露出されている。配線層５３の下面は、セラミックス基板２０の下面２０Ｂと面一になるように形成されている。配線層５３の下面は、電極端子７１の上面と直接接続されている。配線層５３の側面は、セラミックス基板２０により被覆されている。
（配線６０の構成）
配線６０は、例えば、複数の配線層６１と、複数の配線層６１と電気的に接続される配線層６２と、配線層６２と電気的に接続される配線層６３とを有している。
各配線層６１は、各発光素子３０の電極３５と接続されている。各配線層６１の上面は、セラミックス基板２０の上面２０Ａから露出されている。各配線層６１の上面は、セラミックス基板２０の上面２０Ａと面一になるように形成されている。各配線層６１の上面は、各電極３５の下面と直接接続されている。これにより、各配線層６１は、電極３５と電気的に接続されている。各配線層６１は、セラミックス基板２０の上面２０Ａから下方に延びる柱状に形成されている。各配線層６１の厚さは、例えば、各配線層５１よりも厚く形成されている。各配線層６１の下面は、配線層６２の上面に接続されている。各配線層６１の側面は、セラミックス基板２０により被覆されている。
配線層６２は、セラミックス基板２０の平面方向に延びるように形成されている。配線層６２は、例えば、複数の配線層６１の全てに接続されている。本実施形態では、９個の発光素子３０の各電極３５に接続される９つの配線層６１が共通の配線層６２に接続されている。配線層６２は、セラミックス基板２０の内部に埋め込まれている。配線層６２は、その上面、下面及び側面がセラミックス基板２０により被覆されている。配線層６２は、例えば、配線層５２と異なる平面上に形成されている。配線層６２は、例えば、配線層５２よりも下方に位置する平面上に形成されている。
配線層６３は、配線層６２と電極端子７２とを電気的に接続している。配線層６３の上面は、配線層６２の下面に接続されている。配線層６３は、配線層６２の下面から下方に延びる柱状に形成されている。配線層６３の下面は、電極端子７２に接続されている。配線層６３の下面は、セラミックス基板２０の下面２０Ｂから露出されている。配線層６３の下面は、セラミックス基板２０の下面２０Ｂと面一になるように形成されている。配線層６３の下面は、電極端子７２の上面と直接接続されている。配線層６３の側面は、セラミックス基板２０により被覆されている。
以上説明したように、複数の発光素子３０の有する一方の電極３６が配線層５１～５３（つまり、配線５０）を通じて電極端子７１に共通に電気的に接続されており、複数の発光素子３０の有する他方の電極３５が配線層６１～６３（つまり、配線６０）を通じて電極端子７２に共通に電気的に接続されている。これにより、複数の発光素子３０が配線５０，６０を通じて並列に接続されている。すなわち、複数の発光素子３０は、それら発光素子３０を形成する際の基材となるセラミックス基板２０の内部に設けられた配線５０，６０によって相互に電気的に接続されている。また、複数の発光素子３０は、配線５０，６０を通じて電極端子７０と電気的に接続されている。そして、複数の発光素子３０は、外部の電源（図示略）から電極端子７０及び配線５０，６０を通じて給電されて発光する。
（発光装置１０の製造方法）
次に、図３及び図４にしたがって、発光装置１０の製造方法について説明する。
まず、図３（ａ）に示す工程では、セラミック粉末にバインダー、可塑剤や有機溶媒を分散混合して複数枚（ここでは、３枚）のグリーンシート２１，２２，２３を作製する。グリーンシート２１，２２，２３の配線層５１，５３，６１，６３を形成する部分に貫通孔を形成する。なお、グリーンシート２１，２２，２３のセラミック粉末としては、例えば、アルミナを主成分とし、酸化イットリウム及びランタノイド元素酸化物を添加混合したものを用いることができる。
グリーンシート２１の貫通孔内に金属層５１Ａ，６１Ａを形成する。これら金属層５１Ａ，６１Ａはそれぞれ、後工程において焼成されることにより、図１に示した配線層５１，６１となるものである。
グリーンシート２２の上面に金属層５２Ａを形成する。また、グリーンシート２２の貫通孔内に金属層５３Ａ，６１Ｂを形成する。金属層５２Ａは、後工程において焼成されることにより、図１に示した配線層５２となるものである。また、金属層５３Ａ，６１Ｂはそれぞれ、後工程において焼成されることにより、図１に示した配線層５３，６１となるものである。
グリーンシート２３の上面に金属層６２Ａを形成する。また、グリーンシート２３の貫通孔内に金属層５３Ｂ，６３Ａを形成する。金属層６２Ａは、後工程において焼成されることにより、図１に示した配線層６２となるものである。また、金属層５３Ｂ，６３Ａはそれぞれ、後工程において焼成されることにより、図１に示した配線層５３，６３となるものである。
金属層５１Ａ，５２Ａ，５３Ａ，５３Ｂ，６１Ａ，６１Ｂ，６２Ａ，６３Ａは、例えば、印刷法により形成できる。例えば、スクリーン印刷法により、金属ペーストを用いて金属層５１Ａ，５２Ａ，５３Ａ，５３Ｂ，６１Ａ，６１Ｂ，６２Ａ，６３Ａを形成することができる。金属ペーストとしては、例えば、高融点金属を主成分としたものを用いることができる。金属ペーストとしては、例えば、タングステン又はモリブデンを主成分とし、酸化ニッケル、酸化アルミニウム、二酸化ケイ素と有機材料とを混合したものを用いることができる。
次に、図３（ｂ）に示す工程では、図３（ａ）に示した工程で作製したグリーンシート２１，２２，２３を順次積層した積層体を作製する。
続いて、グリーンシート２３の下面に、焼成後に電極端子７０となる金属層７０Ａを形成する。金属層７０Ａは、例えば、印刷法により形成できる。例えば、スクリーン印刷法により、金属ペーストを用いて金属層７０Ａを形成することができる。金属ペーストとしては、例えば、金属層５１Ａ，５２Ａ，５３Ａ，５３Ｂ，６１Ａ，６１Ｂ，６２Ａ，６３Ａを形成する金属ペーストと同じ材料の金属ペーストを用いることができる。なお、金属層７０Ａは、図３（ａ）に示した工程で形成するようにしてもよい。
次いで、図４（ａ）に示す工程では、図３（ｂ）に示した積層体を焼成することにより、グリーンシート２１，２２，２３が一体化してセラミックス基板２０が形成される。このセラミックス基板２０は、図３（ｂ）に示した金属層５１Ａ，５２Ａ，５３Ａ，５３Ｂ，６１Ａ，６１Ｂ，６２Ａ，６３Ａを焼結して得られた配線層５１，５２，５３，６１，６２，６３を内蔵する。また、セラミックス基板２０の下面２０Ｂには、金属層７０Ａを焼結して得られた電極端子７０が形成される。このようなセラミックス基板２０に対して各種の加工が施される。例えば、セラミックス基板２０の上面２０Ａが研削・研磨される。このとき、配線層５１，６１や電極端子７０等が研磨される場合には、セラミックス基板２０から露出される金属表面に、スパッタ法や蒸着法により新たな金属層を形成するようにしてもよい。
本工程の焼成は、例えば、還元雰囲気中や大気雰囲気中で行うことができる。例えば、セラミックス基板２０がセリウム含有のイットリウム・アルミニウム・ガーネット－アルミナ混合層からなるセラミックスである場合には、還元雰囲気中で焼成を行うことが好ましい。本発明者らは、還元雰囲気中で焼成を行うことにより、大気雰囲気中で焼成を行う場合に比べて、焼結体であるセラミックス基板２０における蛍光強度が高くなることを確認した。これは、セリウムの価数バランス（Ｃｅ＋３／Ｃｅ＋４）の違いによるものと考えられる。このため、焼成雰囲気の酸化性と還元性のバランス、例えば酸素濃度と水素濃度のバランスを調整することにより、焼結体であるセラミックス基板２０における蛍光強度を調整することができる。なお、焼成する際の温度は、例えば、１５００℃～１６００℃程度である。
次に、図４（ｂ）に示す工程では、セラミックス基板２０の上面２０Ａに、複数の発光素子３０を形成する。例えば、セラミックス基板２０の上面２０Ａに、バッファ層３４と、下部半導体層３１と、活性層３２と、上部半導体層３３とを順に積層する。下部半導体層３１と活性層３２と上部半導体層３３は、例えば、有機金属化学気相蒸着法（Metal organic chemical vapor deposition：ＭＯＣＶＤ）、分子線エピタキシー法（Molecular Beam Epitaxy：ＭＢＥ）やハイドライド気相成長法（Hydride vapor phase epitaxy：ＨＶＰＥ）などを用いて形成することができる。また、セラミックス基板２０の上面２０Ａに電極３５，３６を形成する。電極３５，３６は、例えば、めっき法、電子ビーム蒸着や化学気相蒸着（Chemical vapor deposition：ＣＶＤ）を用いて形成することができる。続いて、電極３６の上面と、上部半導体層３３の上面と、上部半導体層３３の側面と、活性層３２の側面と、下部半導体層３１の上面と、電極３５の上面とを連続して被覆する絶縁膜３７を形成する。
以上の製造工程により、図１に示した発光装置１０を製造することができる。なお、発光装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）発光素子３０を形成する際の基材となるセラミックス基板２０の内部に、発光素子３０と電気的に接続される配線４０を設けた。これにより、配線４０をセラミックス基板２０の内部以外、例えば絶縁膜３７の上面に設ける場合に比べて、発光装置１０全体を小型化することができる。
（２）また、基材であるセラミックス基板２０自体に配線４０を内蔵させることができる。このため、セラミックス基板２０上に形成した発光素子３０をそのまま配線４０と電気的に接続することができる。また、配線４０を通じてセラミックス基板２０側から発光素子３０に対して給電することができる。これらにより、例えばセラミックス基板２０上に形成された発光素子３０をセラミックス基板２０から剥離し、その剥離した発光素子３０を、ワイヤボンディング実装やフリップチップ実装等により、セラミックス基板２０とは別の実装基板に実装するという工程が必要なくなる。この結果、セラミックス基板２０とは別の実装基板を準備する必要がなくなるため、製造コストを低減できる。また、実装基板に発光素子３０を実装する工程等を省略できるため、製造工程を減らすことができ、ひいては製造コストを低減できる。
（３）さらに、セラミックス基板２０上に形成した発光素子３０を剥離せずにそのまま発光装置１０の発光素子３０として利用できるため、セラミックス基板２０上に複数の発光素子３０を高密度に配置することができる。例えば、セラミックス基板２０とは別の実装基板に複数の発光素子３０をワイヤボンディング実装する場合に比べて、セラミックス基板２０上に複数の発光素子３０を高密度に配置することができる。これにより、発光装置１０全体を小型化することができる。
（４）セラミックス基板２０の上面２０Ａと下部半導体層３１との間にバッファ層３４を介在させるようにした。これにより、セラミックス基板２０と下部半導体層３１との間に格子不整合が生じる場合であっても、その格子不整合をバッファ層３４により緩和することができる。このため、セラミックス基板２０と下部半導体層３１との間に格子不整合が生じる場合であっても、セラミックス基板２０の上面２０Ａに発光素子３０を好適に形成することができる。
（５）セラミックス基板２０を、アルミナを主成分とするアルミナ基板とした。また、アルミナとして多結晶体を用いた。そして、セラミックス基板２０の内部に設けた配線４０を通じて、複数の発光素子３０を相互に電気的に接続するようにした。本実施形態では、配線４０を通じて、複数の発光素子３０を並列に接続するようにした。これにより、複数の発光素子３０を相互に電気的に接続する配線４０を、基材であるセラミックス基板２０の内部に設けることができる。このため、複数の発光素子３０を相互に電気的に接続するための配線をセラミックス基板２０の内部以外、例えば絶縁膜３７の上面に設ける場合に比べて、発光装置１０全体を小型化することができる。また、絶縁膜３７に、配線を形成するための開口部等を形成する必要がないため、セラミックス基板２０上に複数の発光素子３０を高密度に配置することができる。
（６）また、アルミナとして多結晶体を用いることにより、グリーンシート法等を利用してセラミックス基板２０内に複雑な構造の配線４０を形成することができる。
（７）発光素子３０の電極３５の下面を、配線４０の配線層６１の上面に直接接続するようにした。また、発光素子３０の電極３６の下面を、配線４０の配線層５１の上面に直接接続するようにした。これにより、電極３５と配線層６１とを最短距離で接続することができるとともに、電極３６と配線層５１とを最短距離で接続することができる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態では、セラミックス基板２０の内部に設けられた配線４０を通じて、複数の発光素子３０を相互に電気的に接続するようにしたが、これに限定されない。
例えば図５に示すように、隣接する発光素子３０の電極３５，３６同士を直接接続するようにしてもよい。図５に示した例では、図中真ん中に位置する発光素子３０の電極３５が、図中左側に隣接する発光素子３０の電極３６に直接接続されている。また、図中真ん中に位置する発光素子３０の電極３６が、図中右側に隣接する発光素子３０の電極３５に直接接続されている。これにより、３つの発光素子３０が直列に接続されている。この場合に、セラミックス基板２０の内部に設けられた配線４０は、例えば、電極３５，３６と電極端子７０とを電気的に接続するように形成される。例えば、配線５０は図中右側に位置する発光素子３０の電極３６と接続されている。例えば、配線６０は、図中左側に位置する発光素子３０の電極３５と接続されている。本例の配線６０は、セラミックス基板２０を厚さ方向に貫通する貫通電極６５である。貫通電極６５の上面は、セラミックス基板２０の上面２０Ａから露出されており、電極３５の下面に直接接続されている。貫通電極６５の下面は、セラミックス基板２０の下面２０Ｂから露出されており、電極端子７２の上面に直接接続されている。
この構成によれば、セラミックス基板２０上に、隣接する発光素子３０を接触させて配置することができるため、セラミックス基板２０上に複数の発光素子３０を高密度に配置することができる。
なお、隣接する発光素子３０の電極３５同士を直接接続するようにしてもよいし、隣接する発光素子３０の電極３６同士を直接接続するようにしてもよい。
・例えば図５に示すように、セラミックス基板２０の内部に電子部品８０を実装するようにしてもよい。本例のセラミックス基板２０は、セラミックス基板２０の下面２０Ｂからセラミックス基板２０の上面２０Ａ側に凹む凹部２０Ｘを有している。そして、凹部２０Ｘに電子部品８０が収容されている。この場合の配線５０は、例えば、図中右側に位置する発光素子３０の電極３６と直接接続された配線層５５と、配線層５５と接続されるとともに凹部２０Ｘの底面に形成された配線層５６と、凹部２０Ｘの底面に形成された配線層５７と、配線層５７と接続された配線層５８とを有している。
配線層５５の上面は、セラミックス基板２０の上面２０Ａから露出されている。配線層５５の上面は、電極３６の下面に直接接続されている。配線層５５の下面は、配線層５６の上面に接続されている。配線層５５は、セラミックス基板２０の上面２０Ａから下方に延びる柱状に形成されている。
配線層５６は、セラミックス基板２０の平面方向に延びるように形成されている。配線層５６の一部は、例えば、凹部２０Ｘの底面に形成されている。配線層５６のうち凹部２０Ｘの底面に形成された部分は、セラミックス基板２０から露出されている。すなわち、配線層５６の一部は、凹部２０Ｘの底部に露出している。
配線層５７は、配線層５６と離れて設けられている。配線層５７は、セラミックス基板２０の平面方向に延びるように形成されている。配線層５７の一部は、例えば、凹部２０Ｘの底面に形成されている。配線層５７のうち凹部２０Ｘの底面に形成された部分は、セラミックス基板２０から露出されている。すなわち、配線層５７の一部は、凹部２０Ｘの底部に露出している。
配線層５８の上面は、配線層５７の下面に接続されている。配線層５８の下面は、電極端子７１の上面に接続されている。配線層５８は、配線層５７の下面から下方に延びる柱状に形成されている。配線層５８の下面は、セラミックス基板２０の下面２０Ｂから露出されている。配線層５８の下面は、電極端子７１の上面に直接接続されている。
電子部品８０は、例えば、凹部２０Ｘの底部に露出された配線層５６，５７上に実装されている。電子部品８０は、配線層５６，５７と電気的に接続されている。電子部品８０の実装の形態としては、例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらを組み合わせた形態が挙げられる。
電子部品８０としては、例えば、半導体チップ、トランジスタやダイオードなどの能動部品や、チップコンデンサ、チップインダクタやチップ抵抗などの受動部品を用いることができる。
この構成によれば、電子部品８０を、発光素子３０と平面視で重なる位置に設けることができる。これにより、発光装置１０が平面方向に大型化することを好適に抑制できる。
なお、図１に示したセラミックス基板２０の内部に電子部品８０を実装するようにしてもよい。すなわち、セラミックス基板２０の内部に設けられた配線４０を通じて複数の発光素子３０が相互に電気的に接続される構造を有する場合であっても、セラミックス基板２０の内部に電子部品８０を実装するようにしてもよい。
・図５に示した変更例では、配線層５６，５７を、凹部２０Ｘの底面上に形成するようにしたが、これに限定されない。すなわち、上記変更例では、配線層５６，５７の側面が、凹部２０Ｘ内においてセラミックス基板２０から露出するように形成されている。これに限らず、配線層５６，５７の側面をセラミックス基板２０により覆うようにしてもよい。この場合には、例えば、配線層５６，５７の下面が凹部２０Ｘの底面と面一になるように形成される。また、この場合には、例えば、配線層５６，５７の下面のみが凹部２０Ｘの底部に露出される。
・図５に示した変更例において、電子部品８０の下部を、セラミックス基板２０の下面２０Ｂよりも下方に突出させるようにしてもよい。
・図５に示した変更例において、セラミックス基板２０の内部に、複数の電子部品８０を実装するようにしてもよい。この場合に、例えば、１つの凹部２０Ｘに複数の電子部品８０を収容するようにしてもよい。また、例えば、セラミックス基板２０に複数の凹部２０Ｘを形成し、複数の凹部２０Ｘに複数の電子部品８０を個別に収容するようにしてもよい。
ここで、セラミックス基板２０の内部に実装する電子部品８０は１種類に限らず、複数種類の電子部品８０をセラミックス基板２０の内部に実装するようにしてもよい。例えば、セラミックス基板２０の内部に、半導体チップなどの能動部品である電子部品８０と、チップコンデンサなどの受動部品である電子部品８０とを実装するようにしてもよい。
・上記実施形態では、セラミックス基板２０の上面２０Ａに複数の発光素子３０を形成するようにしたが、これに限定されない。
例えば図６に示すように、セラミックス基板２０の上面２０Ａに、１つの発光素子３０を形成するようにしてもよい。この場合であっても、セラミックス基板２０の内部には、発光素子３０と電気的に接続される配線４０が形成されている。配線４０は、例えば、電極３５を通じて下部半導体層３１と電気的に接続される貫通電極６５と、電極３６を通じて上部半導体層３３と電気的に接続される貫通電極５９とを有している。貫通電極５９，６５は、セラミックス基板２０を厚さ方向に貫通するように形成されている。貫通電極５９，６５の上面は、セラミックス基板２０の上面２０Ａから露出されている。貫通電極５９，６５の上面は、セラミックス基板２０の上面２０Ａと面一になるように形成されている。貫通電極５９の上面は、例えば、電極３６の下面と直接接続されている。貫通電極６５の上面は、例えば、電極３５の下面と直接接続されている。貫通電極５９，６５の下面は、セラミックス基板２０の下面２０Ｂから露出されている。貫通電極５９，６５の下面は、セラミックス基板２０の下面２０Ｂと面一になるように形成されている。
なお、本変更例の場合には、セラミックス基板２０を、単結晶アルミナ（サファイア）からなるサファイア基板に具体化してもよい。
・図６に示すように、電極端子７０を省略してもよい。図６の変更例では、貫通電極５９，６５の下面が外部接続用パッドＰ１として機能する。例えば、貫通電極５９，６５の下面に、外部接続端子（図示略）が直接接続される。この場合には、外部の電源（図示略）から外部接続端子や貫通電極５９，６５等を通じて発光素子３０に給電されて、発光素子３０が発光する。
なお、上記実施形態及び図５に示した変更例における電極端子７０についても省略してもよい。
・上記実施形態では、グリーンシート２１～２３の焼成前に、グリーンシート２３の下面に電極端子７０となる金属層７０Ａを形成するようにしたが、これに限定されない。例えば、グリーンシート２１～２３を焼成してセラミックス基板２０を形成した後に、そのセラミックス基板２０の下面２０Ｂに電極端子７０を形成するようにしてもよい。この場合の電極端子７０は、例えば、電極３５，３６と同様に形成することができる。
・上記実施形態における発光素子３０の構造は特に限定されない。例えば、発光素子３０のバッファ層３４を省略してもよい。例えば、絶縁膜３７を、電極３５，３６の側面を被覆するように形成してもよい。例えば、絶縁膜３７を、発光素子３０から露出するセラミックス基板２０の上面２０Ａを被覆するように形成してもよい。
・上記実施形態では、セラミックス基板２０を、波長変換機能を有するセラミックス基板に具体化したが、これに限定されない。例えば、セラミックス基板２０を、波長変換機能を有さないセラミックス基板に具体化してもよい。この場合に、セラミックス基板２０の上面２０Ａ又は下面２０Ｂ等に、波長変換機能を有する蛍光体膜を設けるようにしてもよい。
・上記実施形態における配線４０の構造は特に限定されない。例えば、配線４０の層数や取り回しなどは様々に変形・変更することが可能である。
１０ 発光装置
２０ セラミックス基板
２０Ｘ 凹部
３０ 発光素子
３１ 下部半導体層
３２ 活性層
３３ 上部半導体層
３４ バッファ層
３５ 電極（第１電極）
３６ 電極（第２電極）
３７ 絶縁膜
４０，５０，６０ 配線
５１，５５ 配線層（第２配線層）
５９ 貫通電極（第２配線層）
６１ 配線層（第１配線層）
６５ 貫通電極（第１配線層）
７０，７１，７２ 電極端子
８０ 電子部品

Claims (7)

  1. セラミックス基板と、
    前記セラミックス基板の上面に形成された発光素子と、
    前記セラミックス基板の内部に設けられ、前記発光素子と電気的に接続された配線と、を有し、
    前記発光素子は、下部半導体層と、活性層と、上部半導体層とが順に積層された構造を有し、
    前記セラミックス基板の上面に複数の前記発光素子が形成されており、
    前記複数の発光素子は、前記配線と電気的に接続されており、
    前記各発光素子は、
    前記セラミックス基板の上面に形成され、前記下部半導体層と接続された第１電極と、
    前記セラミックス基板の上面に形成され、前記上部半導体層と接続された第２電極とを有し、
    前記第１電極及び前記第２電極は、前記配線と電気的に接続されており、
    前記活性層は、前記下部半導体層の一部の側面を被覆しており、
    前記第１電極は、前記セラミックス基板の上面から上方に延びる柱状に形成されるとともに、前記活性層から露出する前記下部半導体層の側面に接続されており、
    前記第２電極は、前記セラミックス基板の上面から上方に延びる柱状に形成されるとともに、前記上部半導体層の側面に接続されている発光装置。
  2. 前記発光素子は、前記セラミックス基板の上面に形成されたバッファ層を有し、
    前記下部半導体層は、前記バッファ層の上面に形成されている請求項１に記載の発光装置。
  3. 前記セラミックス基板は、アルミナを主成分とするアルミナ基板であり、
    前記アルミナは、多結晶体であり、
    前記配線は、前記複数の発光素子を相互に電気的に接続している請求項１又は請求項２に記載の発光装置。
  4. 前記複数の発光素子のうち隣接する発光素子は、一方の発光素子の前記第１電極が他方の発光素子の前記第１電極又は前記第２電極に接続されている請求項１から請求項３のいずれか一項に記載の発光装置。
  5. 前記配線は、前記第１電極と電気的に接続される第１配線層と、前記第２電極と電気的に接続される第２配線層とを有し、
    前記第１電極の下面は、前記セラミックス基板の上面から露出する前記第１配線層の上面に直接接続されており、
    前記第２電極の下面は、前記セラミックス基板の上面から露出する前記第２配線層の上面に直接接続されている請求項１から請求項４のいずれか一項に記載の発光装置。
  6. 前記セラミックス基板の下面に、前記配線と電気的に接続された電極端子が形成されている請求項１から請求項５のいずれか一項に記載の発光装置。
  7. 前記セラミックス基板は、前記セラミックス基板の下面から前記セラミックス基板の上面側に凹む凹部を有し、
    前記配線は、前記凹部の底部に露出する配線層を有し、
    前記配線層上に実装された電子部品を更に有する請求項１から請求項６のいずれか一項に記載の発光装置。
JP2020101583A 2020-06-11 2020-06-11 発光装置 Active JP7431110B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020101583A JP7431110B2 (ja) 2020-06-11 2020-06-11 発光装置
US17/342,841 US11811009B2 (en) 2020-06-11 2021-06-09 Light emitting device with wiring enclosed by ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020101583A JP7431110B2 (ja) 2020-06-11 2020-06-11 発光装置

Publications (2)

Publication Number Publication Date
JP2021197413A JP2021197413A (ja) 2021-12-27
JP7431110B2 true JP7431110B2 (ja) 2024-02-14

Family

ID=78825950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020101583A Active JP7431110B2 (ja) 2020-06-11 2020-06-11 発光装置

Country Status (2)

Country Link
US (1) US11811009B2 (ja)
JP (1) JP7431110B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156668A (ja) 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2010283123A (ja) 2009-06-04 2010-12-16 Disco Abrasive Syst Ltd 発光ダイオード
JP2015133451A (ja) 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 発光装置、照明用光源、および照明装置
JP2016092276A (ja) 2014-11-07 2016-05-23 日亜化学工業株式会社 発光装置の製造方法
JP2019096778A (ja) 2017-11-24 2019-06-20 京セラ株式会社 蓋体および光学装置
JP2019117905A (ja) 2017-12-27 2019-07-18 ローム株式会社 半導体発光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579629B2 (en) * 2003-04-01 2009-08-25 Sharp Kabushiki Kaisha Light-emitting apparatus package, light-emitting apparatus, backlight apparatus, and display apparatus
JP4659421B2 (ja) * 2004-09-30 2011-03-30 株式会社トクヤマ 発光素子収納用パッケージの製造方法
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
CN104737313A (zh) * 2012-10-10 2015-06-24 克利公司 具有多元光源的led封装件以及具有平坦表面的密封剂
US10665760B2 (en) * 2016-11-22 2020-05-26 Osram Opto Semiconductors Gmbh Method for producing at least one optoelectronic semiconductor component and optoelectronic semiconductor component

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156668A (ja) 2004-11-29 2006-06-15 Nichia Chem Ind Ltd 発光装置及びその製造方法
JP2010283123A (ja) 2009-06-04 2010-12-16 Disco Abrasive Syst Ltd 発光ダイオード
JP2015133451A (ja) 2014-01-15 2015-07-23 パナソニックＩｐマネジメント株式会社 発光装置、照明用光源、および照明装置
JP2016092276A (ja) 2014-11-07 2016-05-23 日亜化学工業株式会社 発光装置の製造方法
JP2019096778A (ja) 2017-11-24 2019-06-20 京セラ株式会社 蓋体および光学装置
JP2019117905A (ja) 2017-12-27 2019-07-18 ローム株式会社 半導体発光装置

Also Published As

Publication number Publication date
JP2021197413A (ja) 2021-12-27
US11811009B2 (en) 2023-11-07
US20210391518A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
JP4973189B2 (ja) 半導体素子
JP5634003B2 (ja) 発光装置
US7303932B2 (en) Support body for semiconductor element, method for manufacturing the same and semiconductor device
JP4407204B2 (ja) 発光装置
CN109427757B (zh) 发光装置
US8735934B2 (en) Semiconductor light-emitting apparatus and method of fabricating the same
JP2011204840A (ja) 半導体発光装置及びその製造方法
JP2010062274A (ja) 半導体発光素子及びその製造方法
JP2009049267A (ja) 半導体発光素子及びその製造方法
US11417811B2 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
JP4923693B2 (ja) 半導体発光素子と半導体発光装置
JP2009224751A (ja) 半導体装置
JP5077282B2 (ja) 発光素子搭載用パッケージおよび発光装置
JP4146464B2 (ja) 発光装置
JP2006295079A (ja) 発光装置
JP2000315826A (ja) 発光装置及びその形成方法、砲弾型発光ダイオード、チップタイプｌｅｄ
JP7431110B2 (ja) 発光装置
JP2006054410A (ja) 半導体装置
JP4134155B2 (ja) 発光装置
JP2019062172A (ja) 発光素子及び発光装置
EP2657997A2 (en) Semiconductor light emitting device
JP7438858B2 (ja) 発光装置
JP2016184653A (ja) 発光素子収納用パッケージおよび発光装置
JP2021097170A (ja) 発光素子及び発光装置
JP2023006060A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240201

R150 Certificate of patent or registration of utility model

Ref document number: 7431110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150